JPH1079385A - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法

Info

Publication number
JPH1079385A
JPH1079385A JP23452196A JP23452196A JPH1079385A JP H1079385 A JPH1079385 A JP H1079385A JP 23452196 A JP23452196 A JP 23452196A JP 23452196 A JP23452196 A JP 23452196A JP H1079385 A JPH1079385 A JP H1079385A
Authority
JP
Japan
Prior art keywords
insulating film
component
silicon
fluorine
aluminum wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23452196A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23452196A priority Critical patent/JPH1079385A/ja
Publication of JPH1079385A publication Critical patent/JPH1079385A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

(57)【要約】 【課題】SiO2にF 元素をドープして誘電率を下げ、しか
も添加ガスによる不純物成分混入の少ない絶縁膜の形成
方法を提供する。 【解決手段】主成分としてSi(NCO)4を含有し、かつ副成
分として酸素原子とフッ素原子を有する分子を含有する
混合ガスを反応室11へガス導入管12から矢印12a
の方向に導入し、被処理基板であるウェハー15を戴置
するサセプター(ウェハー戴置台)16に収容し、化学
的気相成長法により絶縁膜を成膜する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁膜の形成方法
に関し、特に、低誘電体薄膜である絶縁膜の形成方法に
関する。
【0002】
【従来の技術】デバイスの高密度化に伴って、配線技術
は益々微細化、多層化の方向に進んでおり、半導体集積
回路の製造プロセスにおける所謂配線技術の占める割合
は益々大きくなりつつある。しかし、一方では配線の微
細化、多層化により新たに発生する問題もある。
【0003】配線の微細化と多層化の進展によって層間
絶縁膜の段差は大きくかつ急峻となるので、その上部に
金属配線パターンを形成するのが困難になるという問題
が生じる。また一方で、益々微細化、多層化の方向に進
んだ配線では、配線の抵抗や配線間の容量が問題にな
り、所謂スケーリング則に合わなくなってくる。即ち、
スケーリング則はトランジスタレベルや簡単なリングオ
シレーターレベルでは合うが、実際のデバイスレベルで
は配線の占める空間的割合が増大し、配線間の容量が問
題になって、1/Kのスケーリング則に合わなくなるの
である。
【0004】そこでこれらの問題を解決するべく、最近
の超LSIでは配線間の容量を低減ため、層間絶縁膜自
体の誘電率を低下させることが課題となっている。
【0005】
【発明が解決しようとする課題】上述の課題の解決のた
めに、絶縁膜の組成として、SiO2にF 元素をドープし、
SiOF化することで低容量化する技術が開発されている。
これは、フッ素をSiO2絶縁膜中に取り込み、Si-F結合を
作ることで誘電率を低下させるものである。
【0006】一般的には化学的気相成長法(CVD;Ch
emical Vapor Deposition )により絶縁膜を堆積させる
際に、SiO2を作るガスにSiF4を添加することでSiOF化を
行っている。しかし、これらの方法にはまだ解決すべき
課題がいろいろある。例えばシリコン含有ガスをどのよ
うな組成にすると効率よくSiOF化ができるのか、検討の
余地がある。
【0007】従来、シリコン含有ガスとしてシリコンの
水素化合物であるシランSiH4(または高次シラン)また
はシリコンの有機化合物である Si(OC2H5)4 (TEOS;Tet
ra-Ethyl-Ortho-Silicate )やその誘導体が用いられて
いた。しかし、これらのガスは水素を含むため、トラン
ジスタのホットキャリア耐性を劣化させるSi-OH 結合を
誘発するので、水素を含まないSi(NCO)4(TICS;Tetra-
Iso-Cyanato-Silane)を用いる方法が提案、報告されて
いる(電子情報通信学会、講演番号SDM95−17
9、1995年12月)。この報告ではTICSに加えて、
Ar、SiF4を添加ガスとして成膜を行っている。しかし、
この方法で成膜した膜はSiO2膜に近いので、低誘電率化
を図るには更なる工夫が必要であった。
【0008】一方で絶縁膜を堆積させる際のガスとして
絶縁膜への取り込みを意図していない元素成分を含んだ
ガスを使用した場合、その元素成分が不純物として絶縁
膜中に取り込まれることがある。その場合、この不純物
成分が絶縁膜の誘電率やその他の物性に変化を与えてし
まうことがある。このため、意図せぬ不純物成分はでき
るだけ取り込まれないようにする必要がある。
【0009】本発明は上述の問題点に鑑みてなされたも
のであり、SiO2にF 元素をドープし、SiOF化することで
絶縁膜の誘電率を低減させ、配線間の容量を低減し、し
かも添加ガスによる不純物成分混入の少ない絶縁膜の形
成方法を提供することを本発明の目的とする。
【0010】
【課題を解決するための手段】前記問題点を解決するに
あたり、本発明者は鋭意考察した結果、SiF4をフッ素源
として用いる従来の方法で低誘電率化がうまく図れない
のは、フッ素源ガスとしてSiF4を添加しているために反
応系全体としてシリコンが過剰になっているためと考え
た。そこで、成膜の際に添加するガスとしてシリコンを
含まず、かつフッ素を含み、しかも不純物成分混入のな
い分子設計のガスが構成できないものだろうかと考え
た。そして、添加ガスはフッ素以外の構成元素の少なく
とも一部は不純物成分混入の原因とならない酸素で構成
することでそれが達成できることを見いだし、発明を完
成するに至った。
【0011】従って、本発明は、上記の目的を達成する
ために、主成分としてSi(NCO)4を含有し、かつ副成分と
して酸素原子とフッ素原子を有する分子を含有する混合
ガスを用いた化学的気相成長法により、少なくとも一層
以上の絶縁膜を堆積させる工程を有することを特徴とす
る絶縁膜の形成方法を提供する。
【0012】本発明の絶縁膜の形成方法では、絶縁膜を
堆積させるCVD工程において、シリコン供給源となる
TICSを用いることにより、シランなどの水素含有成分を
主成分を用いないため、トランジスタのホットキャリア
耐性を劣化させるSi-OH 結合を誘発せず、信頼性の高い
絶縁膜を形成することができる。
【0013】また、フッ素を絶縁膜のネットワークに組
み込むための副成分ガスとして酸素原子とフッ素原子を
有する分子の少なくとも一種を含有するガスを用いる。
フッ素供給ガスのフッ素以外の構成元素の一部を酸素で
構成してあるので、成膜後に膜中の不純物成分混入とし
て残ることはなく、むしろTICSの構成元素である窒素や
炭素を系外に除去し、シリコン中にフッ素を取り込むこ
とが促進される。副成分としての酸素原子とフッ素原子
を有する分子成分は、主成分であるSi(NCO)4に対する体
積比で5〜100%の割合、特に10〜90%の割合で
用いることが好ましい。
【0014】特に前記酸素原子とフッ素原子を有する分
子としては、COF2、NOF 、NOF2、SO 2F2 及びSOF2から選
ばれた一種または二種以上の分子を好ましく用いること
ができる。これらの分子はシリコンを含まないので、膜
がシリコン過剰にならないので絶縁膜のSiOF化が促進さ
れる。
【0015】本発明の絶縁膜の形成方法においては、C
VDによる絶縁膜の堆積工程において、絶縁膜を堆積さ
せる基板に対して超音波を印加することが好ましい。超
音波の周波数としては、例えば20〜400kHzの範
囲で使用することが挙げられる。超音波を印加すること
により、相乗効果で膜中へのフッ素の取り込みが効率的
に行われ、更に誘電率の低減した絶縁膜を得ることがで
きる。
【0016】また、本発明の絶縁膜の形成方法において
は、化学的気相成長法に用いるガスの副成分として酸化
剤を含有することが好ましい。酸化剤としては、例えば
O2、O3、H2O 、NOなどを用いることができる。酸化剤を
添加することにより、絶縁膜のシリコン供給ガスである
TICSの酸化を促進することができる。副成分としての酸
化剤は、主成分であるSi(NCO)4に対する体積比で5〜5
0%の割合、特に10〜40%で用いることが好まし
い。
【0017】また、本発明の絶縁膜の形成方法において
は、化学的気相成長温度を250〜600℃とする低温
CVD法を好ましく用いることができ、600℃〜90
0℃の高温とする条件も用いることができる。また、本
発明の絶縁膜の形成方法においては、プラズマCVD装
置を好ましく用いることができ、減圧CVD装置や常圧
CVD装置も用いることができる。
【0018】
【発明の実施の形態】以下に本発明の実施形態について
説明する。まず、本発明の絶縁膜の形成方法を実施する
ためのプラズマCVD装置について図1により説明す
る。
【0019】内部でCVDを行う反応室11は、排出口
10から内部を真空にひくことが可能となっており、そ
の上部にはシリコン含有化合物(ここではTICS)と酸化
剤とフッ素源である例えばCOF2を矢印12aの方向から
導入するためのガス導入管12が設けられている。
【0020】反応室11には、導入したガスの高い面内
均一性を確保できる様にガスを分散する分散板13およ
びシャワーヘッド14が設けられている。さらに、反応
室11内部には被処理基板であるウェハー15を戴置す
るサセプター(ウェハー戴置台)16が収容されてい
る。また、ウェハー15を所定の反応温度に保つための
ヒーター17が埋設されている。また、サセプター16
中には超音波を印加する装置18が組み込まれており、
これに超音波源18’から超音波を印加して、基板に超
音波が伝わるような構成になっている。
【0021】前述のシャワーヘッド14は上部電極19
も兼ねており、高周波電源20より、13.56MHz
の高周波が印加され、プラズマCVD法による成膜が行
えるようになっている。ウェハー戴置の構成や使用方法
の工夫については、本発明の本質に関わらない限り、特
に限定されるものではない。
【0022】第1実施例 本発明の絶縁膜の形成方法の実施例ついて、図2により
説明する。図2(a)に示すように、シリコン等からな
る半導体基板上21上に酸化シリコンからなる層間絶縁
膜22を堆積し、その上部にアルミニウム配線層23を
形成したウェハーを準備した。半導体基板21上には、
例えば電界効果型トランジスタ、バイポーラトランジス
タあるいはキャパシタなどの電子素子が形成されており
(図面中には表示していない)、アルミニウム配線層2
3はそれら電子素子の入力、出力を担っている。次に図
2(b)に示すように、アルミニウム配線層23を平坦
化するように絶縁膜24を形成した。
【0023】絶縁膜24の形成は、図1に示した装置を
用いて、下記条件のもとでプラズマCVD法により行っ
た。 ガス流量:TICS/COF2 = 50/30 SCCM 圧力 :27 Pa 温度 :300 ℃ 印加RF:0.08 W/cm2 このようにして形成した絶縁膜24は、不純物成分混入
が少なく、その比誘電率3.3と低い値を示した。
【0024】第2実施例 実施例1と同様に、図2(a)に示すような半導体基板
上21上に層間絶縁膜22とアルミニウム配線層23を
形成したウェハーを準備し、次に図2(b)に示すよう
に、アルミニウム配線層23を平坦化するように絶縁膜
24を形成した。
【0025】絶縁膜24の形成は、実施例1と同様にし
て、下記条件のもとでプラズマCVD法により行った。
但し、実施例1とは酸化剤として酸素を若干加えている
点が異なる。 ガス流量:TICS/O2/COF2 = 50/10/30 SCCM 圧力 :27 Pa 温度 :300 ℃ 印加RF:0.08 W/cm2 このようにして形成した絶縁膜24は、不純物成分混入
が少なく、その比誘電率3.3と低い値を示した。ま
た、実施例1の絶縁膜に比べて、カーボンの含有量が低
下し、不純物成分混入がさらに少なくなった。
【0026】第3実施例 実施例1と同様に、図2(a)に示すような半導体基板
上21上に層間絶縁膜22とアルミニウム配線層23を
形成したウェハーを準備し、次に図2(b)に示すよう
に、アルミニウム配線層23を平坦化するように絶縁膜
24を形成した。
【0027】絶縁膜24の形成は、実施例1と同様にし
て、下記条件のもとでプラズマCVD法により行った。
但し、実施例1とは酸化剤として酸素を若干加え、さら
に成膜中に超音波を印加した点が異なる。 ガス流量:TICS/O2/COF2 = 50/10/30 SCCM 圧力 :27 Pa 温度 :300 ℃ 印加RF:0.08 W/cm2 超音波 :200 kHz このようにして形成した絶縁膜24は、不純物成分混入
が少なく、しかも超音波の印加によりプラズマ中での乖
離の程度が大きくなってフッ素の取り込みが促進され、
その比誘電率は3.1と低い値を示した。
【0028】比較例 実施例1と同様に、図2(a)に示すような半導体基板
上21上に層間絶縁膜22とアルミニウム配線層23を
形成したウェハーを準備し、次に図2(b)に示すよう
に、アルミニウム配線層23を平坦化するように絶縁膜
24を形成した。
【0029】絶縁膜24の形成は、実施例1と同様にし
て、下記条件のもとでプラズマCVD法により行った。
但し、実施例1とはフッ素源としてSiF4を用い、さらに
Arを加えている。 ガス流量:TICS/Ar/SiF4 = 50/5/30SCCM 圧力 :27 Pa 温度 :300 ℃ 印加RF:0.08 W/cm2 超音波 :200 kHz このようにして形成した絶縁膜24の比誘電率は3.5 〜
4.0 と本発明の絶縁膜の形成方法による絶縁膜に比べ相
対的に高い値を示した。
【0030】上述のように、本発明の半導体装置の製造
方法によれば、絶縁膜の誘電率を低減させ、配線間の容
量を低減し、しかも添加ガスによる不純物成分混入の少
ない絶縁膜を形成することができる。本発明は、上述の
実施例に限定されない。例えば、半導体装置以外に基板
に電子回路を設けた装置などに絶縁膜を一層以上形成す
る際に本発明を適用できる。また、配線層23により生
じた凹凸を平坦化するように絶縁膜24を形成している
が、例えば配線層23を層間絶縁膜22に埋め込み、凹
凸が生じないように形成して、その上部の絶縁膜24は
平坦化するものでなくともよい。また、使用した酸化剤
はO2の他、O3、H2O 、NOなどを用いることができる。そ
の他、本発明の要旨を逸脱しない範囲で構造、条件など
について種々の変更を行うことができる。
【0031】
【発明の効果】本発明の絶縁膜の形成方法によれば、不
純物成分混入がなく、比誘電率の低減した絶縁膜を形成
することができる。従って、次世代の超LSIを信頼性
の良いプロセスで歩留り良く製造することができる。
【図面の簡単な説明】
【図1】図1は本発明の絶縁膜の形成方法で用いた装置
の概略図である。
【図2】図2は本発明の絶縁膜の形成方法により絶縁膜
を形成する工程を示す断面図である。
【符号の説明】
11…反応室、12…ガス導入管、13…分散板、14
…シャワーヘッド、15…ウェハー、16…サセプター
(ウェハー戴置台)、17…ヒーター、18…超音波印
加装置、18’…超音波源、19…上部電極、20…高
周波電源、21…半導体基板、22…層間絶縁膜、23
…配線層、24…絶縁膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】主成分としてSi(NCO)4を含有し、かつ副成
    分として酸素原子とフッ素原子を有する分子を含有する
    混合ガスを用いた化学的気相成長法により、少なくとも
    一層以上の絶縁膜を堆積させる工程を有することを特徴
    とする絶縁膜の形成方法。
  2. 【請求項2】前記副成分として用いる酸素原子とフッ素
    原子を有する分子としてCOF2、NOF、NOF2、SO2F2 及びS
    OF2から選ばれた一種または二種以上の分子を含有した
    混合ガスを用いることを特徴とする請求項1記載の絶縁
    膜の形成方法。
  3. 【請求項3】前記化学的気相成長法による絶縁膜の堆積
    工程において、絶縁膜を堆積させる基板に対して超音波
    を印加することを特徴とする請求項1記載の絶縁膜の形
    成方法。
  4. 【請求項4】前記化学的気相成長法に用いるガスの副成
    分として酸化剤を含有することを特徴とする請求項1記
    載の絶縁膜の形成方法。
JP23452196A 1996-09-04 1996-09-04 絶縁膜の形成方法 Pending JPH1079385A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23452196A JPH1079385A (ja) 1996-09-04 1996-09-04 絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23452196A JPH1079385A (ja) 1996-09-04 1996-09-04 絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JPH1079385A true JPH1079385A (ja) 1998-03-24

Family

ID=16972335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23452196A Pending JPH1079385A (ja) 1996-09-04 1996-09-04 絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPH1079385A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019049632A1 (ja) * 2017-09-05 2019-03-14 株式会社アルバック 半導体装置の製造方法、および、半導体装置
CN113056811A (zh) * 2018-12-20 2021-06-29 乔治洛德方法研究和开发液化空气有限公司 用于储存和供应用于半导体工艺的不含f3no的fno气体和不含f3no的fno气体混合物的系统和方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019049632A1 (ja) * 2017-09-05 2019-03-14 株式会社アルバック 半導体装置の製造方法、および、半導体装置
CN109891559A (zh) * 2017-09-05 2019-06-14 株式会社爱发科 半导体装置的制造方法及半导体装置
JPWO2019049632A1 (ja) * 2017-09-05 2019-11-07 株式会社アルバック 半導体装置の製造方法、および、半導体装置
CN109891559B (zh) * 2017-09-05 2023-04-07 株式会社爱发科 半导体装置的制造方法
CN113056811A (zh) * 2018-12-20 2021-06-29 乔治洛德方法研究和开发液化空气有限公司 用于储存和供应用于半导体工艺的不含f3no的fno气体和不含f3no的fno气体混合物的系统和方法

Similar Documents

Publication Publication Date Title
JP4090740B2 (ja) 集積回路の作製方法および集積回路
JP3739081B2 (ja) 低誘電率の炭素含有酸化ケイ素の作製方法
EP1182275B1 (en) Method of forming an interlayer insulating film
KR100283007B1 (ko) 저유전율 불소화 비정질 탄소 유전체 및 그 제조 방법
US6077574A (en) Plasma CVD process for forming a fluorine-doped SiO2 dielectric film
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
WO2002017374A1 (en) Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
JP3178375B2 (ja) 絶縁膜の形成方法
JPH098032A (ja) 絶縁膜形成方法
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
US6846737B1 (en) Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials
JPH1187340A (ja) 半導体装置及びその製造方法
US6844612B1 (en) Low dielectric constant fluorine-doped silica glass film for use in integrated circuit chips and method of forming the same
JPH10209148A (ja) 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置
JPH0964176A (ja) 半導体素子の製造方法
JPH1079385A (ja) 絶縁膜の形成方法
JP3184177B2 (ja) 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
JPH08167601A (ja) 半導体装置の製造方法
JP3443978B2 (ja) 低誘電体膜の形成方法
JP3371188B2 (ja) 絶縁膜の成膜方法
JPH08335579A (ja) フッ素を含むシリコン系酸化膜およびその製造方法
JP2830604B2 (ja) 半導体装置の製造方法
US20050112877A1 (en) Method of manufacturing a semiconductor device
JPH0870042A (ja) 絶縁膜の形成方法
US20020072248A1 (en) Process of forming a low dielectric constant material