JPH1082835A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】パッケージ完了後の半導体装置のバーンインに
際して、バーンインボード上の半導体装置の搭載可能数
を増加させることによりバーンインのスループットを向
上させてコストを低減させ、バーンイン装置のコストを
低減させる。 【解決手段】半導体チップ上に形成され、半導体装置の
バーンインに必要な各種制御信号・テストパターン信号
を発生するためのクロック信号発生回路・テストパター
ン信号発生回路１１２を含む集積回路と、半導体チップ
を封止したパッケージ１１と、集積回路にそれぞれ電気
的に接続されるとともにパッケージの外部に導出された
電源電位供給用の電源端子121,122 、接地電位供給用の
グラウンド端子１３１、１３２、複数の信号入力端子１
４および通常使用モード／バーンイン通常使用モード切
り替え指定用のモード切り替え入力端子１５を含む外部
端子とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に係
り、特にパッケージ完了後の信頼性を確保するために不
良のスクリ−ニングを行うためのテスト回路に関するも
ので、例えばメモリ集積回路、ロジック集積回路、メモ
リ混載集積回路などに使用される。

【０００２】

【従来の技術】半導体装置の製造工程では、通常は、ウ
ェーハ製造プロセスを終了してからダイソートテストに
よって良品を選別し、不良品をマークし、その後、良品
をパッケージに収納して最終製品の形態に仕上げてい
る。そして、最終製品の形態に仕上げられたパッケージ
完了後の半導体装置を対象として、不良のスクリ−ニン
グを行っている。この不良のスクリ−ニングは、半導体
装置の信頼性を確保するために、良品デバイスを劣化さ
せたり不良品としないようにデバイスの潜在的な不良を
露呈させ、欠陥デバイスを除去するために行う。このス
クリ−ニングの方法として、電圧ストレスと温度ストレ
スとを通常使用時よりも加速して同時に印加するバーン
インが多用されている。

【０００３】図５は、従来のパッケージ完了後の半導体
装置のバーンイン状態を示す平面図である。このバーン
イン状態では、バーンインボード５０に対して複数の半
導体装置６０がそれぞれ水平状態に搭載されている。

【０００４】図６は、図５中の半導体装置６０の１個を
取り出してバーンイン装置７０との電気的接続状態を示
す回路図である。図６において、半導体装置６０は、半
導体チップ上に形成された集積回路６１と、この集積回
路６１に電気的に接続された電源電位供給用の電源ピン
６２１、６２２、接地電位供給用のグラウンドピン６３
１、６３２、信号入力ピン６４群などの外部ピンを９０
〜１００個有する。

【０００５】バーンイン装置７０は、前記半導体装置６
０の信号入力ピン６４群にクロック信号、テストパター
ン信号などを供給するためのバッファ回路７１群を有す
る。図６に示すように、従来の半導体装置６０のバーン
インに際しては、半導体装置６０の実使用時と同様に、
半導体装置６０の全ての外部ピン（但し、空きピンがあ
る場合にはそれを除く）に対してバーンインボード５０
上の配線（図示せず）を介してバーンイン装置７０に接
続している。

【０００６】しかし、半導体装置６０のパッケージサイ
ズの増大、外部ピン数の増加に伴い、バーンインボード
５０上に１個の半導体装置６０を搭載するのに必要な物
理的面積および各外部ピンに配線するのに必要な配線領
域が増大する。換言すれば、バーンインボード５０上の
半導体装置６０の搭載可能数が減少し、バーンインのス
ループットが低下し、コストが増大する。

【０００７】また、バーンインに際して半導体装置６０
に信号を入力する必要がある信号入力ピン数が増大し、
バーンイン装置７０内のテストパターン信号発生回路な
どに要求される性能もより複雑になり、バーンイン装置
７０のコストが増大する。

【０００８】

【発明が解決しようとする課題】上記したように従来の
半導体装置は、パッケージ完了後のバーンインに際し
て、バーンインボード上の半導体装置の搭載可能数が減
少し、バーンインのスループットが低下し、コストが増
大し、バーンイン装置内のテストパターン信号発生回路
などに要求される性能もより複雑になり、バーンイン装
置のコストが増大するという問題があった。

【０００９】本発明は上記の問題点を解決すべくなされ
たもので、パッケージ完了後のバーンインに際して、バ
ーンインボード上の半導体装置の搭載可能数を増加させ
ることによりバーンインのスループットを向上させてコ
ストを低減させることができ、バーンイン装置に要求さ
れる性能が簡単になり、バーンイン装置のコストを低減
させ得る半導体装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明の半導体装置は、
半導体チップ上に形成され、半導体装置のバーンインに
必要な各種制御信号・テストパターン信号を発生するた
めのクロック信号発生回路・テストパターン信号発生回
路を含む集積回路と、前記半導体チップを封止したパッ
ケージと、前記集積回路にそれぞれ電気的に接続される
とともに前記パッケージの外部に導出された電源電位供
給用の電源端子および接地電位供給用のグラウンド端子
と、前記集積回路にそれぞれ電気的に接続されるととも
に前記パッケージの外部に導出された複数の信号入力端
子と、前記集積回路のクロック信号発生回路・テストパ
ターン信号発生回路に電気的に接続されるとともに前記
パッケージの外部に導出され、バーンインモード／通常
使用モードに応じて前記クロック信号発生回路・テスト
パターン信号発生回路の動作の可否を制御するための電
位が印加されるモード切り替え入力端子とを具備するこ
とを特徴とする。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の第１の実
施の形態に係る半導体装置の構成およびそのバーンイン
に際して外部との電気的接続状態の一例を示す回路図で
ある。

【００１２】図２は、図１の半導体装置の通常使用時に
おける外部との電気的接続状態の一例を示す回路図であ
る。図１において、半導体装置１０は、半導体チップ上
に形成された集積回路と、前記半導体チップを封止した
例えば方形状の樹脂パッケージ１１と、前記集積回路に
それぞれ電気的に接続されるとともに前記パッケージの
外部に導出された９０〜１００個の外部端子（外部ピ
ン）とを具備する。

【００１３】本発明では、上記外部ピンは、上記半導体
装置１０の通常使用時に使用される外部ピン群として通
常電源電位供給用の電源ピン１２１、接地電位供給用の
グラウンドピン１３１、複数の信号入力ピン１４（入／
出力兼用ピンでもよい）などを含むほか、半導体装置の
通常使用モード／バーンインモードを切り替え指定する
ためのモード切り替え入力ピン１５と、半導体装置１０
のバーンイン時／通常使用時の両方に際して使用される
外部ピン群として、バーンイン時にはバーンイン電源電
位供給用として、通常使用時には通常電源電位供給用と
して使用される電源ピン１２２、およびグラウンドピン
１３２を含む。

【００１４】前記半導体チップ上に形成された集積回路
は、本来の所望の機能を有する集積回路本体１１１のほ
かに、半導体装置１０のバーンインに必要な各種制御信
号・テストパターン信号を発生するためのクロック信号
発生回路・テストパターン信号発生回路１１２（従来の
バーンイン装置に設けられていたクロック信号発生回路
およびテストパターン信号発生回路の少なくとも一部に
相当する）と、複数のマルチプレクサ回路１１３、複数
のスイッチ素子１１４１、１１４２を含む。

【００１５】次に、前記集積回路の回路構成について説
明する。集積回路本体１１１およびクロック信号発生回
路・テストパターン信号発生回路１１２を含む集積回路
は、通常電源電位供給用の第１の電源ピン１２１に接続
されているとともにゲート幅が十分広くて電流供給能力
の高い第１のスイッチ素子１１４１を介してバーンイン
電源電位供給用の第２の電源ピン１２２に接続されてい
る。

【００１６】また、前記集積回路は、接地電位供給用の
第１のグラウンドピン１３１に接続されているとともに
第２のスイッチ素子１１４２を介して接地電位供給用の
第２のグラウンドピン１３２に接続されている。

【００１７】また、集積回路本体１１１は、複数の二入
力マルチプレクサ回路１１３の各出力が接続されてお
り、上記複数の二入力マルチプレクサ回路１１３の各一
方の入力には複数の信号入力ピン１４に各対応して接続
されており、上記複数の二入力マルチプレクサ回路１１
３の各他方の入力には前記クロック信号発生回路・テス
トパターン信号発生回路１１２の各出力が接続されてい
る。

【００１８】そして、前記クロック信号発生回路・テス
トパターン信号発生回路１１２は、モード切り替え入力
ピン１５に接続されており、モード切り替え入力ピン１
５の印加電位に応じて半導体装置の通常使用モード／バ
ーンインモードが指定される。

【００１９】また、本例では、前記外部ピンのうち、バ
ーンインに際して使用される外部ピン（バーンイン用の
電源ピン１２２、バーンイン用のグラウンドピン１３
２、モード切り替え入力ピン１５）は方形状の樹脂パッ
ケージ１１の一片側に集められている。

【００２０】これにより、バーンインに際して上記一片
側の外部ピン１２２、１３２、１５を介して半導体装置
１０に所要の電源電位およびモード切り替え入力電位を
与えることが可能になる。

【００２１】図３および図４は、上記したようにバーン
インに際して使用される外部ピンが一片側に集められた
半導体装置１０のバーンイン状態を示す平面図および側
面図である。このバーンイン状態では、バーンインボー
ド３０に対して複数の半導体装置１０がそれぞれ垂直状
態に搭載されている。

【００２２】上記構成の半導体装置１０のバーンインに
際しては、図３および図４に示すように、バーンインボ
ード３０上に半導体装置１０が垂直状態に搭載された状
態で、バーンイン装置からバーンインボード３０上の配
線（図示せず）を介して半導体装置１０に所要の電位お
よび信号を与える。

【００２３】そして、図１に示すように、第２の電源ピ
ン１２２に対してはバーンイン電源電位を供給し、第２
のグラウンドピン１３２に対しては接地電位を供給し、
モード切り替え入力ピン１５に対してはモード切り替え
入力としてバーンインモード指定電位（例えばバーンイ
ン電源電位）を供給する。この時は、クロック信号発生
回路・テストパターン信号発生回路１１２の動作が可能
になり、バーンインに必要な各種制御信号・テストパタ
ーン信号を発生する。

【００２４】これにより、第１のスイッチ素子１１４１
および第２のスイッチ素子１１４２はそれぞれオン状態
になり、第２の電源ピン１２２のバーンイン電源電位が
第１のスイッチ素子１１４１を介して集積回路本体１１
１に印加され、第２のグラウンドピン１３２の接地電位
が第２のスイッチ素子１１４２を介して集積回路本体１
１１に印加され、テストパターン信号が複数の二入力マ
ルチプレクサ回路１１３を介して集積回路本体１１１に
入力される。

【００２５】これに対して、半導体装置１０の通常使用
時には、半導体装置１０をシステム製品の回路基板上に
実装した状態で、図２に示すように、回路基板上の配線
を介して半導体装置１０に所要の電位を与えるとともに
バッファ回路１６群を介して半導体装置１０に所要の信
号を与える。

【００２６】即ち、第１の電源ピン１２１に対しては通
常電源電位を供給し、第１のグラウンドピン１３１に対
しては接地電位を供給し、第２の電源ピン１２２に対し
ては通常電源電位を供給し、第２のグラウンドピン１３
２に対しては接地電位を供給し、モード切り替え入力ピ
ン１５に対してはモード切り替え入力としてバーンイン
モード指定電位（例えば接地電位）を供給する。この
時、クロック信号発生回路・テストパターン信号発生回
路１１２の動作が不可能になり、バーンインに必要な各
種制御信号・テストパターン信号は発生しない。

【００２７】これにより、第１のスイッチ素子１１４１
および第２のスイッチ素子１１４２はそれぞれオフ状態
になり、第１の電源ピン１２１の通常電源電位が集積回
路本体１１１に印加され、第１のグラウンドピン１３１
の接地電位が集積回路本体１１１に印加され、外部から
バッファ回路１６群を介して入力する所要の信号が複数
の二入力マルチプレクサ回路１１３を介して集積回路本
体１１１に入力される。

【００２８】上記したような半導体装置１０によれば、
バーンインに必要なクロック信号発生回路・テストパタ
ーン信号発生回路１１２（従来のバーンイン装置に設け
られていたクロック信号発生回路およびテストパターン
信号発生回路の少なくとも一部に相当する）が集積回路
の内部に形成されているので、バーンイン装置に要求さ
れる性能が簡単になり、バーンイン装置のコストが低減
する。

【００２９】また、半導体装置の外部ピンのうち、バー
ンインに際して使用される外部ピン（バーンイン用の電
源ピン１２１、バーンイン用のグラウンドピン１３１、
モード切り替え入力ピン１５）は方形状の樹脂パッケー
ジ１１の一片側に集められている。これにより、半導体
装置１０のバーンインに際して、上記一片側の外部ピン
１２１、１３１、１５を介して半導体装置１０に所要の
電位および信号を与えることが可能になる。

【００３０】換言すれば、図３および図４に示すよう
に、バーンインボード３０に対して垂直状態に複数の半
導体装置１０を搭載することが可能になるので、将来的
に半導体装置１０のパッケージサイズの増大、外部ピン
数が増加した場合でも、バーンインボード３０上に半導
体装置１０を搭載するのに必要な物理的面積および各外
部ピンに配線するのに必要な配線領域が減少し、バーン
インボード３０上の半導体装置１０の搭載可能数が増加
し、バーンインのスループットが向上し、バーンインの
コストを低減させることが可能になる。

【００３１】

【発明の効果】上述したように本発明の半導体装置によ
れば、パッケージ完了後のバーンインに際して、バーン
インボード上の半導体装置の搭載可能数を増加させるこ
とによりバーンインのスループットを向上させてバーン
インのコストを低減させることができ、バーンイン装置
に要求される性能が簡単になり、バーンイン装置のコス
トを低減させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る半導体装置の
構成およびそのバーンインに際して外部との電気的接続
状態の一例を示す回路図。

【図２】図１の半導体装置の通常使用時における外部と
の電気的接続状態の一例を示す回路図。

【図３】図１の半導体装置のバーンインに際して使用さ
れる外部ピンが一片側に集められた場合にバーンイン状
態の一例を示す平面図。

【図４】図３に対応する側面図。

【図５】従来のパッケージ完了後の半導体装置のバーン
イン状態を示す平面図。

【図６】図５中の半導体装置の１個を取り出してバーン
イン装置との電気的接続状態を示す回路図。

【符号の説明】

１０…半導体装置、 １１…樹脂パッケージ、 １１１…集積回路本体、 １１２…クロック信号発生回路・テストパターン信号発
生回路、 １１３…マルチプレクサ回路、 １１４１…第１のスイッチ素子、 １１４２…第２のスイッチ素子、 １２１…通常電源電位供給用の電源ピン、 １３１…接地電位供給用のグラウンドピン、 １２２…バーンイン電源電位供給用の電源ピン、 １３２…グラウンドピン、 １４…信号入力ピン、 １５…モード切り替え入力ピン、 ３０…バーンインボード。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体チップ上に形成され、半導体装置
   のバーンインに必要な各種制御信号・テストパターン信
   号を発生するためのクロック信号発生回路・テストパタ
   ーン信号発生回路を含む集積回路と、 前記半導体チップを封止したパッケージと、 前記集積回路にそれぞれ電気的に接続されるとともに前
   記パッケージの外部に導出された電源電位供給用の電源
   端子および接地電位供給用のグラウンド端子と、 前記集積回路にそれぞれ電気的に接続されるとともに前
   記パッケージの外部に導出された複数の信号入力端子
   と、 前記集積回路のクロック信号発生回路・テストパターン
   信号発生回路に電気的に接続されるとともに前記パッケ
   ージの外部に導出され、バーンインモード／通常使用モ
   ードに応じて前記クロック信号発生回路・テストパター
   ン信号発生回路の動作の可否を制御するための電位が印
   加されるモード切り替え入力端子とを具備することを特
   徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、 前記パッケージは方形状であり、 前記外部端子のうち、バーンインに際して使用される外
   部端子は前記方形状のパッケージの一片側に集められて
   いることを特徴とする半導体装置。
3. 【請求項３】 請求項１または２記載の半導体装置にお
   いて、 前記バーンインに際して使用される外部端子は、バーン
   イン用の電源端子、バーンイン用のグラウンド端子、モ
   ード切り替え入力端子であることを特徴とする半導体装
   置。
4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
   半導体装置において、 各一方の入力ノードに対応して前記複数の信号入力ピン
   が接続され、各他方の入力ノードに前記クロック信号発
   生回路・テストパターン信号発生回路の各出力が接続さ
   れ、各出力ノードが前記集積回路の複数の信号入力ノー
   ドに接続された複数の二入力マルチプレクサ回路と、 前記クロック信号発生回路・テストパターン信号発生回
   路の動作時に出力する制御信号によりオン状態に制御さ
   れる第１のスイッチ素子および第２のスイッチ素子とを
   さらに具備し、 前記電源端子は、通常電源電位供給用の第１の電源端子
   およびバーンイン電源電位供給用の第２の電源端子を有
   し、 前記グラウンド端子は、通常使用時に接地電位が供給さ
   れる第１のグラウンド端子およびバーンイン時に接地電
   位が供給される第２のグラウンド端子を有し、 前記集積回路の電源ノードは、前記の第１の電源端子に
   接続されているとともに前記第１のスイッチ素子を介し
   て前記第２の電源端子に接続されており、 前記集積回路の接地ノードは、前記の第１のグラウンド
   端子に接続されているとともに前記第２のスイッチ素子
   を介して前記第２のグラウンド端子に接続されているこ
   とを特徴とする半導体装置。