JPS6158966B2 - - Google Patents
Info
- Publication number
- JPS6158966B2 JPS6158966B2 JP55110599A JP11059980A JPS6158966B2 JP S6158966 B2 JPS6158966 B2 JP S6158966B2 JP 55110599 A JP55110599 A JP 55110599A JP 11059980 A JP11059980 A JP 11059980A JP S6158966 B2 JPS6158966 B2 JP S6158966B2
- Authority
- JP
- Japan
- Prior art keywords
- management information
- circuit
- product management
- control
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、半導体装置に係り、特に製造工程
試験工程の自動化に適し、アセンブルするときの
自動化に役立たせることのできる半導体装置に関
する。
試験工程の自動化に適し、アセンブルするときの
自動化に役立たせることのできる半導体装置に関
する。
最近、カスタムLSIの需要がますます増えてお
り、数百個、数十個あるいは数個だけ必要である
というような少量多品種時代に突入しつつある。
このような状勢になると製品管理を現状のような
汎用の大量生産と同じ管理方式をとり続ければ相
当な工数と人手と場所を必要とすることになる。
例えば、現在少量多品種の生産工程では、マスタ
ー・スライス法やPLA（programmable logic
array）法などによつて、一つの下地から配線な
どを変更するだけで少量多品種に答えようとして
いるが、この下地を作る工程までは大量生産方式
をとれるが、その後の配線工程以後はそのように
はいかず、１つの下地から何千品種と出て来るこ
とが予想される。この場合、一品種が数個のもの
から数百個のものまで同一の製造ラインで管理し
なければならない。配線後のウエーハ・テストか
らはじまりパツケージング工程、捺印工程、信頼
性テスト等で品種が多くなれば、人手の介在も多
くなり、伝票処理も増え、工数が急激に増加する
ことが予想される。また、人手によつて数個単位
で物が製造ラインを流れたら品種の読み違いによ
る誤りも多くなることが考えられる。これではカ
スタムLSIに要求されるターン・アラウンド・タ
イムの短かさとコストの安さは逆に、長く、高く
なり、円滑な少量多品種生産ができなくなる。
り、数百個、数十個あるいは数個だけ必要である
というような少量多品種時代に突入しつつある。
このような状勢になると製品管理を現状のような
汎用の大量生産と同じ管理方式をとり続ければ相
当な工数と人手と場所を必要とすることになる。
例えば、現在少量多品種の生産工程では、マスタ
ー・スライス法やPLA（programmable logic
array）法などによつて、一つの下地から配線な
どを変更するだけで少量多品種に答えようとして
いるが、この下地を作る工程までは大量生産方式
をとれるが、その後の配線工程以後はそのように
はいかず、１つの下地から何千品種と出て来るこ
とが予想される。この場合、一品種が数個のもの
から数百個のものまで同一の製造ラインで管理し
なければならない。配線後のウエーハ・テストか
らはじまりパツケージング工程、捺印工程、信頼
性テスト等で品種が多くなれば、人手の介在も多
くなり、伝票処理も増え、工数が急激に増加する
ことが予想される。また、人手によつて数個単位
で物が製造ラインを流れたら品種の読み違いによ
る誤りも多くなることが考えられる。これではカ
スタムLSIに要求されるターン・アラウンド・タ
イムの短かさとコストの安さは逆に、長く、高く
なり、円滑な少量多品種生産ができなくなる。
本発明は上に述べたような不便さを解消した半
導体装置である。
導体装置である。
以下に、本発明の実施例により図面を参照して
説明する。
説明する。
第１図は本発明の実施例であるICのペレツト
の一部を示している。このペレツトではボンデイ
ング・パツト１，２，３，４，５と内部回路１
１，１２，１３，１４，１５との間にスイツチ回
路と製品管理情報を内蔵した回路６，７，８，
９，１０をもうける。この回路６，７，８，９，
１０には製品管理情報として１か０の論理信号ま
たはある電圧レベルを有した回路と、さらに内部
回路１１，１２，１３，１４，１５とこの製品管
理情報回路とを切り換えるスイツチ回路を有して
いる。６，７，８，９，１０の回路はスイツチ制
御線１６に接続されており、この制御線に信号を
加えることによりボンデイング・パツトが（また
はパツケージのピン）製品管理情報信号モードに
なつたり、内部回路信号モードになつたりする。
の一部を示している。このペレツトではボンデイ
ング・パツト１，２，３，４，５と内部回路１
１，１２，１３，１４，１５との間にスイツチ回
路と製品管理情報を内蔵した回路６，７，８，
９，１０をもうける。この回路６，７，８，９，
１０には製品管理情報として１か０の論理信号ま
たはある電圧レベルを有した回路と、さらに内部
回路１１，１２，１３，１４，１５とこの製品管
理情報回路とを切り換えるスイツチ回路を有して
いる。６，７，８，９，１０の回路はスイツチ制
御線１６に接続されており、この制御線に信号を
加えることによりボンデイング・パツトが（また
はパツケージのピン）製品管理情報信号モードに
なつたり、内部回路信号モードになつたりする。
第２図は第１図の回路を用いて製品番号を表示
している例である。各ボンデイング・パツト２１
〜４０はスイツチ回路により製品管理情報信号モ
ードになつて、“１”または“０”の論理信号が
出ている状態を示す。２１ピンは“１”、２２ピ
ンは“１”、２３ピンは“０”、２４ピンは“１”
でこれらより16進表示に変換すると“Ｄ”となり
以下同じように２５から４０ピンまで次々に読み
取ると“D7891”という製品名を読み取ることが
できる。ボンデイング・パツトの数が多ければ製
品名の他に製造番号、テスト・プログラム名、製
造装置番号等の製品管理情報を入れることができ
る。
している例である。各ボンデイング・パツト２１
〜４０はスイツチ回路により製品管理情報信号モ
ードになつて、“１”または“０”の論理信号が
出ている状態を示す。２１ピンは“１”、２２ピ
ンは“１”、２３ピンは“０”、２４ピンは“１”
でこれらより16進表示に変換すると“Ｄ”となり
以下同じように２５から４０ピンまで次々に読み
取ると“D7891”という製品名を読み取ることが
できる。ボンデイング・パツトの数が多ければ製
品名の他に製造番号、テスト・プログラム名、製
造装置番号等の製品管理情報を入れることができ
る。
この発明による効果には次の様なものがある。
(1) 同一製造ラインに少量で多品種を流しても管
理情報を使つた自動化ラインを組みやすくな
る。
理情報を使つた自動化ラインを組みやすくな
る。
(2) ペレツト単位に管理情報があるため、一つの
ウエーハに多品種作つても、ウエーハ・プロー
バを特別変更せずプログラムの追加だけでウエ
ーハの管理が行える。
ウエーハに多品種作つても、ウエーハ・プロー
バを特別変更せずプログラムの追加だけでウエ
ーハの管理が行える。
(3) パツケージ単位に電気的管理情報を持つてい
るため一品種ごとに特別な出庫場所（または入
庫場所）を用意しなくてもグループ単位でまと
めて保管しておき、出庫（または入庫）のとき
はグループ単位でまとめて選別機にかけて必要
なものを選び出せるようになる。
るため一品種ごとに特別な出庫場所（または入
庫場所）を用意しなくてもグループ単位でまと
めて保管しておき、出庫（または入庫）のとき
はグループ単位でまとめて選別機にかけて必要
なものを選び出せるようになる。
(4) ボンデイング・パツト上に管理情報が出るよ
うになつているため、テスターなどは従来機の
プログラムを変更する程度（テスト・プログラ
ム自動選択ルーチン）で少量多品種型テスタに
改造できる。
うになつているため、テスターなどは従来機の
プログラムを変更する程度（テスト・プログラ
ム自動選択ルーチン）で少量多品種型テスタに
改造できる。
(5) 電子ビーム描画装置の直接描画はスルー・プ
ツトが悪いが、一つのウエーハに多数品種を描
画してもペツト単位の管理システムを用いるこ
とにより、それをカバーできるようになる。
ツトが悪いが、一つのウエーハに多数品種を描
画してもペツト単位の管理システムを用いるこ
とにより、それをカバーできるようになる。
(6) ペレツト単位（またはパツケージ単位）に電
気的管理情報を持つているためテスターの検出
機能とテスト・プログラム自動選択ルーチンを
ユニツト化して少量多品種の搬送ライン自動化
も同一ユニツトを使うことにより安くできる。
気的管理情報を持つているためテスターの検出
機能とテスト・プログラム自動選択ルーチンを
ユニツト化して少量多品種の搬送ライン自動化
も同一ユニツトを使うことにより安くできる。
(7) (6)のユニツトをアセンブル・ユーザが使用す
ることにより実装工数を大巾に少なくすること
ができる。
ることにより実装工数を大巾に少なくすること
ができる。
第１図は本発明の実施例であるICのペレツト
の一部を示す平面図である。第２図はボンデイン
グ・パツトに“１”，“０”の論理で製品管理情報
が出力されていることを示す説明図である。 図中、１乃至５……ボンデイング・パツト、６
乃至１０……スイツチ回路と製品管理情報回路、
１１乃至１５……内部回路、１６……スイツチ制
御線、１７……ペレツト、２１乃至４０……ボン
デイング・パツト、４１……ペレツト。
の一部を示す平面図である。第２図はボンデイン
グ・パツトに“１”，“０”の論理で製品管理情報
が出力されていることを示す説明図である。 図中、１乃至５……ボンデイング・パツト、６
乃至１０……スイツチ回路と製品管理情報回路、
１１乃至１５……内部回路、１６……スイツチ制
御線、１７……ペレツト、２１乃至４０……ボン
デイング・パツト、４１……ペレツト。
Claims (1)
- １ 複数の外部端子と複数の内部回路との間にス
イツチ回路と製品管理情報を“１”か“０”かの
論理信号として内蔵した制御回路をそれぞれ設
け、これらそれぞれの制御回路に共通に制御線を
接続し、この制御線のレベルに応答して各制御回
路は外部端子と内部回路とを接続する第１のモー
ドと、該外部端子を内部回路から分離して内蔵さ
れた製品管理情報を該外部端子に出力する第２の
モードとを有するICチツプを有することを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059980A JPS5735332A (en) | 1980-08-12 | 1980-08-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059980A JPS5735332A (en) | 1980-08-12 | 1980-08-12 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5735332A JPS5735332A (en) | 1982-02-25 |
| JPS6158966B2 true JPS6158966B2 (ja) | 1986-12-13 |
Family
ID=14539928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11059980A Granted JPS5735332A (en) | 1980-08-12 | 1980-08-12 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5735332A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961056A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | 半導体チツプ |
| JPS59115637U (ja) * | 1983-01-26 | 1984-08-04 | 日本電気アイシ−マイコンシステム株式会社 | 半導体ウエフア |
| JPS6092606A (ja) * | 1983-10-26 | 1985-05-24 | Nec Corp | 半導体装置の製造方法 |
| JPS61156839A (ja) * | 1984-12-28 | 1986-07-16 | Mitsubishi Electric Corp | 半導体装置 |
-
1980
- 1980-08-12 JP JP11059980A patent/JPS5735332A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5735332A (en) | 1982-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985988A (en) | Method for assembling, testing, and packaging integrated circuits | |
| US6392427B1 (en) | Testing electronic devices | |
| EP0481703B1 (en) | Interconnect substrate having integrated circuit for programmable interconnection and sample testing | |
| US6788993B2 (en) | Sorting a group of integrated circuit devices for those devices requiring special testing | |
| US6806718B2 (en) | On-circuit board continuity tester | |
| US5539878A (en) | Parallel testing of CPU cache and instruction units | |
| US5059897A (en) | Method and apparatus for testing passive substrates for integrated circuit mounting | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| KR100192575B1 (ko) | 유니버셜 번-인 보오드 | |
| US6153450A (en) | Method of utilizing fuses to select alternative modules in a semiconductor device | |
| JPS6158966B2 (ja) | ||
| EP1081757B1 (en) | Multichip module packaging process for known good die burn-in | |
| JPH09115972A (ja) | 半導体素子の試験用アレー及び試験方法 | |
| KR100984682B1 (ko) | 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법 | |
| JPS6333301B2 (ja) | ||
| US6621285B1 (en) | Semiconductor chip having a pad arrangement that allows for simultaneous testing of a plurality of semiconductor chips | |
| JPS5925258A (ja) | 半導体集積回路装置 | |
| JPS59202652A (ja) | 半導体装置の製造方法 | |
| JPH1187198A (ja) | 製造情報を記憶する記憶部を有する半導体集積回路、半導体集積回路に製造状態を記録する方法、および、製造情報を記録した半導体集積回路を管理する方法 | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| KR20020045641A (ko) | 반도체 디바이스 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JPH02299216A (ja) | 半導体装置 | |
| JPH07104392B2 (ja) | 半導体装置 | |
| JPH1082835A (ja) | 半導体装置 |