JPH1084068A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 外部端子の保護性を高めるとともに高密度実
装を実現させる。 【解決手段】 半導体素子１を支持する素子搭載基板２
と、素子搭載基板２の裏面２ｂに設けられた複数の外部
端子であるピン部材４と、隣接するピン部材４を区画す
るとともに各々のピン部材４を保護する板状の区画保護
部材６とからなり、区画保護部材６が素子搭載基板２に
取り付けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、素子搭載基板に設けられた外部端子の保護
性を高める半導体集積回路装置およびその製造方法に関
する。

【０００２】

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。

【０００３】多ピン化や高速化に対応する半導体集積回
路装置の一例として、ＰＧＡ（PinGrid Array) やＢＧ
Ａ（Ball Grid Array)と称される半導体集積回路装置が
知られている。

【０００４】ここで、ＰＧＡは、外部端子がピン部材で
あり、プリント配線基板に実装する際には、プリント配
線基板に設けられた孔部にピン部材を差し込んで実装を
行う。

【０００５】また、ＢＧＡは、外部端子がボール状のバ
ンプ電極であり、プリント配線基板の電極に加熱によっ
て、バンプ電極を溶かして実装を行う。

【０００６】なお、ＰＧＡについては、例えば、日経Ｂ
Ｐ社、１９９３年５月３１日発行、香山晋、成瀬邦彦
（監）、「実践講座ＶＬＳＩパッケージング技術
（上）」、１６５〜１７３頁に記載され、さらに、ＢＧ
Ａについては、同誌「実践講座ＶＬＳＩパッケージング
技術（下）」１７３〜１７４頁に記載されている。

【０００７】

【発明が解決しようとする課題】ところが、前記した技
術においては、ＰＧＡおよびＢＧＡの何れの場合でも、
外部端子が露出した構造である。

【０００８】その結果、ＰＧＡでは搬送中などにピン部
材（外部端子）が他の部材と接触して曲がるという問題
が発生し、これにより、ＰＧＡをプリント配線基板に実
装する際に、ピン部材の曲がりを修正しなければならな
い。

【０００９】また、ＢＧＡでは、これの実装時に、温度
が高くなったり、圧力が大き過ぎたりして、バンプ電極
の形状が大きくなり、隣接するバンプ電極とショート
（短絡）するという問題が発生する。

【００１０】本発明の目的は、外部端子の保護性を高め
るとともに、高密度実装を実現する半導体集積回路装置
およびその製造方法を提供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１３】すなわち、本発明の半導体集積回路装置
は、半導体素子を支持する素子搭載基板と、素子搭載基
板の表裏面の何れか一方に設けられた複数の外部端子
と、隣接する外部端子を区画するとともに各々の外部端
子を保護する区画保護部材とを有し、前記区画保護部材
が前記素子搭載基板または前記外部端子に取り付けられ
ているものである。

【００１４】これにより、隣接する外部端子が区画保護
部材によって仕切られて保護されるため、半導体集積回
路装置の搬送時などに区画保護部材によって外部端子を
保護できる。

【００１５】その結果、外部端子が他の部材と接触した
際にもこれの変形を防止でき、外部端子の保護性を高め
ることができる。

【００１６】さらに、本発明の半導体集積回路装置は、
前記区画保護部材が絶縁材によって形成されているもの
である。

【００１７】なお、本発明の半導体集積回路装置は、前
記区画保護部材が前記素子搭載基板または前記外部端子
に着脱自在に取り付けられているものである。

【００１８】また、本発明の半導体集積回路装置の製造
方法は、複数の外部端子が設けられた素子搭載基板を準
備する工程、前記素子搭載基板に前記半導体素子を搭載
する工程、前記半導体素子の電極と各々の外部端子とを
電気的に接続する工程、隣接する外部端子を区画すると
ともに各々の外部端子を保護する区画保護部材を前記素
子搭載基板または前記外部端子に取り付ける工程を含む
ものである。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００２０】図１は本発明の半導体集積回路装置である
ＰＧＡの構造の実施の形態の一例を一部破断して示す側
面図、図２は本発明の半導体集積回路装置であるＰＧＡ
に取り付けられる区画保護部材の構造の実施の形態の一
例を示す斜視図、図３は本発明の半導体集積回路装置で
あるＰＧＡの実装状態の実施の形態の一例を示す拡大部
分断面図である。

【００２１】本実施の形態の半導体集積回路装置は、裏
面２ｂ（ここでは、半導体素子１を搭載する表面２ａと
反対側の面）に複数の外部端子が設けられた素子搭載基
板２（ベース基板ともいう）を有するものであり、その
一例として、前記外部端子がピン部材４であるＰＧＡの
場合を説明する。

【００２２】本実施の形態によるＰＧＡの構成は、半導
体素子１を支持する素子搭載基板２と、素子搭載基板２
の裏面２ｂ（ただし、半導体素子１が裏面２ｂに設けら
れている場合は表面２ａ）に設けられた複数の外部端子
であるピン部材４と、隣接するピン部材４を区画すると
ともに各々のピン部材４を保護する区画保護部材６とか
らなり、区画保護部材６が素子搭載基板２に取り付けら
れている。

【００２３】ここで、本実施の形態の区画保護部材６
は、例えば、ポリエチレン系樹脂やセラミックなどの絶
縁材によって形成され、かつ、ピン部材４の露出部の長
さの１／２程度の厚さからなる比較的硬質の板状の部材
である。

【００２４】さらに、区画保護部材６は、各々のピン部
材４を仕切る構造を有しており、隣接するピン部材４同
士が接触しないように各々のピン部材４を囲って保護し
ている。

【００２５】つまり、本実施の形態の区画保護部材６
は、ＰＧＡのピン部材４と全く同じ配置で同じ数の複数
の貫通孔６ａ（図２参照）を有しており、この際、貫通
孔６ａはピン部材４を通すことができるように、その孔
径がピン部材４のピン径よりも多少大きく形成されてい
る。

【００２６】なお、本実施の形態の区画保護部材６に
は、素子搭載基板２に係合する爪である係合部６ｂが設
けられている。

【００２７】ここで、区画保護部材６の係合部６ｂは、
例えば、四角形の素子搭載基板２の対向する２つの側面
２ｃに対応した２箇所に設けられた爪である。

【００２８】これにより、区画保護部材６をＰＧＡに取
り付ける際には、ＰＧＡの各々のピン部材４を区画保護
部材６の各々の貫通孔６ａに通し、その後、区画保護部
材６の２つの係合部６ｂを素子搭載基板２の所定箇所
（ここでは、爪である係合部６ｂを素子搭載基板２の側
面２ｃを介してその表面２ａに引っかける）に取り付け
る。

【００２９】その結果、図１に示すように、本実施の形
態の区画保護部材６は、素子搭載基板２に支持されてい
る。

【００３０】ただし、係合部６ｂは２箇所に限らず、区
画保護部材６を保持することが可能であれば、１箇所も
しくは３箇所以上に設けられていてもよい。

【００３１】また、本実施の形態のＰＧＡは、素子搭載
基板２に搭載された半導体素子１の電極が、例えば、ボ
ンディングワイヤなどによって素子搭載基板２上の電極
と電気的に接続され、さらに、素子搭載基板２の電極が
所定のピン部材４と電気的に接続され、これにより、半
導体素子１の電極と所定のピン部材４とがそれぞれ電気
的に接続されている。

【００３２】ただし、素子搭載基板２上の電極と半導体
素子１の電極とは、ボンディングワイヤ以外のバンプな
どによって接続されていてもよい。

【００３３】また、素子搭載基板２上の半導体素子１と
その周辺部とは、封止部３によって封止されている。

【００３４】ここで、封止部３は、例えば、エポキシ系
熱硬化性の樹脂などによって形成されていてもよく、ま
た、セラミックなどによって形成された基板部材であっ
てもよい。

【００３５】また、素子搭載基板２は、例えば、セラミ
ックなどによって形成され、さらに、ピン部材４は、例
えば、ニッケルと鉄との合金によって形成されている。

【００３６】本実施の形態の半導体集積回路装置の製造
方法について説明する。

【００３７】まず、複数の外部端子であるピン部材４が
設けられた素子搭載基板２を準備する。

【００３８】すなわち、所定数のピン部材４が所定箇所
に設けられた素子搭載基板２を準備する。

【００３９】さらに、接着剤またはぺーストなどの接合
材を用いて素子搭載基板２に半導体素子１を搭載するペ
レットボンディングを行う。

【００４０】続いて、半導体素子１の電極と所定のそれ
ぞれのピン部材４とをワイヤボンディングなどによって
電気的に接続する。

【００４１】ここで、半導体素子１の電極とピン部材４
との電気的な接続は、ワイヤボンディングに限らず、バ
ンプなどによって行ってもよい。

【００４２】さらに、半導体素子１とその周辺部とを封
止部３によって封止する。

【００４３】その後、ポリエチレン系樹脂やセラミック
などの絶縁材によって形成された板状の区画保護部材６
を用い、区画保護部材６を素子搭載基板２に取り付け
る。

【００４４】この時、ＰＧＡの各々のピン部材４を区画
保護部材６の各々の貫通孔６ａに通し、その後、区画保
護部材６が有する２つの爪である係合部６ｂを、素子搭
載基板２の側面２ｃを介してその表面２ａに引っかけて
取り付ける。

【００４５】これにより、本実施の形態の区画保護部材
６は、隣接するピン部材４を区画するとともに各々のピ
ン部材４を保護する状態を形成して素子搭載基板２に支
持されている。

【００４６】さらに、素子搭載基板２に区画保護部材６
を取り付けたままＰＧＡを所定の位置まで搬送する。

【００４７】なお、本実施の形態においては、区画保護
部材６が絶縁材によって形成されているため、図３に示
すように、区画保護部材６を素子搭載基板２に取り付け
た状態のまま、取り外すことなくＰＧＡをプリント配線
基板５（実装基板）に実装する。

【００４８】本実施の形態の半導体集積回路装置および
その製造方法によれば、以下のような作用効果が得られ
る。

【００４９】すなわち、ＰＧＡの素子搭載基板２に区画
保護部材６が取り付けられていることにより、素子搭載
基板２に設けられた隣接するピン部材４が区画保護部材
６によって仕切られて保護されるため、ＰＧＡの搬送時
などに区画保護部材６によってピン部材４を保護でき
る。

【００５０】これにより、ピン部材４が他の部材と接触
した際にもこれの変形を防止でき、ピン部材４の保護性
を高めることができる。

【００５１】すなわち、ピン部材４が区画保護部材６に
よって固定されて保護されるため、他の部材と接触して
もピン部材４のピン曲がりを防止することができる。

【００５２】その結果、ＰＧＡにおけるピン部材４の保
護性を高めることが可能になる。

【００５３】さらに、ピン部材４のピン曲がりを防止で
きるため、プリント配線基板５にＰＧＡを実装する際の
ピン曲がりを修正する作業を削除することができる。

【００５４】これにより、ＰＧＡの製造性を向上させる
ことができる。

【００５５】また、ＰＧＡに区画保護部材６が取り付け
られていることにより、ＰＧＡの搬送時に、区画保護部
材６によってピン部材４が保護されるため、ピン部材４
に異物が付着することを低減できる。

【００５６】これにより、ＰＧＡの信頼性を向上させる
ことができる。

【００５７】さらに、区画保護部材６が絶縁材によって
形成されていることにより、ＰＧＡをプリント配線基板
５に実装する際にも、各々のピン部材４が区画保護部材
６によって仕切られて保護されるため、区画保護部材６
を取り外さずにそのまま実装することができる。

【００５８】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。

【００５９】例えば、前記実施の形態で説明した半導体
集積回路装置においては、外部端子がピン部材４である
ＰＧＡの場合について説明したが、前記半導体集積回路
装置は、図４に示す他の実施の形態の半導体集積回路装
置のように、その外部端子がはんだなどによって形成さ
れたボール状のバンプ電極７、すなわちＢＧＡであって
もよい。

【００６０】ここで、図４に示す区画保護部材６は、前
記実施の形態の区画保護部材６と同様に板状の部材であ
る。

【００６１】なお、半導体集積回路装置がＢＧＡである
場合に得られる作用効果は、ＰＧＡの場合と同様のもの
であるが、その他の作用効果として、ＢＧＡをプリント
配線基板５（図３参照）に実装する際に、ＢＧＡに区画
保護部材６を取り付けた状態で実装することにより、バ
ンプ電極７と隣接する他のバンプ電極７との間に区画保
護部材６が配置されるため、ＢＧＡの実装時にバンプ電
極７の大きさが大きくなっても、隣接するバンプ電極７
間における短絡（ショート）を防止することができる。

【００６２】その結果、バンプ電極７を高密度に設けた
高密度実装のＢＧＡを実現させることができる。

【００６３】さらに、バンプ電極７間に区画保護部材６
が配置されているため、バンプ電極７間に異物が付着す
ることを防止できる。

【００６４】これにより、ＢＧＡの信頼性を向上させる
ことができる。

【００６５】また、図１もしくは図４に示す区画保護部
材６は板状の部材であったが、区画保護部材６は板状に
限らず、半導体集積回路装置の外部端子の各々を囲んで
保護する形状を有していれば、図５に示す他の実施の形
態の区画保護部材６のように、格子状を成す部材であっ
てもよい。

【００６６】ここで、図５に示す区画保護部材６は、半
導体集積回路装置の各々の外部端子を格子状の区画保護
部材６の１マス毎に囲んで保護するものである。

【００６７】これによっても、板状の区画保護部材６の
作用効果と同様のものを得ることができる。

【００６８】また、図１、図４または図５に示す区画保
護部材６は、例えば、ワックスのように加熱されると溶
ける部材や、あるいは、薬液などによって化学的に硬度
が変化する部材であってもよい。

【００６９】さらに、区画保護部材６が絶縁材の場合、
区画保護部材６は、弾性を有したゴム部材もしくは多孔
質部材（例えば、スポンジ）などによって形成されてい
てもよい。

【００７０】ここで、例えば、半導体集積回路装置がＰ
ＧＡの場合、区画保護部材６に設けられる貫通孔６ａの
孔径をＰＧＡのピン部材４のピン径よりも若干小さく形
成しておくことにより、ピン部材４を貫通孔６ａに通す
際のはめ合い（摩擦）を利用して、区画保護部材６をピ
ン部材４上で保持することができる。

【００７１】これにより、区画保護部材６をピン部材４
に取り付けるだけであり、ピン部材４によって保持され
るため、図１に示す区画保護部材６のような爪などの係
合部６ｂが不必要となり、区画保護部材６の形状を簡略
化することができる。

【００７２】なお、この場合においても、弾性を有した
ゴム部材や多孔質部材（例えば、スポンジ）などを圧縮
させることにより、半導体集積回路装置を実装基板に実
装する際に、半導体集積回路装置から区画保護部材６を
取り外さずに実装することができる。

【００７３】また、区画保護部材６は絶縁材によって形
成されていることが好ましい。

【００７４】つまり、区画保護部材６が絶縁材によって
形成されていることにより、スクリーニングテストの際
にも、半導体集積回路装置の区画保護部材６を取り付け
た状態で実装することができる。

【００７５】これにより、スクリーニングテストの際に
発生する半導体集積回路装置の外部端子の損傷を防ぐこ
とができる。

【００７６】なお、区画保護部材６は絶縁材に限定され
るものではない。

【００７７】つまり、区画保護部材６を素子搭載基板２
または外部端子に着脱自在に取り付けることにより、半
導体集積回路装置の実装直前に区画保護部材６を半導体
集積回路装置から取り外すことも可能になる。

【００７８】これにより、区画保護部材６を絶縁材以外
の導電性ゴムなどの導電性部材によって形成することも
可能になる。

【００７９】ただし、区画保護部材６が前記導電性部材
の場合には、半導体集積回路装置がＰＧＡあるいはＢＧ
Ａの何れの場合であっても、その実装基板への実装時あ
るいはスクリーニングテスト時には必ず区画保護部材６
を取り外さなければならない。

【００８０】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００８１】（１）．半導体集積回路装置の素子搭載基
板または外部端子に区画保護部材が取り付けられている
ことにより、隣接する外部端子が区画保護部材によって
仕切られて保護されるため、外部端子が他の部材と接触
した際にもこれの変形を防止でき、外部端子の保護性を
高めることができる。

【００８２】（２）．半導体集積回路装置がＰＧＡであ
る場合、ピン部材のピン曲がりを防止できるため、プリ
ント配線基板などの実装基板にＰＧＡを実装する際のピ
ン曲がりを修正する作業を削除することができる。これ
により、ＰＧＡの製造性を向上させることができる。

【００８３】（３）．半導体集積回路装置がＢＧＡであ
る場合、バンプ電極と隣接する他のバンプ電極との間に
区画保護部材が配置されるため、ＢＧＡの実装時にバン
プ電極の大きさが大きくなっても、隣接するバンプ電極
間における短絡（ショート）を防止することができる。
その結果、バンプ電極を高密度に設けた高密度実装を実
現させることができる。

【００８４】（４）．半導体集積回路装置に区画保護部
材が取り付けられていることにより、半導体集積回路装
置の搬送時に、区画保護部材によって外部端子が保護さ
れるため、外部端子に異物が付着することを低減でき
る。これにより、半導体集積回路装置の信頼性を向上さ
せることができる。

【００８５】（５）．区画保護部材が絶縁材によって形
成されていることにより、半導体集積回路装置を実装基
板に実装する際にも、各々の外部端子が区画保護部材に
よって仕切られて保護されるため、区画保護部材を取り
外さずにそのまま実装することができる。

【図面の簡単な説明】

【図１】本発明の半導体集積回路装置であるＰＧＡの構
造の実施の形態の一例を一部破断して示す側面図であ
る。

【図２】本発明の半導体集積回路装置であるＰＧＡに取
り付けられる区画保護部材の構造の実施の形態の一例を
示す斜視図である。

【図３】本発明の半導体集積回路装置であるＰＧＡの実
装状態の実施の形態の一例を示す拡大部分断面図であ
る。

【図４】（ａ),（ｂ）は本発明の他の実施の形態である
半導体集積回路装置（ＢＧＡ）の構造の一例を示す図で
あり、（ａ）は一部破断した側面図、（ｂ）は底面図で
ある。

【図５】本発明の半導体集積回路装置に取り付けられる
区画保護部材の構造の他の実施の形態を示す斜視図であ
る。

【符号の説明】 １ 半導体素子 ２ 素子搭載基板 ２ａ 表面 ２ｂ 裏面 ２ｃ 側面 ３ 封止部 ４ ピン部材（外部端子） ５ プリント配線基板（実装基板） ６ 区画保護部材 ６ａ 貫通孔 ６ｂ 係合部 ７ バンプ電極（外部端子）

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体素子を搭載してなる半導体集積回
   路装置であって、 前記半導体素子を支持する素子搭載基板と、 前記素子搭載基板の表裏面の何れか一方に設けられた複
   数の外部端子と、 隣接する外部端子を区画するとともに各々の外部端子を
   保護する区画保護部材とを有し、 前記区画保護部材が前記素子搭載基板または前記外部端
   子に取り付けられていることを特徴とする半導体集積回
   路装置。
2. 【請求項２】 請求項１記載の半導体集積回路装置であ
   って、前記区画保護部材が絶縁材によって形成されてい
   ることを特徴とする半導体集積回路装置。
3. 【請求項３】 請求項１または２記載の半導体集積回路
   装置であって、前記区画保護部材が前記素子搭載基板ま
   たは前記外部端子に着脱自在に取り付けられていること
   を特徴とする半導体集積回路装置。
4. 【請求項４】 請求項１，２または３記載の半導体集積
   回路装置であって、前記区画保護部材が板状の部材であ
   ることを特徴とする半導体集積回路装置。
5. 【請求項５】 請求項１，２，３または４記載の半導体
   集積回路装置であって、前記外部端子がピン部材である
   ことを特徴とする半導体集積回路装置。
6. 【請求項６】 請求項１，２，３または４記載の半導体
   集積回路装置であって、前記外部端子がボール状のバン
   プ電極であることを特徴とする半導体集積回路装置。
7. 【請求項７】 半導体素子を支持する素子搭載基板を有
   した半導体集積回路装置の製造方法であって、 複数の外部端子が設けられた素子搭載基板を準備する工
   程、 前記素子搭載基板に前記半導体素子を搭載する工程、 前記半導体素子の電極と各々の外部端子とを電気的に接
   続する工程、 隣接する外部端子を区画するとともに各々の外部端子を
   保護する区画保護部材を前記素子搭載基板または前記外
   部端子に取り付ける工程を含むことを特徴とする半導体
   集積回路装置の製造方法。
8. 【請求項８】 請求項７記載の半導体集積回路装置の製
   造方法であって、絶縁材によって形成された前記区画保
   護部材を用いることを特徴とする半導体集積回路装置の
   製造方法。
9. 【請求項９】 請求項７または８記載の半導体集積回路
   装置の製造方法であって、前記区画保護部材を前記素子
   搭載基板または前記外部端子に取り付けた状態で前記半
   導体集積回路装置をプリント配線基板などの実装基板に
   実装することを特徴とする半導体集積回路装置の製造方
   法。