JPH1084298A5

JPH1084298A5 -

Info

Publication number: JPH1084298A5
Application number: JP1997123991A
Authority: JP
Filing date: 1997-05-14
Publication date: 2005-04-07
Anticipated expiration: 2017-05-14

Description

【０００５】
【課題を解決するための手段】
この発明(請求項１)に係る増幅回路は、デジタル信号あるいはアナログ信号を選択的に処理する、異なった規格のＩＦ信号のための増幅回路であって、デジタル信号およびアナログ信号を選択的に受信する入力端子（Ａ）と、デジタル信号を処理するための第１のフィルタ（ＨＳ２）を有する第１のパス（２）と、アナログ信号を処理するための第２のフィルタ（ＨＳ１）を有する第２のパス（１）とを備え、前記第１のフィルタ（ＨＳ２）の出力端子は、前記第２のフィルタ（ＨＳ１）の前記入力端子に接続されており、前記第１のフィルタ（ＨＳ２）の前記出力端子に接続された第１の入力端子（４）を有し、前記第２のフィルタ（ＨＳ１）の前記出力端子に接続された第２の入力端子（３）を有し、さらなる処理のための信号を提供する出力端子を有するスイッチング手段（Ｓ）が設けられ、前記スイッチング手段（Ｓ）は、デジタル信号の受信中は前記スイッチング手段（Ｓ）の前記第1の入力端子（４）がその出力端子に接続され、アナログ信号の受信中は前記スイッチング手段（Ｓ）の前記第２の入力端子（３）がその出力端子に接続されるような方法で、制御されることを特徴とする増幅回路であり、そのことにより、上記目的が達成される。

この発明(請求項２)は、請求項１に記載の増幅回路において、前記フィルタ（ＨＳ１、ＨＳ２）は弾性表面波(SAW)フィルタによって形成されるものである。

この発明(請求項３)は、請求項１に記載の増幅回路において、前記フィルタ（ＨＳ１、ＨＳ２）はカスケード回路内に配置されるものである。

この発明(請求項４)は、請求項１に記載の増幅回路において、前記フィルタ（ＨＳ１、ＨＳ２）はデカップリングステージ（ＥＦ）によってつながれているものである。

この発明(請求項５)は、請求項４に記載の増幅回路において、前記デカップリングステージ（ＥＦ）はエミッタホロワによって形成されるものである。

この発明(請求項６)は、請求項２に記載の増幅回路において、全群遅延時間応答プロファイルは、前記弾性表面波フィルタ（ＨＳ１、ＨＳ２）の群遅延時間によって変更されうるものである。

この発明(請求項７)は、請求項２に記載の増幅回路において、全振幅周波数応答プロファイルは、前記弾性表面波フィルタ（ＨＳ１、ＨＳ２）の振幅周波数応答によって変更されうるものである。

【００１６】
【発明の実施の形態】
まず、本発明の基本原理について説明する。
この発明によると、デジタル及びアナログ信号用のフィルタが用いられる。アナログ信号受信のために、デジタル信号受信用のフィルタは、アナログフィルタに接続される。デジタルフィルタをアナログフィルタの上流で接続することにより、そうでなければ主選択に加えて必要とされる，アナログ信号のための選択手段を持たないで処理することが可能である。デジタル信号受信のためには、デジタル信号は最大可能帯域幅を必要とする一方で、アナログフィルタはこの帯域幅を限定してしまうので、アナログフィルタは接続されない。アナログ，及びデジタル信号処理用のフィルタをデカップリングするために、デカップリングステージが用いられる。このデカップリングステージは、好ましくはエミッタホロワとして設計される。アナログ及びデジタル信号処理用のフィルタは、弾性表面波(SAW)フィルタによって形成される。このフィルタは、好ましくはカスケード回路において配列される。

さらなる有利な点は、弾性表面波フィルタのために、振幅周波数応答，及び群遅延時間に関係する特性を、相互に影響なく構成することができることである。カスケード回路によって、アナログ信号出力のための望ましい群遅延時間をより柔軟に構成することができる。このことは、アナログ，及びデジタル弾性表面波フィルタの群遅延時間の重ね合わせによって可能である。アナログ弾性表面波フィルタの出力における信号プロファイルのリップルは、別のやり方では避けられないが、カスケード回路によって、その信号プロファイルがデジタル弾性表面波フィルタＨＳ２と反対の位相のものであることによって、補償され得る。アナログ弾性表面波フィルタの望ましい群遅延時間プロファイルは、デジタル弾性表面波フィルタの適切なプロファイルによって得ることができる。

以下、本発明の実施の形態について説明する。
実施の形態１．
図１は公知の増幅回路を示している。チューナからのＩＦ信号（ここでは表されていない）は、Ａ点を通ってアナログパス１，及びデジタルパス２に入る。アナログパス１は、選択手段ＺＳ及び弾性表面波フィルタＨＳ１によって形成される。デジタルパス２は、弾性表面波フィルタＨＳ２によって形成される。信号処理ステージＩＣのスイッチＳは、信号処理ステージＩＣにおけるさらなる処理のために、アナログ受信用の信号を通じてスイッチ位置３に、或いはデジタル受信用の信号を通じてスイッチ位置４に接続される。Ｂ点において、弾性表面波フィルタＨＳ２から生じる信号は表される。Ｃ点において、付加的な選択手段ＺＳ及び弾性表面波フィルタＨＳ１から生じる信号は表される。

図２はこの発明による増幅回路の回路配列を示している。チューナのＩＦ信号（ここでは表されていない）は、Ａ点から弾性表面波フィルタＨＳ２を通ってＢ点に届く。
Ｂ点から、信号は、信号処理ステージＩＣにおける，スイッチＳのスイッチング接点４に届く。Ｂ点から、信号はさらに、エミッタホロワＥＦを通って、弾性表面波フィルタＨＳ１へと続く。弾性表面波フィルタＨＳ１から、信号は、Ｃ’点を通ってスイッチＳのスイッチング接点３に届く。

Ａ点及びＢ点の信号プロファイルは、不変である。Ｃ’点において、信号プロファイルは、図１におけるＣ点と比較して、ほぼ同一である。このほぼ同一の信号プロファイルは、この発明により求められ、その結果、スイッチＳのスイッチング接点３において、再びアナログ信号処理用の信号が存在する。２つの弾性表面波フィルタＨＳ１及びＨＳ２のカスケード回路によって、改善された信号波形をＣ’点で見ることができる。

省略された選択手段ＺＳは、隣接キャリアのような望まれない信号を抑圧するために用いられていた。弾性表面波フィルタＨＳ２は、弾性表面波フィルタＨＳ１よりも広いパス範囲を有する。その結果、ＨＳ１のパス領域は悪影響を受けない。しかしながら、パス範囲の外では、隣接キャリアを含めて、付加的な選択が達成される。

選択手段ＺＳは、これにより、もはや必要ではない、なぜなら２つの弾性表面波フィルタＨＳ２及びＨＳ１のカスケード回路により、アナログ信号処理に用いることができる全体の選択が達成されるからである。

有利な点は、弾性表面波フィルタＨＳ１、ＨＳ２により、振幅周波数応答，及び群遅延時間に関する特性は相互に影響なく構成することができることである。カスケード回路によって、Ｃ’点（図２、３）での望ましい群遅延時間が、弾性表面波フィルタＨＳ１、ＨＳ２における群遅延時間の重ね合わせによって、より柔軟に構成することができる。別のやり方では避けられない弾性表面波フィルタＨＳ１におけるリップル（信号プロファイル、図１Ｃ点）は、カスケード回路によって、そのプロファイルが弾性表面波フィルタＨＳ２と反対の位相（図２、３Ｃ’点）であることによって、補償されうる。弾性表面波フィルタＨＳ１における望ましい群遅延時間プロファイルは、弾性表面波フィルタＨＳ２の適切なプロファイルによって得ることができる。

実施の形態３．
図４はこの発明による回路の展開を示している。該回路図において、以前にブロックとして表されたモジュールはまとめられ、記号で示されている。動作のモード，及び構成要素の相互作用は、ブロック回路図の助けをかりて説明される。１つの信号入力Ａのみがあることは明らかに見てとれる。デジタル信号パス用の弾性表面波フィルタＨＳ２は、この信号入力Ａの後ろに置かれる。信号はそののち、エミッタホロワＥＦに、そしてピン４及び５を通って、集積回路ＩＣに届く。測定点Ｂは、該ブロック回路図において、エミッタホロワの上流にあり、信号もまたエミッタホロワの上流につながれる。この回路レイアウトにおいて、信号はエミッタホロワの後ろにつながれ、その結果、これらのフィルタはデジタル部にも用いることができる。Ｂ点の信号プロファイルは、図２及び３における前のＢ点の信号プロファイルと同一である。エミッタホロワＥＦの後、信号はアナログ弾性表面波フィルタＨＳ１に届く。アナログパスは、映像と音声に分離され、出力Ｃ１（アナログ映像）及びＣ２（アナログ音声）によって特徴付けられる。図２及び３に関する有利な点及び相違点は、エミッタホロワＥＦが、デジタル及びアナログ部の両方に用いられることである。

Claims

デジタル信号あるいはアナログ信号を選択的に処理する、異なった規格のＩＦ信号のための増幅回路であって、
デジタル信号およびアナログ信号を選択的に受信する入力端子（Ａ）と、
デジタル信号を処理するための第１のフィルタ（ＨＳ２）を有する第１のパス（２）と、
アナログ信号を処理するための第２のフィルタ（ＨＳ１）を有する第２のパス（１）と、を備え、
前記第１のフィルタ（ＨＳ２）の出力端子は、前記第２のフィルタ（ＨＳ１）の前記入力端子に接続されており、
前記第１のフィルタ（ＨＳ２）の前記出力端子に接続された第１の入力端子（４）を有し、前記第２のフィルタ（ＨＳ１）の前記出力端子に接続された第２の入力端子（３）を有し、さらなる処理のための信号を提供する出力端子を有するスイッチング手段（Ｓ）が設けられ、前記スイッチング手段（Ｓ）は、デジタル信号の受信中は前記スイッチング手段（Ｓ）の前記第1の入力端子（４）がその出力端子に接続され、アナログ信号の受信中は前記スイッチング手段（Ｓ）の前記第２の入力端子（３）がその出力端子に接続されるような方法で、制御されることを特徴とする増幅回路。
請求項１に記載の増幅回路において、前記フィルタ（ＨＳ１、ＨＳ２）は弾性表面波(SAW)フィルタによって形成されることを特徴とする増幅回路。
請求項１に記載の増幅回路において、前記フィルタ（ＨＳ１、ＨＳ２）はカスケード回路内に配置されることを特徴とする増幅回路。
請求項１に記載の増幅回路において、前記フィルタ（ＨＳ１、ＨＳ２）はデカップリングステージ（ＥＦ）によってつながれていることを特徴とする増幅回路。
請求項４に記載の増幅回路において、前記デカップリングステージ（ＥＦ）はエミッタホロワによって形成されることを特徴とする増幅回路。
請求項２に記載の増幅回路において、全群遅延時間応答プロファイルは、前記弾性表面波フィルタ（ＨＳ１、ＨＳ２）の群遅延時間によって変更されうることを特徴とする増幅回路。
請求項２に記載の増幅回路において、全振幅周波数応答プロファイルは、前記弾性表面波フィルタ（ＨＳ１、ＨＳ２）の振幅周波数応答によって変更されうることを特徴とする増幅回路。