JPH1090360A - Ｌｓｉ端子のショート／オープン検査装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＬＳＩの全端子に対してファンクションチェ
ックを可能とし且つ、検査行程の簡素化及び検査精度を
向上させること。 【解決手段】 シフトレジスタ４１はパーソナルコンピ
ュータ１１から送られてくるクロックと各種信号を発生
するためのデータによって、スイッチ回路６１、６３を
通して３ステート出力バッファ３２ａ、３２ｂをオン又
はオフにして、端子Ａ又は端子Ｂの入／出力モードを設
定し、更にスイッチ回路６２、又は６４を通して端子Ａ
又は端子Ｂにハイレベル又はローレベルの信号を供給す
る。シフトレジスタ４１はアナログスイッチ３１ａ、３
１ｂのオン、オフを制御して、チェック端子５と端子Ａ
又は端子Ｂを接続する。パーソナルコンピュータ１１は
チェック端子５から入力される信号に基づいて端子Ａ、
Ｂ間のショートの有無を判定する。このため、外部から
データを端子Ａ、Ｂに送るランドの設置数を削減でき、
全ての端子についてファンクションチェックを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＬＳＩと基板上の配
線を接続するためのＬＳＩ端子のショート、オープンの
検査を行うＬＳＩ端子のショート／オープン検査装置に
関する。

【０００２】

【従来の技術】従来、ＬＳＩに設けられているこの種の
端子は端子間の接続配線間に半田が載っていてショート
していたり、端子と基板上の配線を接続する半田が浮い
ていたり、或いは前記接続配線が切れているためにオー
プンになっていたりする。従って、このようなＬＳＩの
基板上の端子についてのオープン／ショートの検査が必
要になるが、これは、目視検査、画像処理を用いた検査
及びファンクションチェッカを用いた検査により、従来
から行われている。

【０００３】従来の検査方法の中で、目視検査は、人間
の注意力にその精度がかかっており、限界がある。画像
処理を用いた検査は、照明のムラによる反射率の低下、
視野と分解能との関係により精度がそれ程高くできない
という不具合があり、また、画像処理に時間が掛かると
いう問題があって、特に精度を上げようとすると、コス
トがかかるという不具合が生じる。

【０００４】このように目視検査、画像処理を用いた検
査では、精度が低いので、ファンクションチェッカを用
いた検査が行なわれているが、全端子に検査用の信号を
入出力するベットネイルを接触させるためのランドを設
ける必要がある。しかし、ＬＳＩの多端子化及び高密度
実装に伴って、全端子に前記信号を入力するためのベッ
トネイルを接触させるためのランドを設けることが大変
困難な状況になってきていると共に、ＬＳＩの端子が多
い分だけ検査ソフトを作成するのに時間と労力がかかる
だけでなく、ファンクションチェッカを用いた検査に時
間を要するという問題もある。

【０００５】そこで、多端子化したＬＳＩの端子につい
てのオープン、ショートの検査では、目視検査、画像処
理検査、ファンクションチェッカを用いた検査などを組
み合わせることにより、全端子にベットネイルを接触さ
せるためのランドを設けなくて済むような検査が行われ
ているが、これでは精度が低い検査方法が含まれるた
め、やはり全体的な精度向上には限度があると共に、複
数の異なる検査方法を組み合わせて行うため、検査行程
が複雑になり、時間を要するという不具合がある。

【０００６】

【発明が解決しようとする課題】上述の如く従来のＬＳ
Ｉ端子のショート／オープン検査方法によれば、目視検
査、画像処理を用いた検査、ファンクションチェッカを
用いた検査と３種類の検査を用いて行っているため、検
査行程が複雑で、時間を要するという課題と、精度が低
い検査方法が含まれるため、やはり全体的な精度向上に
は限度があるという課題があった。しかも、多端子化し
たＬＳＩの全端子にベットネイルを接触させるためのラ
ンドを設けているわけではないため、最も確度の高いフ
ァンクションチェッカを用いた検査を全端子に対して行
うことが困難という課題もあった。

【０００７】そこで本発明は上記のような課題を解決す
るためになされたもので、ＬＳＩの全端子に対して、端
子の多少に拘りなく、ファンクションチェック検査を可
能とすることにより、検査行程の簡素化ができ、且つ検
査精度を向上させることができるＬＳＩ端子のショート
／オープン検査装置を提供することを目的としている。

【０００８】

【課題を解決するための手段】請求項１の発明は、ＬＳ
Ｉと外部の配線を接続するための複数の端子の任意の端
子を入力モードにするか出力モードにするかを切り換え
るモード切替手段と、このモード切替手段により入力モ
ードに切り替わっている端子に印加されている信号を出
力する出力手段と、前記入力モードに切り替わっている
端子と前記出力手段の電気的接離を行うスイッチ手段
と、前記モード切替手段やスイッチ手段の切替制御信号
を発生して供給すると共に前記モード切替手段により出
力モードに切り替わっている端子にハイレベル又はロー
レベルの信号を発生して供給する信号供給手段とを前記
ＬＳＩに具備し、前記信号供給手段に前記信号を発生さ
せるためのデータとこの信号発生手段を動作させるため
のクロックを供給すると共に、前記モード切替手段によ
り入力モードに切り替わっている端子に入力されている
信号を前記スイッチ手段及び前記出力手段を通して入力
し、入力した信号に基づいて端子のショート／オープン
検査処理を行うコントローラとを、前記ＬＳＩの外部に
具備した構成を備えている。

【０００９】このような構成により、モード切替手段に
より前記した複数の端子の中のある端子を出力モードに
し、これに隣接する他の端子を入力モードにした後、入
力モードの端子を前記スイッチ手段により出力手段に接
続してから、前記信号供給手段により前記出力モードの
端子に信号を供給し、この時、コントローラは前記出力
手段より入力される信号のレベルに基づいて、前記端子
のショート／オープンを検査する。

【００１０】請求項２の発明は、ＬＳＩと外部の配線を
接続するための複数の端子の任意の端子を入力モードに
するか出力モードにするかを切り換えるモード切替手段
と、前記ＬＳＩに設けられている複数の端子の少なくと
も一部を構成する出力モードに固定された端子と、この
モード切替手段により入力モードに切り替わっている端
子に印加されている信号を出力する出力手段と、前記モ
ード切替手段によって入力モードに切り替わっている端
子と前記出力手段の電気的接離を行うスイッチ手段と、
前記モード切替手段やスイッチ手段の動作を制御する切
替制御信号を発生して供給すると共に前記モード切替手
段により出力モードに切り替わっている端子又は前記出
力モードに固定された端子にハイレベル又はローレベル
の信号を発生して供給する信号供給手段とを前記ＬＳＩ
に具備し、前記信号発生手段に前記信号を発生させるた
めのデータとこの信号発生手段を動作させるためのクロ
ックを供給すると共に、前記モード切替手段により入力
モードに切り替わっている端子に入力されている信号を
前記スイッチ手段及び前記出力手段を通して入力し、入
力した信号に基づいて前記端子のショート／オープン検
査処理を行うコントローラとを、前記ＬＳＩの外部に具
備した構成を備えている。

【００１１】このような構成により、モード切替手段に
より前記した複数の端子の中のある端子を出力モードに
し、これに隣接する他の端子を入力モードにした後、入
力モードの端子を前記スイッチ手段により出力手段に接
続してから、前記信号供給手段により前記出力モードの
端子、又は出力モードに固定された端子に信号を供給
し、この時、コントローラは前記出力手段より入力され
る信号のレベルに基づいて、前記端子のショート／オー
プンを検査する。

【００１２】請求項３の発明は、前記モード切替手段や
前記スイッチ手段及び前記信号発生手段を動作モードと
するテスト信号を前記ＬＳＩの外部から入力するテスト
信号入力手段を設けた構成を備えている。

【００１３】このような構成により、前記入力手段によ
り、外部からテスト信号を前記ＬＳＩに入力することに
より、前記ＬＳＩは検査可能モードになる。

【００１４】請求項４の発明は、前記コントローラは検
査処理結果を表示する構成を備えている。

【００１５】このような構成により、検査者は検査結果
を見て、ＬＳＩの端子にショート／オープンがあるかど
うかを知る。

【００１６】請求項５の発明は、前記コントローラは、
前記データと前記クロックを発生し、且つ前記ＬＳＩと
外部の配線を接続するための端子のショート／オープン
検査処理を行うパーソナルコンピュータを有する構成を
備えている。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明のＬＳＩのショート
／オープン検査装置の第１の実施の形態を示したブロッ
ク図である。１はＬＳＩ６０の基板検査回路を動作させ
るため、データとシフトクロックを供給するコントロー
ラで、パーソナルコンピュータ１１、Ａ／Ｄ変換器１２
及びパラレルシリアル変換器１３から成っている。２は
ＬＳＩ６０の本来の機能動作を行うランダムロジック回
路、３ａ，３ｂは双方向バッファで、アナログスイッチ
３１ａ、３１ｂ、３ステート出力バッファ３２ａ、３２
ｂ、通常のバッファ３３ａ、３３ｂ及び基板上の配線と
接続するための端子Ａ、端子Ｂを有している。４は基板
検査機能用の制御回路で、スイッチ回路６２，６４及び
アナログスイッチ３１ａ、３１ｂへ供給する検査用デー
タ信号を作成するシフトレジスタ４１、このシフトレジ
スタ４１の出力信号をデコードするデコーダ４２を有し
ている。

【００１８】６２、６４は双方向バッファ３ａ、３ｂの
３ステート出力バッファ３２ａ、３２ｂに対してテスト
モード時ハイレベル又はローレベルのテスト信号を出力
するスイッチ回路、６１、６３は３ステート出力バッフ
ァ３２ａ、３２ｂのオン、オフを行うテスト信号の供給
を可能とするスイッチ回路、５はショート及び未半田な
どによる端子のオプーンを検出するために端子Ａ若しく
は端子Ｂから入力されたアナログ信号をＬＳＩ６０の外
部に出力するチェック端子、７１はコントローラ１から
のデータを入力するためのデータ端子、７２はコントロ
ーラ１から制御回路４へシフトクロックを入力するため
のクロック端子、７３はＬＳＩ６０を基板検査モードに
するための信号を外部から入力するテスト端子で、ハイ
レベルの信号の入力で基板検査モードになる。７４はデ
ータ端子７１から入力したデータをモニターすることに
より、制御回路４が正常に動作していることを確認する
ための出力端子である。ここで、ＬＳＩ６０のショート
／オープン検査装置は図１でランダムロジック回路２を
除いた残りの部分であり、ＬＳＩ６０に実装されてい
る。

【００１９】尚、スイッチ回路６１と３ステート出力バ
ッファ３２ａ、スイッチ回路６３と３ステート出力バッ
ファ３２ｂはそれぞれモード切替手段を構成し、アナロ
グスイッチ３１ａと３１ｂはスイッチ手段を構成し、シ
フトレジスタ４１は信号供給手段を構成している。テス
ト端子７３はテスト信号入力手段を構成している。又、
パーソナルコンピュータ１１は表示用のディスプレイを
備えているものとする。

【００２０】次に本実施の形態の動作について説明す
る。まず、１個のＬＳＩ６０の隣接する端子Ａ、端子Ｂ
のショートを検出する検査動作について図２を参照して
説明する。ＬＳＩ６０のテスト端子７３にハイレベルの
信号を入力してＬＳＩ６０をテストモードに設定するこ
とにより、シフトレジスタ４１を動作可能状態にすると
共に、スイッチ回路６１〜６４を端子ｂ側に切り替え
る。その後、コントローラ１から以下の制御を行い、端
子Ａ、端子Ｂについてのショートの有無を判定する。

【００２１】検査者はコントローラ１のパーソナルコン
ピュータ１１を１個のＬＳＩ６０の端子Ａと端子Ｂ間の
ショートの有無を検査するモードに設定する。パーソナ
ルコンピュータ１１は設定された前記モードに対応する
データとシフトレジスタ４１を動作させるシフトクロッ
クをパラレルシリアル変換器１３に出力する。これによ
り、パラレルシリアル変換器１３からはシリアル化され
た前記データとシフトクロックがＬＳＩ６０のデータ端
子７１とクロック端子７２に出力される。

【００２２】まず、シフトレジスタ４１は、第１ステッ
プにて、ＬＳＩ６０のスイッチ回路６１のＯＥＡにハイ
レベルの信号を供給して、３ステート出力バッファ３２
ａをオンとすることにより、スイッチ回路６２と端子Ａ
を接続して端子Ａを出力モードに設定すると共に、スイ
ッチ回路６２のＤＡＴＡ−Ａにハイレベルの信号を供給
して、３ステート出力バッファ３２ａから前記ハイレベ
ルの信号を端子Ａに出力する。また、これと同時に、Ｌ
ＳＩ６０のスイッチ回路６３のＯＥＢにローレベルの信
号を供給して、３ステート出力バッファ３２ｂをオフと
してスイッチ回路６４と端子Ｂを切断して、端子Ｂを入
力モードとする。更に、この時、アナログスイッチ３１
ｂにハイレベルのＳＷ０を供給して、このアナログスイ
ッチ３１ｂをオンとして、端子Ｂの入力信号をチェック
端子５に出力する。

【００２３】その後、コントローラ１のＡ／Ｄ変換器１
２はチェック端子５から出力される信号をＡ／Ｄ変換器
１２でデジタル信号に変換してパーソナルコンピュータ
１１に入力する。パーソナルコンピュータ１１はＬＳＩ
６０のシフトレジスタ４１からスイッチ回路６２に出力
したＤＡＴＡ−Ａ（ハイレベルの信号）、即ち、ＬＳＩ
６０の端子Ａに出力した信号と、チェック端子５から入
力された信号とを比較し、両者がハイレベルで一致する
かどうかを判定し、その判定結果を記憶する。

【００２４】次にシフトレジスタ４１は、第２ステップ
にて、スイッチ回路６２のＯＥＢにローレベルの信号を
供給して、３ステート出力バッファ３２ａからローレベ
ルの信号を端子Ａに出力する。その後、コントローラ１
のパーソナルコンピュータ１１はチェック端子５から出
力される信号をＡ／Ｄ変換器１２でデジタル信号に変換
して入力する。パーソナルコンピュータ１１はスイッチ
回路６２に出力したＤＡＴＡ−Ａ（ローレベル）、即
ち、端子Ａに出力した信号と、チェック端子５から入力
された信号を比較し、両者がローレベルで一致するかど
うかを判定する。

【００２５】パーソナルコンピュータ１１は第１ステッ
プと第２ステップの両方で端子Ａに出力した信号と、チ
ェック端子５から戻って来た信号とが一致した場合に限
り、端子Ａと端子Ｂはショートしていると判定し、判定
結果を画面に表示する。

【００２６】次に、２個のＬＳＩ６０１、６０２の隣接
する端子Ａと端子Ｂ間のショートを検出する検査動作に
ついて図３を参照して説明する。但し、ＬＳＩ６０１と
６０２はＬＳＩ６０と同一のものである。ＬＳＩ６０１
及びＬＳＩ６０２に対し、それぞれのテスト端子７３に
ハイレベルの信号を入力して各ＬＳＩ６０１、６０２を
テストモードに設定して両ＬＳＩ６０１、６０２のシフ
トレジスタ４１を動作可能状態にすると共に、スイッチ
回路６１〜６４を端子ｂ側に切り替える。その後、コン
トローラ１から以下の制御を行って、前記端子Ａ、端子
Ｂ間のショートの有無を判定する。

【００２７】検査者はコントローラ１のパーソナルコン
ピュータ１１を端子Ａ同士、端子Ｂ同士が接続された２
個のＬＳＩ６０１とＬＳＩ６０２のこれら端子Ａと端子
Ｂ間のショートの有無を検査するモードとする。パーソ
ナルコンピュータ１１は設定された前記モードに対応す
るデータと各ＬＳＩ６０１、６０２のシフトレジスタ４
１を動作させるシフトクロックをパラレルシリアル変換
器１３１、１３２に出力する。

【００２８】これにより、パラレルシリアル変換器１３
１からはシリアル化された前記データとクロックがＬＳ
Ｉ６０１のデータ端子７１とクロック端子７２に出力さ
れ、同時に。パラレルシリアル変換器１３２からはシリ
アル化された前記データとシリアル化されたクロックが
ＬＳＩ６０２のデータ端子７１とクロック端子７２に出
力される。

【００２９】ＬＳＩ６０２のシフトレジスタ４１は、Ｌ
ＳＩ６０２のスイッチ回路６１のＯＥＡにハイレベルの
信号を供給すると共に、スイッチ回路６３のＯＥＢにハ
イレベルの信号を供給して、３ステート出力バッファ３
２ａと３ステート出力バッファ３２ｂをオンとして、端
子Ａ２及び端子Ｂ２を出力モードに設定する。

【００３０】次にＬＳＩ６０２のシフトレジスタ４１
は、ＬＳＩ６０２のスイッチ回路６２のＤＡＴＡ−Ａに
ハイレベルの信号を、スイッチ回路６４のＤＡＴＡ−Ｂ
にローレベルの信号をそれぞれ供給する。この時、３ス
テート出力バッファ３２ａと３ステート出力バッファ３
２ｂをオンしているため、端子Ａ２にハイレベルの信号
が、端子Ｂ２にローレベルの信号が出力される。

【００３１】次にＬＳＩ６０１のシフトレジスタ４１
は、ＬＳＩ６０１のスイッチ回路６１のＯＥＡと、スイ
ッチ回路６３のＯＥＢにローレベルの信号を供給して３
ステート出力バッファ３２ａと３ステート出力バッファ
３２ｂをオフにすることにより、端子Ａ１および端子Ｂ
１を入力モードに設定する。これと同時に同シフトレジ
スタ４１は、ＬＳＩ６０１のアナログスイッチ３１ａの
ＳＷＯにハイレベルの信号を供給してこのスイッチ３１
ａをオンとし、アナログスイッチ３１ｂのＳＷ１にロー
レベルの信号を供給して、このスイッチ３１ｂをオフに
設定する。これにより、ＬＳＩ６０１の端子Ａ１の信号
はアナログスイッチ３１ａを通ってチェック端子５に出
力される。

【００３２】コントローラ１のパーソナルコンピュータ
１１はチェック端子５の出力信号をＡ／Ｄ変換器１２１
でデジタル信号に変換して入力することにより、ＬＳＩ
６０１の端子Ａの電圧を測定し、その測定結果を記憶す
る。

【００３３】次に、ＬＳＩ６０１のシフトレジスタ４１
は、ＬＳＩ６０１のアナログスイッチ３１ａのＳＷ０に
ローレベルの信号を供給してこのアナログスイッチ３１
ａをオフにし、アナログスイッチ３１ｂのＳＷ１にハイ
レベルの信号を供給してアナログスイッチ３１ｂをオン
に設定する。これにより、ＬＳＩ６０１の端子Ｂ１の信
号はアナログスイッチ３１ｂを通ってチェック端子５に
出力される。

【００３４】コントローラ１のパーソナルコンピュータ
１１はチェック端子５の出力信号をＡ／Ｄ変換器１２１
でデジタル信号に変換して入力することにより、ＬＳＩ
６０１の端子Ｂの電圧を測定し、その測定結果を記憶す
る。次に、パーソナルコンピュータ１１はＬＳＩ６０１
の端子Ａと端子Ｂの測定電圧を比較し、端子Ａの信号が
ハイレベルで、端子Ｂの信号がローレベルの信号であれ
ばショート無しと判定し、端子Ａと端子Ｂの入力信号の
レベルが同レベルであればショート有りと判定する。

【００３５】次に、２個のＬＳＩの隣接する端子Ａ、端
子Ｂのオープンを検出する検査動作について図４を参照
して説明する。検査者はコントローラ１のパーソナルコ
ンピュータ１１を端子Ａ同士、端子Ｂ同士が接続された
２個のＬＳＩ６０１とＬＳＩ６０２のこれら端子Ａ又は
端子Ｂの基板上の配線に対するオープンの有無を検査す
るモードとする。パーソナルコンピュータ１１は設定さ
れた前記モードに対応するデータと各ＬＳＩ６０１及び
ＬＳＩ６０２のシフトレジスタ４１を動作させるシフト
クロックをパラレルシリアル変換器１３１、１３２に出
力する。これにより、パラレルシリアル変換器１３１か
らはシリアル化された前記データとシフトクロックがＬ
ＳＩ６０１のデータ端子７１とクロック端子７２に出力
され、同時にパラレルシリアル変換器１３２からはシリ
アル化された前記データとシリアル化されたシフトクロ
ックがＬＳＩ６０２のデータ端子７１とクロック端子７
２に出力される。

【００３６】ＬＳＩ６０２のシフトレジスタ４１はＬＳ
Ｉ６０２のスイッチ回路６１のＯＥＡにハイレベルの信
号を供給して３ステート出力バッファ３２ａをオンとし
てスイッチ回路６２と端子Ａ２を接続することにより、
端子Ａ２を出力モードにする。ＬＳＩ６０２のシフトレ
ジスタ４１はスイッチ回路６２のＤＡＴＡ−Ａをハイレ
ベルの信号として、この信号を３ステート出力バッファ
３２ａを通して端子Ａ２に出力する。

【００３７】次にＬＳＩ６０１のスイッチ回路６１のＯ
ＥＡにローレベルの信号を供給して、３ステート出力バ
ッファ３２ａをオフとすることにより、端子Ａ１を入力
モードにする。ＬＳＩ６０１のシフトレジスタ４１はア
ナログスイッチ３１ａのＳＷＯにハイレベルの信号を供
給してこのアナログスイッチ３１ａをオンにして、端子
Ａ１に入力された信号をアナログスイッチ３１ａを通し
てチェック端子５に出力する。

【００３８】次にコントローラ１のパーソナルコンピュ
ータ１１はチェック端子５の出力信号をＡ／Ｄ変換器１
２１でデジタル信号に変換して入力することにより、前
記端子Ａ１の入力信号を測定して、その測定レベルを記
憶する。

【００３９】次にＬＳＩ６０２のシフトレジスタ４１は
スイッチ回路６２のＤＡＴＡ−Ａにローレベルの信号を
供給し、これを３ステート出力バッファ３２ａを通して
端子Ａ２に出力する。その後、パーソナルコンピュータ
１１はＬＳＩ６０１のチェック端子５の出力信号をＡ／
Ｄ変換器１２１でデジタル信号に変換して入力すること
により、端子Ａ１の入力レベルを測定する。パーソナル
コンピュータ１１はＬＳＩ６０２のスイッチ回路６２の
ＤＡＴＡ−Ａをハイレベルの信号にした時の前記端子Ａ
１の測定信号がハイレベルで、同スイッチ回路６２のＤ
ＡＴＡ−Ａをローレベルの信号とした時の前記端子Ａ１
の測定結果がローレベルであれば、Ａ１端子とＡ２端子
間及びその周辺にオープン状態がないと判定するが、上
記以外の測定結果が得られた場合はオープンありと判定
する。

【００４０】パーソナルコンピュータ１１は端子Ｂ１と
端子Ｂ２間及びその周辺でのオープンの有無の判定も上
記と同様の動作によって判定する。

【００４１】本実施の形態によれば、ＬＳＩ６０（ＬＳ
Ｉ６０１又はＬＳＩ６０２に同じ）の端子Ａ、端子Ｂの
ショート／オープンを検査するための基板検査回路を同
ＬＳＩ６０内に内蔵すると共に、基板検査回路を動作さ
せ且つ検査信号用のデータを供給して端子Ａ、端子Ｂの
ショート／オープン検査を行うコントローラ１を外部に
設けることにより、ＬＳＩ６０が高密度実装された多端
子のＬＳＩであっても、ベットネイルを接触させるラン
ドの数を少なくすることができる。このため、高密度実
装された多端子ＬＳＩに対しても、検査精度の高いファ
ンクションチェックを全ての端子に対して容易に行うこ
とができる。このため、精度の悪い目視検査や画像処理
に依る検査を組み合わせて行う必要がなく、検査工程を
簡素化でき、迅速且つ適格な検査を行うことができる。
又、上記検査用の制御回路４をＬＳＩ６０に搭載してい
るため、ＬＳＩが多端子で高密度実装されたものであっ
ても、パーソナルコンピュータ１１の検査用プログラム
は簡単なもので済ますことができるというメリットがあ
る。

【００４２】なお、上記した実施の形態ではアナログス
イッチ３１ａ、３１ｂ付の双方向バッファ３ａ、３ｂを
用いたが、これらバッファを通常モードでの出力端子と
してのみ使用するのであれば、図５に示すように出力バ
ッファ３２ｃ及びアナログスイッチ３１ａより成る一方
向性バッファ３ａを搭載してもよく、上記実施の形態と
同様な効果を得ることができる。

【００４３】又、上記実施の形態ではＬＳＩ６０につい
ている２個の隣接する端子Ａ、Ｂの検査動作について説
明したが、これら端子は複数個あっても同様の構成にて
検査を行うことができ、同様の効果がある。

【００４４】

【発明の効果】以上記述した如く本発明によれば、ＬＳ
Ｉの全端子に対して端子の多少に拘りなくファンクショ
ンチェック検査を可能とすることにより、検査行程の簡
素化及び検査精度を向上させることができる。

【図面の簡単な説明】

【図１】本発明のＬＳＩ端子のショート／オープン検査
装置を搭載したＬＳＩの一実施の形態を示したブロック
図。

【図２】図１に示したＬＳＩの隣接する端子のショート
の有無を検査する方法を説明するためのブロック図。

【図３】図１に示した２個のＬＳＩの端子のショートの
有無を検査する方法を説明するためのブロック図。

【図４】図１に示したＬＳＩ端子と基板のランドとのオ
ープンの有無を検査する方法を説明するためのブロック
図。

【図５】本発明のＬＳＩ端子のショート／オープン検査
装置を搭載した他のＬＳＩの構成例を示したブロック
図。

【符号の説明】

１ コントローラ ２ ランダムロジック回路 ３ａ、３ｂ 双方向バッファ ４ 制御回路 ５ チェック端子 １１ パーソナルコンピュータ １２、１２１、１２２ Ａ／Ｄ変換器 １３、１３１、１３２ パラレル／シリアル変換器 ３１ａ、３１ｂ アナログスイッチ ３２ａ、３２ｂ ３ステート出力バッファ ３３ａ、３３ｂ バッファ ４１ シフトレジスタ ４２ デコーダ ６０、６０１、６０２ ＬＳＩ ６１、６２、６３、６４ スイッチ回路 ７１ データ端子 ７２ クロック端子 ７３ テスト端子 ７４ 出力端子 Ａ、Ａ１、Ａ２、Ｂ、Ｂ１、Ｂ２ 端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 椎名 勇人 東京都日野市旭が丘３丁目１番地の21 東 芝コミュニケーションテクノロジ株式会社 内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ＬＳＩと外部の配線を接続するための複
   数の端子の任意の端子を入力モードにするか出力モード
   にするかを切り換えるモード切替手段と、 このモード切替手段により入力モードに切り替わってい
   る端子に印加されている信号を出力する出力手段と、 前記入力モードに切り替わっている端子と前記出力手段
   の電気的接離を行うスイッチ手段と、 前記モード切替手段やスイッチ手段の切替制御信号を発
   生して供給すると共に前記モード切替手段により出力モ
   ードに切り替わっている端子にハイレベル又はローレベ
   ルの信号を発生して供給する信号供給手段とを前記ＬＳ
   Ｉに具備し、 前記信号発生手段に前記信号を発生させるためのデータ
   とこの信号発生手段を動作させるためのクロックを供給
   すると共に、前記モード切替手段により入力モードに切
   り替わっている端子に入力されている信号を前記スイッ
   チ手段及び前記出力手段を通して入力し、入力した信号
   に基づいて端子のショート／オープン検査処理を行うコ
   ントローラとを、 前記ＬＳＩの外部に具備したことを特徴とするＬＳＩ端
   子のショート／オープン検査装置。
2. 【請求項２】 ＬＳＩと外部の配線を接続するための複
   数の端子の任意の端子を入力モードにするか出力モード
   にするかを切り換えるモード切替手段と、 前記ＬＳＩに設けられている複数の端子の少なくとも一
   部を構成する出力モードに固定された端子と、 このモード切替手段により入力モードに切り替わってい
   る端子に印加されている信号を出力する出力手段と、 前記モード切替手段によって入力モードに切り替わって
   いる端子と前記出力手段の電気的接離を行うスイッチ手
   段と、 前記モード切替手段やスイッチ手段の動作を制御する切
   替制御信号を発生して供給すると共に前記モード切替手
   段により出力モードに切り替わっている端子又は前記出
   力モードに固定された端子にハイレベル又はローレベル
   の信号を発生して供給する信号供給手段とを前記ＬＳＩ
   に具備し、 前記信号発生手段に前記信号を発生させるためのデータ
   とこの信号発生手段を動作させるためのクロックを供給
   すると共に、前記モード切替手段により入力モードに切
   り替わっている端子に入力されている信号を前記スイッ
   チ手段及び前記出力手段を通して入力し、入力した信号
   に基づいて前記端子のショート／オープン検査処理を行
   うコントローラとを、 前記ＬＳＩの外部に具備したことを特徴とするＬＳＩ端
   子のショート／オープン検査装置。
3. 【請求項３】 前記モード切替手段や前記スイッチ手段
   及び前記信号発生手段を動作モードとするテスト信号を
   前記ＬＳＩの外部から入力するテスト信号入力手段を設
   けたことを特徴とする請求項１又は２記載のＬＳＩ端子
   のショート／オープン検査装置。
4. 【請求項４】 前記コントローラは検査処理結果を表示
   することを特徴とする請求項１乃至３いずれか１記載の
   ショート／オープン検査装置。
5. 【請求項５】 前記コントローラは、前記データと前記
   クロックを発生し、且つ前記ＬＳＩと外部の配線を接続
   するための端子のショート／オープン検査処理を行うパ
   ーソナルコンピュータを有することを特徴とする請求項
   １乃至４いずれか１記載のＬＳＩ端子のショート／オー
   プン検査装置。