JPH1093009A - 半導体チップモジュール、マルチチップモジュールおよび電子機器 - Google Patents

半導体チップモジュール、マルチチップモジュールおよび電子機器

Info

Publication number
JPH1093009A
JPH1093009A JP24506196A JP24506196A JPH1093009A JP H1093009 A JPH1093009 A JP H1093009A JP 24506196 A JP24506196 A JP 24506196A JP 24506196 A JP24506196 A JP 24506196A JP H1093009 A JPH1093009 A JP H1093009A
Authority
JP
Japan
Prior art keywords
substrate
chip mounting
electrodes
predetermined
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24506196A
Other languages
English (en)
Inventor
Yutaka Ikeda
豊 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP24506196A priority Critical patent/JPH1093009A/ja
Publication of JPH1093009A publication Critical patent/JPH1093009A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/522—Multilayered bond wires, e.g. having a coating concentric around a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Dram (AREA)

Abstract

(57)【要約】 【課題】少ない信号層数で処理が高速な半導体チップモ
ジュールを提供する。 【解決手段】表面層配線パターン７、内層配線パターン
８がそれぞれ形成され、表面の所定面部に複数のチップ
実装部を有し、チップ実装部の周部に表面層配線パター
ン７、内層配線パターン８に接続された複数のパッド２
を設けてなるＭＣＭ基板１と、ＭＣＭ基板１上のチップ
実装部にそれぞれ実装され、表面に複数のパッド４ａ，
４ｂを備えた複数のベアチップＬＳＩ３ａ，３ｂと、Ｍ
ＣＭ基板１上で隣合うチップ実装部にそれぞれ接続され
たベアチップＬＳＩ３ａ，３ｂ相互間において隣接する
パッド４ａ，４ｂ同士をそれぞれ接続する複数のボンデ
ィングワイヤ６と、予め定められたＭＣＭ基板１上の複
数のパッド２とベアチップＬＳＩ３ａ，３ｂ上の複数の
パッド４ａ，４ｂとをそれぞれ接続する複数のボンディ
ングワイヤ５とを具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プ（ベアチップＬＳＩ）からなる半導体チップモジュー
ル（マルチチップモジュール）およびこれを適用した電
子機器に関する。
【０００２】
【従来の技術】近年、半導体チップモジュールの実装密
度の向上および複数の半導体チップ間の伝搬遅延の軽減
による処理速度の向上等を目的として、ウエハから切り
出した複数のベアチップを一つの基板に直接実装したマ
ルチチップモジュール（以下、ＭＣＭと称する）が用い
られるようになってきている。
【０００３】図８は、このようなＭＣＭの例を示してい
る。この場合、ＭＣＭ基板１０１には二つのベアチップ
ＬＳＩ１０３ａ，１０３ｂが搭載され、ベアチップＬＳ
Ｉ１０３ａ，１０３ｂにおけるベアチップＬＳＩパッド
１０４ａ，１０４ｂとＭＣＭ基板１０１上の複数のＭＣ
Ｍ基板パッド１０２とが複数のボンディングワイヤ１０
５によってそれぞれ接続されている。
【０００４】ここで、ＭＣＭ基板１０１には表面層配線
パターン１０６および内層配線パターン１０７が設けら
れており、これらの配線パターン１０６，１０７によ
り、対応する複数のＭＣＭ基板パッド１０２が相互に接
続されている。この結果、対応するベアチップＬＳＩパ
ッド１０４ａと１０４ｂとは、ボンディングワイヤ１０
５および配線パターン１０６，１０７を介して接続され
る。
【０００５】また、このようなＭＣＭはベアチップＬＳ
Ｉ１０３ａ，１０３ｂおよびボンディングワイヤ１０５
を樹脂によってモールドした後、ＢＧＡ（ボールグリッ
ドアレイ）やクリップリードによって電子機器のシステ
ム基板などに実装して使用されることが一般的である。
【０００６】
【発明が解決しようとする課題】上述したように、従来
のＭＣＭではベアチップＬＳＩ１０３ａ，１０３ｂ間の
接続は、基板１０１の配線パターン１０６，１０７を介
して行われていたため、ボンディングワイヤ１０５によ
りベアチップＬＳＩパッド１０４ａ，１０４ｂとＭＣＭ
基板パッド１０２とを接続しなければならないという問
題があった。
【０００７】また、ベアチップＬＳＩ１０３ａ，１０３
ｂのピン数（パッド数）が大きくなると、ＭＣＭ基板１
０１に設けるべき配線パターン１０６，１０７の数が増
え、これに伴い配線パターン１０６，１０７を設けるた
めの信号層数が増大してコスト高になってしまう。さら
に、ベアチップＬＳＩ１０３ａ，１０３ｂ間の信号の伝
搬時間が増大するため、ＭＣＭ全体の処理速度が影響を
受けてしまうという問題もある。本発明は、少ない信号
層数で高速処理が可能な半導体チップモジュール、マル
チチップモジュールおよび電子機器を提供することを目
的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
本発明に係る半導体チップモジュールは、表面および内
層にそれぞれ所定の配線パターンが形成され、表面の所
定面部に複数のチップ実装部を有し、そのチップ実装部
の周部に配線パターンに接続された複数の電極を設けて
なる基板と、この基板上の複数のチップ実装部にそれぞ
れ実装され、表面に複数の電極をそれぞれ備えた複数の
半導体チップと、これら複数の半導体チップ相互間にお
いて予め定められた複数の電極をそれぞれ接続する複数
の第１の接続手段と、予め定められた基板上の複数の電
極と半導体チップ上の複数の電極とをそれぞれ接続する
複数の第２の接続手段とを備えている。
【０００９】本発明では、第１の接続手段により半導体
チップ相互間を直接接続するので、その分だけ基板に設
けるべき配線パターンが少なくなる。従って、基板の信
号層数が減少するので製造コストを下げることができ
る。この際、第１の接続手段の接続経路が基板表面の配
線パターンにおける配線経路と立体的に交差するように
すれば、従来は内層する必要があった配線パターンを基
板表面に設けることができるので、さらに信号層数を減
らすことができる。
【００１０】また、第１の接続手段で接続された半導体
チップ相互間は信号の伝搬時間が減少するので処理が高
速化する。この場合、基板上で隣合うチップ実装部にそ
れぞれ実装された半導体チップ相互間において隣接する
電極同士をそれぞれ接続するようにすれば、この間の接
続経路が最短になりさらに伝搬時間が少なくなる。
【００１１】ここで、第１および第２の接続手段が導体
本体およびこの導体本体を覆う絶縁被覆部から構成され
るようにすれば、これら第１および第２の接続手段が接
触した場合でもショートすることがなくなるので、半導
体チップ相互間で接続する必要のある全ての電極を第２
の接続手段で接続することができるようになる。従っ
て、基板に設けるべき配線パターンおよび信号層数をさ
らに減らすことができるので、製造コストがさらに低下
する。
【００１２】なお、本発明の他の態様では半導体チップ
モジュールを構成要素の一つとして電子機器を生成す
る。本発明のさらに別の態様に係るマルチチップモジュ
ールは、表面および内層に所定の配線パターンがそれぞ
れ形成され、表面の所定面部に複数のチップ実装部を有
し、そのチップ実装部の周部に配線パターンに接続され
た複数のパッドを設けてなる基板と、この基板上の複数
のチップ実装部にそれぞれ実装され、表面に複数のパッ
ドをそれぞれ備えた複数のベアチップＬＳＩと、基板上
で隣合うチップ実装部にそれぞれ接続された前記ベアチ
ップＬＳＩ相互間において隣接する電極同士をそれぞれ
接続する複数の第１のボンディングワイヤと、予め定め
られた基板上の複数のパッドと半導体チップ上の複数の
パッドとをそれぞれ接続する複数の第２のボンディング
ワイヤとを具備する。なお、第１および第２のボンディ
ングワイヤを、ワイヤ本体およびワイヤ本体を覆う絶縁
皮膜によって形成するようにした場合には、ベアチップ
ＬＳＩ相互間において隣接据える電極同士だけでなく、
任意の電極同士を接続することができる。
【００１３】
【発明の実施の形態】
（第１の実施形態）図１は、本発明の第１の実施形態に
係るＭＣＭの概略構成を示す図である。このＭＣＭは、
ＭＣＭ基板１に二つのベアチップＬＳＩ３ａ，３ｂを実
装したものである。
【００１４】ＭＣＭ基板１は、ガラス・エポキシ樹脂や
セラミックなどの絶縁性基板の表面層および内層に銅箔
等を用いたエッチング処理によって所定の回路設計に基
づく表面層配線パターン７および１層もしくはそれ以上
の内層配線パターン８を形成し、さらに予め定められた
ベアチップＬＳＩ３ａ，３ｂの実装部分の周囲に表面層
配線パターン７もしくは内層配線パターン８に接続され
る複数のＭＣＭ基板パッド２を設けたものである。な
お、これら表面層配線パターン７および内層配線パター
ン８は、回路設計に従い図示されていないスルーホール
により接続されているものとする。
【００１５】ここで、表面層配線パターン７および内層
配線パターン８における各配線経路は、ベアチップＬＳ
Ｉパッド４ａ，４ｂ相互間を接続するボンディングワイ
ヤ６と立体的に交差するように設けられることが望まし
い。
【００１６】ベアチップＬＳＩ３ａ，３ｂは、ウエハか
ら切り出したばかりでパッケージに封入されていない状
態のマイクロプロセッサ、メモリなどの機能を有するチ
ップであり、エポキシ樹脂もしくは銀ペースト等の処理
により直接ＭＣＭ基板１上に実装されている。
【００１７】ベアチップＬＳＩ３ａ，３ｂには、アルミ
ニウム蒸着等によって形成された電極としてのベアチッ
プＬＳＩパッド４ａ、４ｂがそれぞれ複数個設けられて
いる。これらベアチップＬＳＩパッド４ａ，４ｂの数
は、ベアチップＬＳＩ３ａ，３ｂの機能に応じて決ま
り、例えばマイクロプロセッサの場合は３００〜５００
個程度である。また、各ベアチップＬＳＩパッド４ａ，
４ｂの大きさは１００μｍ角程度であることが望まし
い。
【００１８】ここで、ＭＣＭ基板１上でベアチップＬＳ
Ｉ３ａ，３ｂ相互間で隣接するベアチップＬＳＩパッド
４ａおよびベアチップＬＳＩパッド４ｂ、すなわちベア
チップＬＳＩ３ａの右周辺のベアチップＬＳＩパッド４
ａおよびベアチップＬＳＩ３ｂの左周辺のベアチップＬ
ＳＩパッド４ｂは、互いに接続したときにベアチップＬ
ＳＩ３ａ，３ｂ相互間で使用する頻度の高い信号線、例
えばアドレスバス、データバスなどを形成することが望
ましい。
【００１９】一方、隣接しないベアチップＬＳＩパッド
４ａおよびベアチップＬＳＩパッド４ｂ、すなわち図１
でベアチップＬＳＩ３ａの上周辺、下周辺および左周辺
のベアチップＬＳＩパッド４ａおよびベアチップＬＳＩ
３ｂの上周辺、下周辺および右周辺のベアチップＬＳＩ
パッド４ｂは、接続すべきＭＣＭ基板１上の複数のＭＣ
Ｍ基板パッド２と相対応するよう配置される。
【００２０】本実施形態では、隣接するベアチップＬＳ
Ｉパッド４ａとベアチップＬＳＩパッド４ｂとはボンデ
ィングワイヤ６により直接接続される。一方、それ以外
のベアチップＬＳＩパッド４ａとベアチップＬＳＩパッ
ド４ｂとは、それぞれ対応するＭＣＭ基板パッド２との
間をボンディングワイヤ５で接続されることにより、表
面層配線パターン７もしくは内層配線パターン８を介し
て接続される。
【００２１】ここで、ボンディングワイヤ５，６は直径
３０μｍ程度の金ワイヤもしくはアルミニウムワイヤと
し、熱圧着ボンディング法および超音波ボンディング法
などの各種ボンディング方法によって接続されるものと
する。
【００２２】また、後述の樹脂によるモールドによって
ボンディングワイヤ６同士が接触してショートすること
のないように、ベアチップＬＳＩ３ａ，３ｂにおけるベ
アチップＬＳＩ４ａ，４ｂの配置等に基づいて各ボンデ
ィングワイヤ６の長さを予め設定しておく必要がある。
【００２３】上述したようにボンディングを行った後、
ＭＣＭ基板１上のベアチップＬＳＩ３ａ，３ｂおよびボ
ンディングワイヤ５，６をエポキシなどの樹脂を用いて
モールドする。この場合、ボンディングワイヤ６が樹脂
により押しつぶされたり、立体的に交差している表面層
配線パターン７に接触するなどしてショートが起こらな
いようにする。
【００２４】図２は、上述したようにモールドを行った
場合のＭＣＭの断面を示す図である。このように樹脂２
１によるモールドを行うことにより、ベアチップＬＳＩ
３ａ，３ｂおよびボンディングワイヤ５，６が温度、湿
度の変化や外部からの衝撃から保護されると共に互いに
絶縁される。なお、図２には内層配線パターン８を設け
る絶縁層２２が示されている。
【００２５】このように本実施形態のＭＣＭでは、ＭＣ
Ｍ基板１上で隣接するベアチップＬＳＩパッド４ａとベ
アチップＬＳＩパッド４ｂとを表面層配線パターン７お
よび内層配線パターン８のいずれも介することなくボン
ディングワイヤ６のみによって直接接続する。
【００２６】従って、隣接するベアチップＬＳＩパッド
４ａとベアチップＬＳＩパッド４ｂとの組の数だけＭＣ
Ｍ基板１上に設けるべき配線数が少なくなる。また、ボ
ンディングワイヤ６と表面層配線パターン７における配
線とは立体的に交差させることができるので、従来は内
層配線パターン８にする必要があった配線についても表
面層配線パターン７としてＭＣＭ基板１上に設けること
が可能となる。以上により、ＭＣＭ基板１全体の信号層
数が低減され、製造コストを下げることができる。
【００２７】さらに、隣接するベアチップＬＳＩパッド
４ａとベアチップＬＳＩ４ｂとはボンディングワイヤ６
のみで結ばれるので、この間の信号の伝搬時間が短くな
って高速処理が可能になる。上述したようにＭＣＭにお
いて使用頻度の高い信号線がボンディングワイヤ６によ
って形成されるようにすれば、ＭＣＭを効率的に動作さ
せることができる。
【００２８】次に、ＭＣＭ基板１に３つのベアチップＬ
ＳＩを実装した場合について説明する。図３は、このよ
うなＭＣＭの概略構成を示す図である。なお、図３にお
いて表面層配線パターンおよび内層配線パターンは省略
している。
【００２９】この場合、ＭＣＭ基板上で隣合うように実
装されたベアチップＬＳＩ相互間、すなわちベアチップ
ＬＳＩ３ａ，３ｂ相互間およびベアチップＬＳＩ３ｂ，
３ｃ相互間でそれぞれ隣接するベアチップＬＳＩパッド
４ａ，４ｂおよび４ｂ，４ｃをそれぞれボンディングワ
イヤ６で直接接続する。
【００３０】以下同様に、ベアチップＬＳＩが３つより
多い場合でもＭＣＭ基板上で隣合うように実装されたベ
アチップＬＳＩ相互間で隣接するベアチップＬＳＩパッ
ド同士をボンディングワイヤにより直接接続する。
【００３１】（第２の実施形態）図４は、本発明の第２
の実施形態に係るＭＣＭの概略構成を示す図である。な
お、本実施形態においては図１と相対応する部分に同一
符号を付して、第１の実施形態との相違点を中心に述べ
る。
【００３２】本実施形態は、第１の実施形態におけるボ
ンディングワイヤ５，６の代わりに表面が絶縁皮膜で覆
われたボンディングワイヤ９，１０によって接続を行っ
たものである。
【００３３】まず、接続する必要のある任意のベアチッ
プＬＳＩパッド４ａ，４ｂ相互間がボンディングワイヤ
１０によって接続される。この結果、複数のボンディン
グワイヤ１０では互いに接触する部分（以下、交差部分
１１）が生じるが、各ボンディングワイヤ１０は絶縁皮
膜で覆われているのでこの交差部分１１でショートする
ことはない。
【００３４】一方、それ以外のベアチップＬＳＩパッド
４ａおよびベアチップＬＳＩパッド４ｂは、ボンディン
グワイヤ９により対応するＭＣＭ基板パッド２にそれぞ
れ接続される。
【００３５】図５は、これらボンディングワイヤ９，１
０の構成を示す断面図である。ボンディングワイヤ９，
１０は、金もしくはアルミニウムによるワイヤ本体３１
の表面をホルマール樹脂による絶縁皮膜３２で覆うよう
に構成されている。ここで、このボンディングワイヤ
９，１０を用いて例えば熱圧着ボンディング法により接
続を行うとすると、ボンディングワイヤ９，１０をキャ
ピラリと呼ばれるボンディングツールから供給し、電気
放電等によりボンディングワイヤ９，１０の先端に塑性
ボールを形成して、この塑性ボールを接続面に熱圧着さ
せる。この場合、塑性ボールの形成においてワイヤ本体
３１を覆っていた絶縁皮膜３２が蒸発するため、接続面
では変形した塑性ボールの材質がむき出しになる。
【００３６】図６は、このようなボンディングワイヤ９
の接続面を拡大して示した図であり、ＭＣＭ基板１のＭ
ＣＭ基板パッド２とボンディングワイヤ９とが変形した
塑性ボール３３を介して接続されており、塑性ボール３
３の表面は絶縁皮膜３２がはがれてワイヤ本体３２の材
質がむき出しになっている。なおワイヤ本体３２の直径
を３０μｍ程度とすると接続面において変形した塑性ボ
ール３３の径は５０〜７０μｍ程度になる。
【００３７】このように本実施形態においては、ボンデ
ィングワイヤ９，１０が絶縁皮膜で覆われており互いに
ショートすることがないので、第１の実施形態のように
隣接するベアチップＬＳＩパッド４ａ，４ｂ間だけでな
く必要とされる全てのベアチップＬＳＩパッド４ａ，４
ｂ間をボンディングワイヤ１０で接続することが可能と
なる。従って、ＭＣＭ基板１に設けるべき配線パターン
７，８の数、ひいては信号層数がさらに減少するため、
より低コストでＭＣＭの製造を行うことができるように
なる。
【００３８】第１の実施形態と異なり各ボンディングワ
イヤ１０の長さを予め設定しておく必要がなくなるた
め、接続を容易に行うことができるようになる。また、
各ベアチップＬＳＩパッド４ａ，４ｂ間を常に最短距離
で接続できるので、信号の伝搬時間がより短くなる。
【００３９】さらに、樹脂によるモールドを行ったとき
各ボンディングワイヤ９，１０が押しつぶされて互いに
接触したり、表面層配線パターン７に接触した場合でも
ショートすることがないので、ＭＣＭ製造時の歩留りが
向上する。
【００４０】なお、図７に示されるようにＭＣＭ基板１
に３つのベアチップＬＳＩ３ａ〜３ｃを実装した場合で
も、直接接続する必要のある全てのベアチップＬＳＩパ
ッド４ａ〜４ｃ間をボンディングワイヤ１０により接続
することができる。この場合、一つのベアチップＬＳＩ
パッド４ａ〜４ｃを異なる二つ以上のベアチップＬＳＩ
パッド４ａ〜４ｃに接続するようにしてもよい。以下、
ベアチップＬＳＩが３つより多い場合でも同様に任意の
ベアチップＬＳＩパッド間について直接接続することが
できる。
【００４１】
【発明の効果】以上説明したように本発明によれば、半
導体チップ相互間をボンディングワイヤなどにより直接
接続するので、基板に設けるべき配線パターンの数が少
なくなり、少ない信号層数で高速処理が可能な半導体チ
ップモジュールを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＭＣＭの概略構
成を示す図
【図２】同実施形態においてモールドされたＭＣＭの断
面を示す図
【図３】同実施形態における別のＭＣＭの概略構成を示
す図
【図４】本発明の第２の実施形態に係るＭＣＭの概略構
成を示す図
【図５】同実施形態におけるボンディングワイヤの断面
を示す図
【図６】同実施形態におけるボンディングワイヤの接続
面を拡大して示す断面図
【図７】同実施形態における別のＭＣＭの概略構成を示
す図
【図８】従来のＭＣＭの概略構成を示す図
【符号の説明】 １…ＭＣＭ基板 ２…ＭＣＭ基板パッド ３ａ，３ｂ，３ｃ…ベアチップＬＳＩ ４ａ，４ｂ，４ｃ…ベアチップＬＳＩパッド ５…ボンディングワイヤ ６…ボンディングワイヤ ７…表面層配線パターン ８…内層配線パターン ９…ボンディングワイヤ １０…ボンディングワイヤ １１…交差部分 ２１…樹脂 ２２…絶縁層 ３１…ワイヤ本体 ３２…絶縁皮膜 ３３…塑性ボール １０１…ＭＣＭ基板 １０２…ＭＣＭ基板パッド １０３ａ，１０３ｂ…ベアチップＬＳＩ １０４ａ，ｂ…ベアチップＬＳＩパッド １０５…ボンディングワイヤ １０６…表面層配線パターン １０７…内層配線パターン

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】表面および内層にそれぞれ所定の配線パタ
    ーンが形成され、該表面の所定面部に複数のチップ実装
    部を有し、そのチップ実装部の周部に前記配線パターン
    に接続された複数の電極を設けてなる基板と、 この基板上の複数のチップ実装部にそれぞれ実装され、
    表面に複数の電極をそれぞれ備えた複数の半導体チップ
    と、 これら複数の半導体チップ相互間において予め定められ
    た前記複数の電極をそれぞれ接続する複数の第１の接続
    手段と、 予め定められた前記基板上の複数の電極と前記半導体チ
    ップ上の複数の電極とをそれぞれ接続する複数の第２の
    接続手段とを具備したことを特徴とする半導体チップモ
    ジュール。
  2. 【請求項２】表面および内層に所定の配線パターンがそ
    れぞれ形成され、該表面の所定面部に複数のチップ実装
    部を有し、そのチップ実装部の周部に前記配線パターン
    に接続された複数の電極を設けてなる基板と、 この基板上の複数のチップ実装部にそれぞれ実装され、
    表面に複数の電極をそれぞれ備えた複数の半導体チップ
    と、 導体本体およびこの導体本体を覆う絶縁被覆からなり、
    前記複数の半導体チップ相互間において予め定められた
    前記複数の電極をそれぞれ接続する複数の第１の接続手
    段と、 導体本体およびこの導体本体を覆う絶縁被覆からなり、
    予め定められた前記基板上の複数の電極と前記半導体チ
    ップ上の複数の電極とをそれぞれ接続する複数の第２の
    接続手段とを具備したことを特徴とする半導体チップモ
    ジュール。
  3. 【請求項３】前記複数の第１の接続手段は、前記基板上
    で隣合う前記チップ実装部にそれぞれ実装された前記半
    導体チップ相互間において隣接する電極同士をそれぞれ
    接続することを特徴とする請求項１および２に記載の半
    導体チップモジュール。
  4. 【請求項４】前記複数の第１の接続手段は、前記基板の
    表面に形成された配線パターンにおける配線経路と立体
    的に交差するように接続されることを特徴とする請求項
    １および２に記載の半導体チップモジュール。
  5. 【請求項５】表面および内層に所定の配線パターンがそ
    れぞれ形成され、該表面の所定面部に複数のチップ実装
    部を有し、そのチップ実装部の周部に前記配線パターン
    に接続された複数のパッドを設けてなる基板と、 この基板上の複数のチップ実装部にそれぞれ実装され、
    表面に複数のパッドをそれぞれ備えた複数のベアチップ
    ＬＳＩと、 前記基板上で隣合う前記チップ実装部にそれぞれ実装さ
    れた前記ベアチップＬＳＩ相互間において隣接するパッ
    ド同士をそれぞれ接続する複数の第１のボンディングワ
    イヤと、 予め定められた前記基板上の複数のパッドと前記ベアチ
    ップＬＳＩ上の複数のパッドとをそれぞれ接続する複数
    の第２のボンディングワイヤとを具備したことを特徴と
    するマルチチップモジュール。
  6. 【請求項６】表面および内層に所定の配線パターンがそ
    れぞれ形成され、該表面の所定面部に複数のチップ実装
    部を有し、そのチップ実装部の周部に前記配線パターン
    に接続された複数のパッドを設けてなる基板と、 この基板上の複数のチップ実装部にそれぞれ実装され、
    表面に複数のパッドをそれぞれ備えた複数のベアチップ
    ＬＳＩと、 ワイヤ本体およびこのワイヤ本体を覆う絶縁被覆からな
    り、前記複数のベアチップＬＳＩ相互間において予め定
    められた前記複数のパッドをそれぞれ接続する複数の第
    １のボンディングワイヤと、 ワイヤ本体およびこのワイヤ本体を覆う絶縁被覆からな
    り、予め定められた前記基板上の複数のパッドと前記ベ
    アチップＬＳＩ上の複数のパッドとをそれぞれ接続する
    複数の第２のボンディングワイヤとを具備したことを特
    徴とするマルチチップモジュール。
  7. 【請求項７】表面および内層にそれぞれ所定の配線パタ
    ーンが形成され、該表面の所定面部に複数のチップ実装
    部を有し、そのチップ実装部の周部に前記配線パターン
    に接続された複数の電極を設けてなる基板と、 この基板上の複数のチップ実装部にそれぞれ実装され、
    表面に複数の電極をそれぞれ備えた複数の半導体チップ
    と、 これら複数の半導体チップ相互間において予め定められ
    た前記複数の電極をそれぞれ接続する複数の第１の接続
    手段と、 予め定められた前記基板上の複数の電極と前記半導体チ
    ップ上の複数の電極とをそれぞれ接続する複数の第２の
    接続手段とを具備した半導体チップモジュールを構成要
    素として有することを特徴とする電子機器。
  8. 【請求項８】表面および内層に所定の配線パターンがそ
    れぞれ形成され、該表面の所定面部に複数のチップ実装
    部を有し、そのチップ実装部の周部に前記配線パターン
    に接続された複数の電極を設けてなる基板と、 この基板上の複数のチップ実装部にそれぞれ実装され、
    表面に複数の電極をそれぞれ備えた複数の半導体チップ
    と、 導体本体およびこの導体本体を覆う絶縁被覆からなり、
    前記複数の半導体チップ相互間において予め定められた
    前記複数の電極をそれぞれ接続する複数の第１の接続手
    段と、 導体本体およびこの導体本体を覆う絶縁被覆からなり、
    予め定められた前記基板上の複数の電極と前記半導体チ
    ップ上の複数の電極とをそれぞれ接続する複数の第２の
    接続手段とを具備した半導体チップモジュールを構成要
    素として有することを特徴とする電子機器。
JP24506196A 1996-09-17 1996-09-17 半導体チップモジュール、マルチチップモジュールおよび電子機器 Pending JPH1093009A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24506196A JPH1093009A (ja) 1996-09-17 1996-09-17 半導体チップモジュール、マルチチップモジュールおよび電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24506196A JPH1093009A (ja) 1996-09-17 1996-09-17 半導体チップモジュール、マルチチップモジュールおよび電子機器

Publications (1)

Publication Number Publication Date
JPH1093009A true JPH1093009A (ja) 1998-04-10

Family

ID=17128014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24506196A Pending JPH1093009A (ja) 1996-09-17 1996-09-17 半導体チップモジュール、マルチチップモジュールおよび電子機器

Country Status (1)

Country Link
JP (1) JPH1093009A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007524987A (ja) * 2003-02-20 2007-08-30 フリースケール セミコンダクター インコーポレイテッド 絶縁されたワイヤのワイヤボンディング
WO2008156008A1 (ja) 2007-06-19 2008-12-24 Alps Electric Co., Ltd. 磁気検出装置及びその製造方法、ならびに前記磁気検出装置を用いた角度検出装置、位置検出装置及び磁気スイッチ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007524987A (ja) * 2003-02-20 2007-08-30 フリースケール セミコンダクター インコーポレイテッド 絶縁されたワイヤのワイヤボンディング
WO2008156008A1 (ja) 2007-06-19 2008-12-24 Alps Electric Co., Ltd. 磁気検出装置及びその製造方法、ならびに前記磁気検出装置を用いた角度検出装置、位置検出装置及び磁気スイッチ

Similar Documents

Publication Publication Date Title
JP3798620B2 (ja) 半導体装置の製造方法
US7215018B2 (en) Stacked die BGA or LGA component assembly
US7245021B2 (en) Micropede stacked die component assembly
JP2944449B2 (ja) 半導体パッケージとその製造方法
US6331939B1 (en) Stackable ball grid array package
US4949224A (en) Structure for mounting a semiconductor device
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
KR20150012285A (ko) 와이어 본드 상호연결을 이용하여 기판 없이 적층가능한 패키지
KR100255476B1 (ko) 볼 그리드 어레이 패키지
US6704609B1 (en) Multi-chip semiconductor module and manufacturing process thereof
KR100587081B1 (ko) 개선된 열방출 특성을 갖는 반도체 패키지
TW512503B (en) Integrated circuit package having partially exposed conductive layer
US6828671B2 (en) Enhanced BGA grounded heatsink
US6979907B2 (en) Integrated circuit package
JPH1093009A (ja) 半導体チップモジュール、マルチチップモジュールおよび電子機器
JPH06334113A (ja) マルチチップモジュール
US6924557B2 (en) Semiconductor package
JPH0697666A (ja) 電子装置
KR20000005426A (ko) 반도체 장치, 반도체 장치 제조 프로세스, 다이 입출력 패턴 재구성 방법 및 다이 적응성 반도체 장치어셈블리 설계 방법
JP4819398B2 (ja) 電子モジュール
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
JP2003060126A (ja) 半導体装置の製造方法
JP2792493B2 (ja) 半導体装置
JPH06314720A (ja) 半導体実装基板
JPH0927567A (ja) 半導体装置