JPH0927567A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0927567A
JPH0927567A JP7176999A JP17699995A JPH0927567A JP H0927567 A JPH0927567 A JP H0927567A JP 7176999 A JP7176999 A JP 7176999A JP 17699995 A JP17699995 A JP 17699995A JP H0927567 A JPH0927567 A JP H0927567A
Authority
JP
Japan
Prior art keywords
power supply
wiring
semiconductor element
wirings
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7176999A
Other languages
English (en)
Inventor
Hiroyuki Hozoji
裕之 宝蔵寺
Taku Kikuchi
卓 菊池
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7176999A priority Critical patent/JPH0927567A/ja
Publication of JPH0927567A publication Critical patent/JPH0927567A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体素子の電源用電極と接続される支持基
板上の配線に自由度を与えて、支持基板の共通化を図る
ことが可能な技術を提供する。 【構成】 支持基板２の表面の複数の電源用配線８およ
び信号用配線９のうち、半導体素子３の周囲位置には、
特に電源用配線８が信号用配線９よりも内側位置に設け
られている。電源用電極６からボンディングワイヤ１０
を電源用配線８に引き出す場合に、電源用電極６が半導
体素子３のどの位置にあっても近くの電源用配線８への
接続が可能となる。従って、新しい品種を開発した場合
でも、ボンディングワイヤ１０の接続上の制約がない範
囲内で、この半導体素子３の電源用電極６の位置に合っ
た電源用配線８を利用することができるため、新規の支
持基板２を用意する必要はなくなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、電源用電極および信号用電極を含む複数の端子電極
が形成された半導体素子が、端子電極に対応する複数の
配線が形成された支持基板に固着された半導体装置に適
用して有効な技術に関するものである。
【０００２】
【従来の技術】ＬＳＩで代表される最近の半導体装置
は、より高集積化、多機能化が要求されるに伴い、ます
ます多ピン化の傾向にある。このような多ピン化に対応
するパッケージ技術として、例えば、日経ＢＰ社発行、
「日経エレクトロニクス」、１９９４、２−１４号、Ｐ
５９〜Ｐ７３に記載されているようなＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）構造が知られている。このＢＧ
Ａ構造は、表面実装型のＬＳＩにおいて、配線基板に対
する実装用電極として半田バンプのような球状電極を用
いるようにしたものであり、この球状電極は複数個がパ
ッケージの裏面に格子状に配置されている。この球状電
極を配線基板の対応した配線に半田付けすることにより
ＬＳＩは配線基板に面実装される。
【０００３】このパッケージにおいては、表面に複数の
端子電極が形成された半導体素子（半導体チップ）は絶
縁性の支持基板の表面に固着されるとともに、複数の端
子電極はボンディングワイヤによって支持基板表面の対
応した配線に接続されている。そして、各配線はスルー
ホール配線を介して支持基板の裏面に配置されている複
数の球状電極に導通されている。
【０００４】このＢＧＡ構造のパッケージは、ＬＳＩに
おいてこれ以前から用いられている代表的なパッケージ
であるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
に比較して、より高集積化された場合のピンピッチを小
さくでき、同じピン数の場合にはパッケージの面積を小
さくできるという利点がある。
【０００５】ＬＳＩを配線基板に実装する場合の実装用
電極として用いられる球状電極は、予め半田片を支持基
板の裏面に搭載した後、リフローによって加熱してその
半田片をバンプとすることによって形成される。あるい
は、支持基板の裏面の所望位置に予めクリーム半田を印
刷した後、リフローによって加熱してクリーム半田を溶
融してバンプ化させことによって形成される。
【０００６】このようなＢＧＡ構造のパッケージを有す
るＬＳＩにおいて、半導体素子の複数の端子電極には複
数の電源（例えばＶｃｃ、Ｖｄｄ、Ｖｓｓなど）用電極
が含まれているが、この電源用電極は他の端子電極であ
る信号用電極と同様に、支持基板表面に形成されている
対応した配線にボンディングワイヤを通じて接続され
る。この電源用電極が配置されている半導体素子上の位
置は、品種によってあるいはチップサイズなどによって
異なっている。
【０００７】
【発明が解決しようとする課題】前記のように支持基板
に固着された半導体素子の電源用電極を含む複数の端子
電極を支持基板の対応した配線にボンディングワイヤを
通じて接続する場合、特に半導体素子上の電源用電極の
位置は品種などによって異なっているので、支持基板裏
面の電源用の実装用電極の共通化を図ろうとすると、こ
の実装用電極に導通する配線を半導体素子の電源用電極
の位置に合わせるように支持基板上で種々引き回す必要
がある。しかしながら、支持基板の面積は制約されてい
るので、引き回す配線の自由度には限界が生ずる。
【０００８】このため、新しい品種を開発した場合に
は、この半導体素子の電源用電極の位置に合った配線を
形成した支持基板を新規に用意する必要があった。
【０００９】また、高速で信号を切り替えた場合に生ず
る同時切り替えノイズを低減させるために、支持基板上
に電源のグランド配線を設ける方法があるが、通常この
グランド配線に接続する実装用電極は特定されていない
ので、前記のように新しい品種を開発した場合には、新
規に支持基板を用意する必要がある。さらに、グランド
配線に接続する実装用電極の配置が必ずしも最適とは言
えなかった。
【００１０】本発明の目的は、半導体素子の電源用電極
と接続される支持基板上の配線に自由度を与えて、支持
基板の共通化を図ることが可能な技術を提供することに
ある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１３】本発明の半導体装置は、複数の配線が形成
された支持基板に半導体素子が固着され、前記半導体素
子の電源用電極および信号用電極を含む複数の端子電極
が導電体を通じて対応した前記配線に接続されてなる半
導体装置であって、前記支持基板に形成される複数の配
線は、前記電源用電極に対応した電源用配線が前記半導
体素子の周囲位置で、かつ前記信号用電極に対応した信
号用配線よりも内側位置に設けられている。
【００１４】
【作用】上述した手段によれば、本発明の半導体装置
は、複数の配線が形成された支持基板に半導体素子が固
着され、前記半導体素子の電源用電極および信号用電極
を含む複数の端子電極が導電体を通じて対応した前記配
線に接続されてなる半導体装置であって、前記支持基板
に形成される複数の配線は、前記電源用電極に対応した
電源用配線が前記半導体素子の周囲位置で、かつ前記信
号用電極に対応した信号用配線よりも内側位置に設けら
れているので、半導体素子の電源用電極と接続される支
持基板上の配線に自由度を与えて、支持基板の共通化を
図ることが可能となる。
【００１５】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。
【００１６】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１７】
【実施例】
（実施例１）図１は本発明の実施例１による半導体装置
を示す平面図で、ＢＧＡ構造のパッケージを有するＬＳ
Ｉに適用した例を示している。図２は図１のＡ−Ａ断面
図である。本実施例の半導体装置１は、絶縁性材料から
なる支持基板２の一主面である表面に半導体素子（半導
体チップ）３が接着剤４によって固着され、半導体素子
３の表面に形成されている複数の端子電極５は複数の電
源用電極６および複数の信号用電極７を含んでいる。
【００１８】支持基板２の表面には複数の帯状の電源用
配線８（８ａ、８ｂ、８ｃ、８ｄ）とともに、複数の信
号用配線９が形成されている。そして、支持基板２の表
面の複数の電源用配線６および信号用配線７のうち、半
導体素子３の周囲位置には、特に電源用配線６が信号用
配線７よりも内側位置に設けられている。半導体素子３
の複数の信号用電極７と、支持基板３の表面の信号用配
線９との間の対応したもの同士は例えばＡｕ線からなる
ワイヤ１０によってボンディングされている。
【００１９】また、半導体素子３の複数の電源用電極６
は、半導体素子３の周囲の電源用配線８のうち、最短距
離にある電源用配線８が選ばれてボンディングワイヤ１
０によって接続されている。このように、特に電源用配
線８のみを半導体素子３の周囲位置で、かつ信号用配線
９よりも内側位置に設けておくことにより、電源用電極
６からボンディングワイヤ１０を電源用配線８に引き出
す場合に、電源用電極６が半導体素子３のどの位置にあ
っても近くの電源用配線８への接続が可能となる。
【００２０】なお、半導体素子３の複数の電源用電極６
および信号用電極７の数、支持基板２の信号用配線９の
数は説明を簡単にするため一例を示したものであり、実
際にはこれらは数１０個乃至数１００個が配置されてい
る。
【００２１】支持基板２の他主面である裏面には半田バ
ンプからなる球状電極のような実装用電極１１が配置さ
れていて、複数の電源用配線８および信号用配線９は支
持基板２に形成されているスルーホール配線（図示せ
ず）を介して対応した実装用電極１１に導通されてい
る。これによって、半導体素子３の複数の電源用電極６
および信号用電極７は電気的に支持基板２の裏面に引き
出されたことになる。
【００２２】支持基板２の表面は半導体素子３およびボ
ンディングワイヤ１０を外部の雰囲気から保護するよう
に例えばエポキシ樹脂からなるパッケージ１２によって
封止されている。但し、図１では説明を理解し易くする
ためにパッケージ１２を取り除いた構造で示している。
【００２３】支持基板２としては、エポキシ樹脂、ポリ
イミド樹脂などをガラスクロスに含浸させてこの表面に
Ｃｕなどの配線を施したものを複数積層して多層配線基
板としたプラスチック基板、あるいはアルミナ、窒化ア
ルミニウム、窒化珪素などからなるセラミック基板を用
いることができる。また、一般に半導体装置に使用され
ているリードフレームに絶縁性のテープを貼り付けて、
基板と同等の機能を有するようにしたものも使用可能で
ある。
【００２４】次に、本実施例の半導体装置の製造方法を
図３乃至図６を参照して工程順に説明する。
【００２５】まず、図３に示すように、表面に図１に示
したような所望のパターンで電源用配線８および信号用
配線９が形成された、例えばプラスチック基板、セラミ
ック基板からなる絶縁性の支持基板２を用意する。
【００２６】次に、図４に示すように、半導体素子３を
接着剤４によって支持基板２表面に固着した後、半導体
素子３の複数の信号用電極７と支持基板３の表面の信号
用配線９との間の対応したもの同士を例えばＡｕ線から
なるワイヤ１０によってボンディングする。同様にし
て、半導体素子３の複数の電源用電極６を、半導体素子
３の周囲の電源用配線８のうち、最短距離にある電源用
配線８を選んでボンディングワイヤ１０によって接続す
る。
【００２７】続いて、図５に示すように、支持基板２を
トランスファモールド装置の上型１３と下型１４との間
のキャビティ１５にセットして、ゲート１６から流動状
態の例えばエポキシ樹脂からなる樹脂１７を矢印のよう
に充填する。これによって、支持基板２の表面にはパッ
ケージ１２が形成される。
【００２８】次に、図６に示すように、支持基板２をト
ランスファモールド装置から取り外した後、支持基板２
の裏面に半田バンプのような球状電極からなる実装用電
極１１を形成する。この実装用電極の形成方法は、例え
ば予め半田片を支持基板２の裏面に供給した後、リフロ
ーによって加熱してその半田片をバンプとすることによ
って形成できる。あるいは、支持基板２の裏面の所望位
置に予めクリーム半田を印刷した後、リフローによって
加熱してクリーム半田を溶融してバンプ化させことによ
って形成できる。
【００２９】以上によって、図１および図２に示したよ
うな半導体素子１が得られる。
【００３０】このような実施例１によれば次のような効
果が得られる。
【００３１】（１）支持基板２の表面の複数の電源用配
線６および信号用配線７のうち、半導体素子３の周囲位
置には、特に電源用配線８が信号用配線９よりも内側位
置に設けられているので、電源用電極６からボンディン
グワイヤ１０を電源用配線８に引き出す場合に、電源用
電極６が半導体素子３のどの位置にあっても近くの電源
用配線８への接続が可能となる。従って、半導体素子３
の電源用電極６と接続される支持基板２上の電源用配線
８および信号用配線９に自由度を与えて、支持基板２の
共通化を図ることが可能となる。
【００３２】すなわち、複数の電源用電極６が半導体素
子３のどの位置にあっても近くの電源用配線８への接続
が可能となるように、支持基板２上で特に電源用配線８
の形成位置を優先させて半導体素子３の周囲位置でかつ
信号用配線９よりも内側位置に設けるようにしたので、
新しい品種を開発した場合でも、ボンディングワイヤ１
０の接続上の制約がない範囲内で、この半導体素子３の
電源用電極６の位置に合った電源用配線８を利用するこ
とができるため、新規の支持基板２を用意する必要はな
くなる。
【００３３】（２）支持基板２上に形成した電源用配線
８に特定の電源用電極６を割り当てることにより、新し
い品種を開発した場合でも新規の支持基板２を用意する
必要はなくなるので、バーンイン基板、エージング基
板、テスト基板などとの共通化が可能になる。
【００３４】（実施例２）図７は本発明の実施例２によ
る半導体装置を示す平面図で、図８は図６のＡ−Ａ断面
図である。本実施例の半導体装置１は、支持基板２上に
形成する電源用配線として、特にグランド用配線１８
を、半導体素子３の周囲位置でかつ信号用配線９よりも
内側位置に設けた例を示すものである。
【００３５】この場合、グランド用配線１８は共通電極
として使用されるので連続した無端形状に形成できるた
め、半導体素子３の電源用電極６のうちグランド用電極
からボンディングワイヤ１０をグランド用配線１８に引
き出す場合に、グランド用電極６が半導体素子３のどの
位置にあっても近くの電源用配線１８への接続が可能と
なる。
【００３６】従って、実施例２によっても実施例１と同
様な効果を得ることができる。さらに加えて、各配線
８、９間のインダクタンスを下げることができるので、
高速で信号を切り替えた場合に生ずる同時切り替えノイ
ズを低減させるのに有効となる。
【００３７】（実施例３）図９は本発明の実施例３によ
る半導体装置を示す断面図で、実施例２と同様に、グラ
ンド用配線１８を半導体素子３の周囲位置でかつ信号用
配線９よりも内側位置に設ける構造の他の例を示すもの
である。これは、支持基板２表面の半導体素子３を固着
する位置を除いた全面にグランド用配線１８を形成した
後、このグランド用配線１８を連続した無端形状になる
ように、絶縁層１９によって覆い、さらにこの絶縁層１
９上に複数の信号用配線９を形成することによって製造
することができる。
【００３８】この実施例３によっても、実施例２と同様
な構造を有することにより、実施例２と同様な効果を得
ることができる。
【００３９】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００４０】例えば、前記実施例ではＢＧＡ構造のパッ
ケージを有するＬＳＩに適用した例で説明したが、これ
に限らずＰＧＡ構造のパッケージを有する他のタイプに
適用することもできる。
【００４１】また、パッケージを形成する方法はトラン
スファモールド法に限らず、液状樹脂で覆ったり、樹脂
キャップで覆うなどの他の方法を採ることもできる。
【００４２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の技術に適用した場合について説明したが、それに
限定されるものではない。本発明は、少なくとも半導体
素子の電源用電極から支持基板上の対応する配線に導電
体を引き出す条件のものには適用できる。
【００４３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００４４】支持基板表面に形成された複数の電源用配
線および信号用配線のうち、半導体素子の周囲位置には
特に電源用配線が信号用配線よりも内側位置に設けられ
ているので、電源用電極から導電体を電源用配線に引き
出す場合に、電源用電極が半導体素子のどの位置にあっ
ても近くの電源用配線への接続が可能となるため、半導
体素子の電源用電極と接続される支持基板上の電源用配
線および信号用配線に自由度を与えて、支持基板の共通
化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例１による半導体装置を示す平面
図である。
【図２】図１のＡ−Ａ断面図である。
【図３】本発明の実施例１による半導体装置の製造法の
一工程を示す断面図である。
【図４】本発明の実施例１による半導体装置の製造法の
他の工程を示す断面図である。
【図５】本発明の実施例１による半導体装置の製造法の
その他の工程を示す断面図である。
【図６】本発明の実施例１による半導体装置の製造法の
その他の工程を示す断面図である。
【図７】本発明の実施例２による半導体装置を示す平面
図である。
【図８】図７のＡ−Ａ断面図である。
【図９】本発明の実施例３による半導体装置に用いられ
る支持基板を示す断面図である。
【符号の説明】
１…半導体装置、２…支持基板、３…半導体素子（半導
体チップ）、４…接着剤、５…半導体素子の端子電極、
６…半導体素子の電源用電極、７…半導体素子の信号用
電極、８…支持基板の電源用配線、９…支持基板の信号
用配線、１０…ボンディングワイヤ、１１…実装用電
極、１２…パッケージ、１３…トランスファモールド装
置の上型、１４…トランスファモールド装置の下型、１
５…トランスファモールド装置のキャビティ、１６…ト
ランスファモールド装置のゲート、１７…流動状態の樹
脂、１８…支持基板のグランド用配線。１９…絶縁層。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数の配線が形成された支持基板に半導
    体素子が固着され、前記半導体素子の電源用電極および
    信号用電極を含む複数の端子電極が導電体を通じて対応
    した前記配線に接続されてなる半導体装置であって、前
    記支持基板に形成される複数の配線は、前記電源用電極
    に対応した電源用配線が前記半導体素子の周囲位置で、
    かつ前記信号用電極に対応した信号用配線よりも内側位
    置に設けられたことを特徴とする半導体装置。
  2. 【請求項２】 前記電源用電極に対応した配線は、グラ
    ンド用電極に対応した配線からなることを特徴とする請
    求項１に記載の半導体装置。
  3. 【請求項３】 前記導電体はボンディングワイヤからな
    ることを特徴とする請求項１または２に記載の半導体装
    置。
  4. 【請求項４】 前記支持基板の配線形成面と反対の面に
    複数の実装用電極が配置され、前記複数の配線はスルー
    ホール配線を通じて前記複数の実装用電極に導通してい
    ることを特徴とする請求項１乃至３のいずれか１項に記
    載の半導体装置。
  5. 【請求項５】 前記支持基板に固着されている半導体素
    子および導電体を樹脂製パッケージによって封止したこ
    とを特徴とする請求項１乃至４のいずれか１項に記載の
    半導体装置。
JP7176999A 1995-07-13 1995-07-13 半導体装置 Pending JPH0927567A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7176999A JPH0927567A (ja) 1995-07-13 1995-07-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7176999A JPH0927567A (ja) 1995-07-13 1995-07-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH0927567A true JPH0927567A (ja) 1997-01-28

Family

ID=16023413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7176999A Pending JPH0927567A (ja) 1995-07-13 1995-07-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH0927567A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US6331939B1 (en) Stackable ball grid array package
US6468834B1 (en) Method of fabricating a BGA package using PCB and tape in a die-up configuration
US4949224A (en) Structure for mounting a semiconductor device
US5468994A (en) High pin count package for semiconductor device
US6160705A (en) Ball grid array package and method using enhanced power and ground distribution circuitry
US20030133274A1 (en) Integrated circuit package and method of manufacture
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
JPH11251355A (ja) 集積回路用のワイヤーボンドされたパッケージの方法と装置
US6340839B1 (en) Hybrid integrated circuit
JP2001156251A (ja) 半導体装置
US6979907B2 (en) Integrated circuit package
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
JPS61137335A (ja) 半導体装置
JP2006510201A (ja) 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法
JP2803656B2 (ja) 半導体装置
JPH0927567A (ja) 半導体装置
JP2990120B2 (ja) 半導体装置
JPH0496257A (ja) ピングリッドアレイ形半導体集積回路装置
JPH0439231B2 (ja)
USRE43112E1 (en) Stackable ball grid array package
JP2001319943A (ja) 半導体装置
JPH10189637A (ja) 半導体装置
JPH02116152A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041124