JPH06334113A - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JPH06334113A JPH06334113A JP5141309A JP14130993A JPH06334113A JP H06334113 A JPH06334113 A JP H06334113A JP 5141309 A JP5141309 A JP 5141309A JP 14130993 A JP14130993 A JP 14130993A JP H06334113 A JPH06334113 A JP H06334113A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- cavity
- semiconductor chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 製造にかかるコストが低く、かつ設計変更が
容易で、さらに高密度実装のできる多層3次元化された
MCMの提供を目的としている。 【構成】 基板12の周辺部には多数の電極14を形成
し、内側の各所には、搭載する半導体チップ等の形状に
合わせた複数個のキャビティ20を設ける。キャビティ
20の内面には、グランド電位に保たれる金属層22を
形成し、ICチップ16等の底面は導電性接着剤24を
塗りキャビティ20内に嵌め込む。ICチップ16等
間、あるいはICチップ16等と基板12の電極14間
とを微細金属線26でワイヤボンディングにより結線す
る。基板12の表面には、ポリイミド層を形成して、微
細金属線26間を互いに絶縁するとともに、これら微細
金属線26を基板12に対して保持固定する。
容易で、さらに高密度実装のできる多層3次元化された
MCMの提供を目的としている。 【構成】 基板12の周辺部には多数の電極14を形成
し、内側の各所には、搭載する半導体チップ等の形状に
合わせた複数個のキャビティ20を設ける。キャビティ
20の内面には、グランド電位に保たれる金属層22を
形成し、ICチップ16等の底面は導電性接着剤24を
塗りキャビティ20内に嵌め込む。ICチップ16等
間、あるいはICチップ16等と基板12の電極14間
とを微細金属線26でワイヤボンディングにより結線す
る。基板12の表面には、ポリイミド層を形成して、微
細金属線26間を互いに絶縁するとともに、これら微細
金属線26を基板12に対して保持固定する。
Description
【0001】
【産業上の利用分野】半導体チップ(以下、ICチップ
と言う)及びそれ以外のチップ部品等を多数個基板に実
装したマルチチップモジュールに係り、詳しくは多層3
次元化が容易で、かつ設計変更に容易に対応でき、かつ
経済的に製作できるマルチチップモジュールに関する。
と言う)及びそれ以外のチップ部品等を多数個基板に実
装したマルチチップモジュールに係り、詳しくは多層3
次元化が容易で、かつ設計変更に容易に対応でき、かつ
経済的に製作できるマルチチップモジュールに関する。
【0002】
【従来の技術】電子機器の機能の大規模や高速化が求め
られるにつれ、論理ICのゲート当たりの遅延時間は、
数百psレベルに高速化ないし短縮化してきた。これに対
して、プリント基板上に多数のDIP(dual in-line p
ackage)やピングリッドアレーを搭載する従来の実装形
態のものでは、信号の伝播時間に比べて、チップ間の配
線が長いので、遅延時間を要求どおり短縮できない。そ
のため、高速化したICの性能を充分に発揮させること
が困難になっていた。そこで、チップ間の配線長を極力
短くするために、1枚の基板に多数個のベアICチップ
等のベアチップを搭載、接続して、高性能を発揮するよ
うにしたマルチチップモジュール(以下、MCMとい
う。)が開発され、実用化されている。
られるにつれ、論理ICのゲート当たりの遅延時間は、
数百psレベルに高速化ないし短縮化してきた。これに対
して、プリント基板上に多数のDIP(dual in-line p
ackage)やピングリッドアレーを搭載する従来の実装形
態のものでは、信号の伝播時間に比べて、チップ間の配
線が長いので、遅延時間を要求どおり短縮できない。そ
のため、高速化したICの性能を充分に発揮させること
が困難になっていた。そこで、チップ間の配線長を極力
短くするために、1枚の基板に多数個のベアICチップ
等のベアチップを搭載、接続して、高性能を発揮するよ
うにしたマルチチップモジュール(以下、MCMとい
う。)が開発され、実用化されている。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
MCMは、シリコン,セラミックあるいはガラスエポキ
シ樹脂等の基板上に予め所要の配線を形成し、次いでI
Cチップ或いはそれ以外のチップを配置し、接続して、
MCMを完成すると言う、その製作ステップ及び構造に
起因する理由から、以下に説明するような問題を有して
いた。即ち、第1には、基板のパターン設計から基板の
製造に至る工程が複雑であって、しかも一つのMCMに
ついてそのパターン設計から基板の完成までの所要時間
が長かった。また、パターン設計を変更する場合には、
その変更が些細なものでも、MCMを最初から作り直す
ことが必要となり、製作コストが嵩むと言う問題があっ
た。第2には、基板上に多数のICチップ或いはその他
のチップ部品を搭載しているので、放熱がどうしても不
充分になり、MCMの温度が上昇して、ICチップ及び
チップ部品の性能が発揮できないという問題が生じた。
従って、ICチップ等を多層に重ね合わせて実装するこ
とができないため、高密度実装の要望を満足できないと
言う問題があった。
MCMは、シリコン,セラミックあるいはガラスエポキ
シ樹脂等の基板上に予め所要の配線を形成し、次いでI
Cチップ或いはそれ以外のチップを配置し、接続して、
MCMを完成すると言う、その製作ステップ及び構造に
起因する理由から、以下に説明するような問題を有して
いた。即ち、第1には、基板のパターン設計から基板の
製造に至る工程が複雑であって、しかも一つのMCMに
ついてそのパターン設計から基板の完成までの所要時間
が長かった。また、パターン設計を変更する場合には、
その変更が些細なものでも、MCMを最初から作り直す
ことが必要となり、製作コストが嵩むと言う問題があっ
た。第2には、基板上に多数のICチップ或いはその他
のチップ部品を搭載しているので、放熱がどうしても不
充分になり、MCMの温度が上昇して、ICチップ及び
チップ部品の性能が発揮できないという問題が生じた。
従って、ICチップ等を多層に重ね合わせて実装するこ
とができないため、高密度実装の要望を満足できないと
言う問題があった。
【0004】本発明は、製造にかかるコストが低く、設
計変更が容易で、さらに3次元MCMの形成が可能な、
高密度実装のできるマルチチップモジュールの提供を目
的としている。
計変更が容易で、さらに3次元MCMの形成が可能な、
高密度実装のできるマルチチップモジュールの提供を目
的としている。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係るマルチチップモジュールは、半導体チ
ップと、半導体チップ以外の部品素子と、周辺部に基板
電極を備え、かつ上方に開口したキャビティを有し、該
キャビティの底面には基板電極の少なくとも一部と接続
するように金属層が形成された基板とを備えたマルチチ
ップモジュールであって、半導体チップ及び部品素子
は、キャビティ内に配置され、かつ金属層上にそれぞれ
導電性接着剤により接着されるか、又は導電性接合剤に
より接合され、半導体チップ、部品素子及び基板電極と
の間は、ボンディングワイヤにより接続され、ボンディ
ングワイヤは、非導電性接着剤層により、相互に電気的
に絶縁されているとともに、基板に対して保持固定され
ていることを特徴としている。
め、本発明に係るマルチチップモジュールは、半導体チ
ップと、半導体チップ以外の部品素子と、周辺部に基板
電極を備え、かつ上方に開口したキャビティを有し、該
キャビティの底面には基板電極の少なくとも一部と接続
するように金属層が形成された基板とを備えたマルチチ
ップモジュールであって、半導体チップ及び部品素子
は、キャビティ内に配置され、かつ金属層上にそれぞれ
導電性接着剤により接着されるか、又は導電性接合剤に
より接合され、半導体チップ、部品素子及び基板電極と
の間は、ボンディングワイヤにより接続され、ボンディ
ングワイヤは、非導電性接着剤層により、相互に電気的
に絶縁されているとともに、基板に対して保持固定され
ていることを特徴としている。
【0006】本発明で使用する基板は、従来使用されて
きた材料で形成された基板であって、例えばセラミック
ス、シリコン、合成樹脂、或いはそれら複合材料で形成
されている。半導体チップ以外の部品素子とは、電気
的、電子的部品素子を意味し、例えば通常使用されてい
る角型チップ部品、或いは薄型チップ部品に形成されて
いる抵抗、コンデンサー或いはその他の部品を指す。
尚、部品素子には、金属材料で形成された電極が、微細
金属線でボンディングできるように設けられている。キ
ャビティは、MCMの薄型化及び配線平坦化のために、
基板の上面を部品大きさに合わせて凹部状に加工するこ
とにより形成され、半導体チップ及び部品素子の装入、
ボンディングが容易であるように上方に開口している。
きた材料で形成された基板であって、例えばセラミック
ス、シリコン、合成樹脂、或いはそれら複合材料で形成
されている。半導体チップ以外の部品素子とは、電気
的、電子的部品素子を意味し、例えば通常使用されてい
る角型チップ部品、或いは薄型チップ部品に形成されて
いる抵抗、コンデンサー或いはその他の部品を指す。
尚、部品素子には、金属材料で形成された電極が、微細
金属線でボンディングできるように設けられている。キ
ャビティは、MCMの薄型化及び配線平坦化のために、
基板の上面を部品大きさに合わせて凹部状に加工するこ
とにより形成され、半導体チップ及び部品素子の装入、
ボンディングが容易であるように上方に開口している。
【0007】金属層は、半導体チップ及び部品素子のオ
ーミックコンタクト及び熱伝導のためにキャビティ底面
に薄膜又は厚膜にメタライズして形成されている。導電
性接着剤、或いは導電性接合剤は、キャビティの金属層
と半導体チップ及び部品素子との間でオーミックコンタ
クト及び機械的接続を行うために使用され、通常ダイア
タッチ剤と称されている、熱伝導を阻害しないものであ
る。接着剤には有機材料系、接合剤には半田を例として
挙げることができる。ボンディングワイヤとしては、I
Cチップのボンディングに通常使用されている、例えば
25μm〜100μmの太さの金線、アルミニウム線、
銅線等を使用できるが、詳細には必要とする特性やコス
トを考慮して定める。ボンディングするには、通常のワ
イヤボンダを本発明の目的に改良して使用する。また、
多層3次元マルチチップモジュールを形成するには、好
適にはボンディングワイヤとして電気絶縁材料で被覆さ
れた被覆線を使用する。被覆の材料は、ボンディング時
の熱で溶融、除去されるものを使用する。
ーミックコンタクト及び熱伝導のためにキャビティ底面
に薄膜又は厚膜にメタライズして形成されている。導電
性接着剤、或いは導電性接合剤は、キャビティの金属層
と半導体チップ及び部品素子との間でオーミックコンタ
クト及び機械的接続を行うために使用され、通常ダイア
タッチ剤と称されている、熱伝導を阻害しないものであ
る。接着剤には有機材料系、接合剤には半田を例として
挙げることができる。ボンディングワイヤとしては、I
Cチップのボンディングに通常使用されている、例えば
25μm〜100μmの太さの金線、アルミニウム線、
銅線等を使用できるが、詳細には必要とする特性やコス
トを考慮して定める。ボンディングするには、通常のワ
イヤボンダを本発明の目的に改良して使用する。また、
多層3次元マルチチップモジュールを形成するには、好
適にはボンディングワイヤとして電気絶縁材料で被覆さ
れた被覆線を使用する。被覆の材料は、ボンディング時
の熱で溶融、除去されるものを使用する。
【0008】また、本発明に係るマルチチップモジュー
ルの好適な実施態様は、非導電性接着剤層がポリイミド
樹脂からなることを特徴としている。
ルの好適な実施態様は、非導電性接着剤層がポリイミド
樹脂からなることを特徴としている。
【0009】また更に、本発明に係るマルチチップモジ
ュールの別の好適な実施態様は、基板のキャビティ内面
に付設された金属層が、半導体チップをグランド電位に
固定するものであることを特徴としている。
ュールの別の好適な実施態様は、基板のキャビティ内面
に付設された金属層が、半導体チップをグランド電位に
固定するものであることを特徴としている。
【0010】本発明の多層3次元化された実施態様で
は、請求項1に記載のマルチチップモジュール表面の非
導電性接着剤層に孔を形成し、非導電性接着剤層上に別
の半導体チップ及び半導体チップ以外の部品素子を装着
し、下層の半導体チップ、部品素子及び電極との間を接
続するボンディングワイヤと上層の別の半導体チップと
部品素子とを孔を介して別のボンディングワイヤにより
接続して多層3次元に構成したことを特徴としている。
は、請求項1に記載のマルチチップモジュール表面の非
導電性接着剤層に孔を形成し、非導電性接着剤層上に別
の半導体チップ及び半導体チップ以外の部品素子を装着
し、下層の半導体チップ、部品素子及び電極との間を接
続するボンディングワイヤと上層の別の半導体チップと
部品素子とを孔を介して別のボンディングワイヤにより
接続して多層3次元に構成したことを特徴としている。
【0011】
【作用】本マルチチップモジュール(以下、簡単のため
にMCMと略称する)は、上述のように構成されている
ので、その製造工程は、極めて単純で、かつその実施
は、簡単である。即ち、先ず、基板に搭載すべき半導体
チップ(以下、ICチップと言う)や他のチップ部品等
の形状に合わせたキャビティを形成する。次に、基板の
周辺部に電極を設けるとともに、キャビティの内面にも
金属層を設ける。続いて、導電性接着剤をキャビティの
底面にコーティングして、その部分にICチップ等を接
着する。次に、ワイヤボンダを用いて、これらICチッ
プや他のチップ部品間及びこれらと基板電極間にボンデ
ィングワイヤを接続する。そして、基板の上面にポリイ
ミド等からなる非導電性接着剤層を形成して、これらボ
ンディングワイヤ間を互いに絶縁するとともに、これら
ボンディングワイヤを基板に対して保持固定して、MC
Mを完成する。
にMCMと略称する)は、上述のように構成されている
ので、その製造工程は、極めて単純で、かつその実施
は、簡単である。即ち、先ず、基板に搭載すべき半導体
チップ(以下、ICチップと言う)や他のチップ部品等
の形状に合わせたキャビティを形成する。次に、基板の
周辺部に電極を設けるとともに、キャビティの内面にも
金属層を設ける。続いて、導電性接着剤をキャビティの
底面にコーティングして、その部分にICチップ等を接
着する。次に、ワイヤボンダを用いて、これらICチッ
プや他のチップ部品間及びこれらと基板電極間にボンデ
ィングワイヤを接続する。そして、基板の上面にポリイ
ミド等からなる非導電性接着剤層を形成して、これらボ
ンディングワイヤ間を互いに絶縁するとともに、これら
ボンディングワイヤを基板に対して保持固定して、MC
Mを完成する。
【0012】このため、従来のように予め基板に必要な
配線をしておく必要がないので、製造工程の時間が短縮
され、また設計変更があってもボンディングワイヤの接
続位置を変えるだけで対応が可能となる。また、非導電
性接着剤の上にも更に別のICチップ等を実装すること
が可能となるため、高密度実装の3次元MCMを実現す
ることができる。更に、ICチップ等で発熱した熱は、
キャビティの内面の金属層及び基板電極を介して外部に
を伝導され、放熱される。従って、MCMの温度が上昇
することはないので、MCMの各素子の性能が充分に発
揮できる。
配線をしておく必要がないので、製造工程の時間が短縮
され、また設計変更があってもボンディングワイヤの接
続位置を変えるだけで対応が可能となる。また、非導電
性接着剤の上にも更に別のICチップ等を実装すること
が可能となるため、高密度実装の3次元MCMを実現す
ることができる。更に、ICチップ等で発熱した熱は、
キャビティの内面の金属層及び基板電極を介して外部に
を伝導され、放熱される。従って、MCMの温度が上昇
することはないので、MCMの各素子の性能が充分に発
揮できる。
【0013】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。第1実施例 図1は、本発明に係るマルチチップモジュールの第1の
実施例の構成を示す斜視断面図である。図1において、
本実施例に係るマルチチップモジュール(以下、簡単の
ためにMCMと略称する)10は、基板12と、ICチ
ップ16と、チップ部品18とを備えている。基板12
は、基板として必要な、機械的強度、耐熱性、電気絶縁
性等の特性を有する、セラミック,シリコン,樹脂ある
いはそれらの複合材料等の材料で構成されている。基板
12は、周辺部に多数の基板電極14を、更に中央部の
各所に複数個のキャビティ(凹部)20をそれぞれ備え
ている。キャビティ20は、MCMとして搭載するIC
チップ16及びチップ部品18の形状に合致し、かつそ
れらの装入及びボンディングが容易であるように上方が
開口した形状に形成されている。
る。第1実施例 図1は、本発明に係るマルチチップモジュールの第1の
実施例の構成を示す斜視断面図である。図1において、
本実施例に係るマルチチップモジュール(以下、簡単の
ためにMCMと略称する)10は、基板12と、ICチ
ップ16と、チップ部品18とを備えている。基板12
は、基板として必要な、機械的強度、耐熱性、電気絶縁
性等の特性を有する、セラミック,シリコン,樹脂ある
いはそれらの複合材料等の材料で構成されている。基板
12は、周辺部に多数の基板電極14を、更に中央部の
各所に複数個のキャビティ(凹部)20をそれぞれ備え
ている。キャビティ20は、MCMとして搭載するIC
チップ16及びチップ部品18の形状に合致し、かつそ
れらの装入及びボンディングが容易であるように上方が
開口した形状に形成されている。
【0014】ICチップ16としては、ベアICチップ
が用いられている。ICチップ16の性能の良否がMC
M製品の歩留りを大きく左右する要因となるので、予め
ペレットチェックやベアダイバーインによって選別した
良好なベアICチップを使用する。チップ部品18は、
通常の角形チップ部品あるいは薄膜チップ部品であっ
て、その上面には、金属材料からなる電極が、微細金属
線(ボンディングワイヤ)でボンディングできるように
設けられている。本実施例では、チップ部品18は、例
えば所要のコンデンサー素子、抵抗素子等である。
が用いられている。ICチップ16の性能の良否がMC
M製品の歩留りを大きく左右する要因となるので、予め
ペレットチェックやベアダイバーインによって選別した
良好なベアICチップを使用する。チップ部品18は、
通常の角形チップ部品あるいは薄膜チップ部品であっ
て、その上面には、金属材料からなる電極が、微細金属
線(ボンディングワイヤ)でボンディングできるように
設けられている。本実施例では、チップ部品18は、例
えば所要のコンデンサー素子、抵抗素子等である。
【0015】これらキャビティ20の内面には、金属層
22が形成されており、この金属層22は、基板電極1
4の一部と接続されていてグランド電位に保たれてい
る。これらのキャビティ20の内部に、ICチップ16
及びチップ部品18が配置され、更にICチップ16及
びチップ部品18の底面は、導電性のダイアタッチ剤2
4によりキャビティ20底面の金属層22にそれぞれ接
合されている。また、ダイアタッチ剤24は、ICチッ
プ16/チップ部品18と基板12とのオーミックコン
タクト及び機械的接続を目的とするもので、例えば導電
性接着剤やハンダ等が使用できる。
22が形成されており、この金属層22は、基板電極1
4の一部と接続されていてグランド電位に保たれてい
る。これらのキャビティ20の内部に、ICチップ16
及びチップ部品18が配置され、更にICチップ16及
びチップ部品18の底面は、導電性のダイアタッチ剤2
4によりキャビティ20底面の金属層22にそれぞれ接
合されている。また、ダイアタッチ剤24は、ICチッ
プ16/チップ部品18と基板12とのオーミックコン
タクト及び機械的接続を目的とするもので、例えば導電
性接着剤やハンダ等が使用できる。
【0016】ICチップ16及びチップ部品18間、あ
るいはICチップ16やチップ部品18と基板電極14
との間は、ボンディングワイヤ26により結線されてい
る。このボンディングワイヤ26は、通常のICのワイ
ヤボンディングに使用されている金線やアルミニウム線
であって、その直径は、25μm〜100μmの範囲に
ある。結線は、本目的に改良した通常のワイヤボンダ
(結線機)によって行われる。
るいはICチップ16やチップ部品18と基板電極14
との間は、ボンディングワイヤ26により結線されてい
る。このボンディングワイヤ26は、通常のICのワイ
ヤボンディングに使用されている金線やアルミニウム線
であって、その直径は、25μm〜100μmの範囲に
ある。結線は、本目的に改良した通常のワイヤボンダ
(結線機)によって行われる。
【0017】また、基板12の表面には、外部のマザー
基板(図示せず)等と接続するための基板電極14の領
域を除き、ポリイミド樹脂系等の非導電性接着剤(図示
せず)で被覆されている。非導電性接着剤は、ボンディ
ングワイヤ26同士を相互に電気的に絶縁するととも
に、これらボンディングワイヤ26を基板12に対して
保持固定する機能を有する。
基板(図示せず)等と接続するための基板電極14の領
域を除き、ポリイミド樹脂系等の非導電性接着剤(図示
せず)で被覆されている。非導電性接着剤は、ボンディ
ングワイヤ26同士を相互に電気的に絶縁するととも
に、これらボンディングワイヤ26を基板12に対して
保持固定する機能を有する。
【0018】ボンディングワイヤ26には、被覆線を用
いることもできる。この場合、被覆線の被覆材は、ボン
ディング時の熱で電気絶縁層層が溶融、除去できるもの
を用いる。ボンディングワイヤ26として被覆線を使用
した場合には、上述の非導電性接着剤層でボンディング
ワイヤ26同士を電気的に絶縁する必要は、必ずしもな
い。図1中、Aはボンディングワイヤ26同士を接続し
た接続点を示している。ボンディングワイヤ26として
被覆線を使用した場合の接続点Aの構造は、拡大して図
2に示されている。図2(a)は平面図、図2(b)は
断面図であり、接続点は金属ボール状に形成されてい
る。
いることもできる。この場合、被覆線の被覆材は、ボン
ディング時の熱で電気絶縁層層が溶融、除去できるもの
を用いる。ボンディングワイヤ26として被覆線を使用
した場合には、上述の非導電性接着剤層でボンディング
ワイヤ26同士を電気的に絶縁する必要は、必ずしもな
い。図1中、Aはボンディングワイヤ26同士を接続し
た接続点を示している。ボンディングワイヤ26として
被覆線を使用した場合の接続点Aの構造は、拡大して図
2に示されている。図2(a)は平面図、図2(b)は
断面図であり、接続点は金属ボール状に形成されてい
る。
【0019】本実施例は、従来行われていたような、予
め基板上に必要な配線を形成しておく必要がないので、
基板のパターン設計から製作完了に要する期間が短縮さ
れ、また製造工程に要する時間も短縮される。ボンディ
ングワイヤによる結線は、他の結線方法に比べて、極め
て簡単であるので、作業能率が高い。また、設計変更が
あっても、ボンディングワイヤ26による接続を変更す
ることにより、或いはボンディングワイヤ26の接続位
置を変えることにより、簡単に対応することができる。
ICチップ16やチップ部品18等によって生じた熱
は、キャビティ20の内面の金属層22とそれに接続し
た基板電極14とを介して外部に伝導し、放熱されるの
で、MCMの温度が上昇せず、MCM内の各素子の特性
を充分に発揮させることができる。
め基板上に必要な配線を形成しておく必要がないので、
基板のパターン設計から製作完了に要する期間が短縮さ
れ、また製造工程に要する時間も短縮される。ボンディ
ングワイヤによる結線は、他の結線方法に比べて、極め
て簡単であるので、作業能率が高い。また、設計変更が
あっても、ボンディングワイヤ26による接続を変更す
ることにより、或いはボンディングワイヤ26の接続位
置を変えることにより、簡単に対応することができる。
ICチップ16やチップ部品18等によって生じた熱
は、キャビティ20の内面の金属層22とそれに接続し
た基板電極14とを介して外部に伝導し、放熱されるの
で、MCMの温度が上昇せず、MCM内の各素子の特性
を充分に発揮させることができる。
【0020】第2実施例 次に、図3を参照して本発明の第2の実施例について説
明する。図3は、本発明に係る第2の実施例のMCMの
構成を示す断面図である。なお、先の実施例で説明した
ものと同一または相当する部分には同一符号を付し説明
を省略する。図3に示す第2実施例のMCM30では、
第1実施例のMCM10と同様に、基板電極14の少な
くとも一部に接続した金属層22を底面に備えたキャビ
ティ20内にICチップ16やチップ部品18等を配置
し、これらICチップ16及びチップ部品18の底面を
導電性のダイアタッチ剤24によりキャビティ20底面
の金属層22に接合している。ICチップ16及びチッ
プ部品18間、あるいはICチップ16やチップ部品1
8と基板12の電極14との間の接続は、第1配線層3
2としてボンディングワイヤにより結線されている。
明する。図3は、本発明に係る第2の実施例のMCMの
構成を示す断面図である。なお、先の実施例で説明した
ものと同一または相当する部分には同一符号を付し説明
を省略する。図3に示す第2実施例のMCM30では、
第1実施例のMCM10と同様に、基板電極14の少な
くとも一部に接続した金属層22を底面に備えたキャビ
ティ20内にICチップ16やチップ部品18等を配置
し、これらICチップ16及びチップ部品18の底面を
導電性のダイアタッチ剤24によりキャビティ20底面
の金属層22に接合している。ICチップ16及びチッ
プ部品18間、あるいはICチップ16やチップ部品1
8と基板12の電極14との間の接続は、第1配線層3
2としてボンディングワイヤにより結線されている。
【0021】第1配線層32上には、ポリイミド絶縁層
28が、非導電性接着剤層として設けられている。更
に、ポリイミド絶縁層28の孔34を通してICチップ
16等の配線を引出し、第2配線層36が形成されてい
る。なお、図3中、Bはボンディングワイヤ同士の接続
点を示し、図4は、その拡大図である。図4に示すよう
に、ボンディングワイヤ36は、ポリイミド絶縁層28
の孔34を通ってICチップ18から垂直に立ち上がっ
た後、ポリイミド絶縁層28の上面に沿って水平に曲が
る。一方のボンディングワイヤ36aは、ポリイミド絶
縁層28の上面を延在し、次いで上方に曲がった曲線部
36bを形成した後、ボンディングワイヤ36の曲がり
部に接続する。
28が、非導電性接着剤層として設けられている。更
に、ポリイミド絶縁層28の孔34を通してICチップ
16等の配線を引出し、第2配線層36が形成されてい
る。なお、図3中、Bはボンディングワイヤ同士の接続
点を示し、図4は、その拡大図である。図4に示すよう
に、ボンディングワイヤ36は、ポリイミド絶縁層28
の孔34を通ってICチップ18から垂直に立ち上がっ
た後、ポリイミド絶縁層28の上面に沿って水平に曲が
る。一方のボンディングワイヤ36aは、ポリイミド絶
縁層28の上面を延在し、次いで上方に曲がった曲線部
36bを形成した後、ボンディングワイヤ36の曲がり
部に接続する。
【0022】第3実施例 図5は、図3に示すMCMを更に加工して多層3次元に
形成した第3実施例の構成を示す断面図である。図5に
示す第3実施例のMCM40において、基板12、基板
電極14、ICチップ16、チップ部品18、キャビテ
ィ20、金属層22、ダイアタッチ剤24、ポリイミド
絶縁層28、第1配線層32、孔34、第2配線層36
は、上述の第2実施例のMCM30と同じ構成である。
MCM40は、更に、第2ポリイミド絶縁層42と、そ
の上に配置された別のICチップ44と、同じく別のチ
ップ部品46とを備え、ICチップ44及びチップ部品
46とは第3配線層48を介して相互に、更に第2ポリ
イミド絶縁層42に設けられた孔50を通して第2配線
層36に接続されている。なお、第1ポリイミド絶縁層
28、第2ポリイミド絶縁層42は、ポリイミドフィル
ムで形成してもよく、あるいは液状ポリイミドを塗布し
たあと硬化させたものでもよい。
形成した第3実施例の構成を示す断面図である。図5に
示す第3実施例のMCM40において、基板12、基板
電極14、ICチップ16、チップ部品18、キャビテ
ィ20、金属層22、ダイアタッチ剤24、ポリイミド
絶縁層28、第1配線層32、孔34、第2配線層36
は、上述の第2実施例のMCM30と同じ構成である。
MCM40は、更に、第2ポリイミド絶縁層42と、そ
の上に配置された別のICチップ44と、同じく別のチ
ップ部品46とを備え、ICチップ44及びチップ部品
46とは第3配線層48を介して相互に、更に第2ポリ
イミド絶縁層42に設けられた孔50を通して第2配線
層36に接続されている。なお、第1ポリイミド絶縁層
28、第2ポリイミド絶縁層42は、ポリイミドフィル
ムで形成してもよく、あるいは液状ポリイミドを塗布し
たあと硬化させたものでもよい。
【0023】本実施例は、このような構成により、通常
のボンディングワイヤによる多層回路形成、或いは下層
のICチップ及びチップ部品上にポリイミド絶縁層を介
して別のICチップ及びチップ部品を搭載した多層3次
元MCMを実現している。
のボンディングワイヤによる多層回路形成、或いは下層
のICチップ及びチップ部品上にポリイミド絶縁層を介
して別のICチップ及びチップ部品を搭載した多層3次
元MCMを実現している。
【0024】次に、図6及び図7を参照して、図5に示
す3次元MCMの製造プロセスを説明する。図6及び図
7は、MCMの各製造工程を説明するためのMCMの断
面図であり、図6は工程(a)から(e)を示し、図7
はそれに続く工程(f)から(i)を示す。 工程(a) セラミックあるいは有機材料からなる基板
12を機械加工して、ICチップ等の素子を配置するキ
ャビティ20を形成する。 工程(b) キャビティ20内面と基板12上に金属層
(メタライズ層)22を形成する。キャビティ20内の
金属層22はICチップ16等をグランド電位に固定す
るもので、基板12上の金属層は基板電極14である。 工程(c) キャビティ20内の金属層22上にICチ
ップ16及び他のチップ部品18をマウントし、導電性
接着剤あるいはハンダで接合する。 工程(d) 微細金属線ボンダ(ワイヤボンダを改良し
たもの)を使用して、素子間を微細金属線によりワイヤ
ボンディング接続して第1配線層32を形成する。微細
金属線として、ここでは被覆線を用いる。この被覆はボ
ンディング時の熱によって分解する樹脂で構成されてい
る。 工程(e) 第1配線層32を形成した上に電気絶縁層
として感光性ポリイミド樹脂層28をコウティングす
る。更に、フォトリソグラフィにより所定電極部のとこ
ろを開口して孔34を形成する。
す3次元MCMの製造プロセスを説明する。図6及び図
7は、MCMの各製造工程を説明するためのMCMの断
面図であり、図6は工程(a)から(e)を示し、図7
はそれに続く工程(f)から(i)を示す。 工程(a) セラミックあるいは有機材料からなる基板
12を機械加工して、ICチップ等の素子を配置するキ
ャビティ20を形成する。 工程(b) キャビティ20内面と基板12上に金属層
(メタライズ層)22を形成する。キャビティ20内の
金属層22はICチップ16等をグランド電位に固定す
るもので、基板12上の金属層は基板電極14である。 工程(c) キャビティ20内の金属層22上にICチ
ップ16及び他のチップ部品18をマウントし、導電性
接着剤あるいはハンダで接合する。 工程(d) 微細金属線ボンダ(ワイヤボンダを改良し
たもの)を使用して、素子間を微細金属線によりワイヤ
ボンディング接続して第1配線層32を形成する。微細
金属線として、ここでは被覆線を用いる。この被覆はボ
ンディング時の熱によって分解する樹脂で構成されてい
る。 工程(e) 第1配線層32を形成した上に電気絶縁層
として感光性ポリイミド樹脂層28をコウティングす
る。更に、フォトリソグラフィにより所定電極部のとこ
ろを開口して孔34を形成する。
【0025】工程(f) 第2配線層36を(d)と同
様にして結線する。ここで、(d)、(f)工程とも被
覆線を用いてボンディングいるので、ポリイミド樹脂層
28を省略することも可能であるが、この点は回路特性
や信頼性を充分考慮して選択する。 工程(g) 第2配線層36を形成した後、その上に、
上部部品を実装するための電気絶縁層42を形成する。
この絶縁層42はポリイミド、エポキシ等を用い、フォ
トリソグラフィにより開口部50をパターニングする。 工程(h) 上部部品としてICチップ44及びチップ
部品46を電気絶縁層42上に配置する。ここで、メタ
ライズ層が必要な場合には、(b)と同様にメタライズ
層を形成する。 工程(i) 素子44、46及び電極間を(d)と同様
に結線して第3配線層48を形成してMCM40の製作
を終了する。更に、その上に素子の積層が必要な場合に
は、工程(e)から(f)を同様に繰り返す。 工程(j) 実装済のMCM40を、セラミックあるい
は金属等のパッケージに入れ、外部電極との接続をとっ
て電気チェックを行い、製品として完成させる。
様にして結線する。ここで、(d)、(f)工程とも被
覆線を用いてボンディングいるので、ポリイミド樹脂層
28を省略することも可能であるが、この点は回路特性
や信頼性を充分考慮して選択する。 工程(g) 第2配線層36を形成した後、その上に、
上部部品を実装するための電気絶縁層42を形成する。
この絶縁層42はポリイミド、エポキシ等を用い、フォ
トリソグラフィにより開口部50をパターニングする。 工程(h) 上部部品としてICチップ44及びチップ
部品46を電気絶縁層42上に配置する。ここで、メタ
ライズ層が必要な場合には、(b)と同様にメタライズ
層を形成する。 工程(i) 素子44、46及び電極間を(d)と同様
に結線して第3配線層48を形成してMCM40の製作
を終了する。更に、その上に素子の積層が必要な場合に
は、工程(e)から(f)を同様に繰り返す。 工程(j) 実装済のMCM40を、セラミックあるい
は金属等のパッケージに入れ、外部電極との接続をとっ
て電気チェックを行い、製品として完成させる。
【0026】本方法によれば、上層に別のICチップ及
びチップ部品を搭載するために、搭載面を平坦化するこ
とが簡単であり、微細金属線による配線は、設計変更に
対するフレキシビリティがあり、製作コストが低い。
びチップ部品を搭載するために、搭載面を平坦化するこ
とが簡単であり、微細金属線による配線は、設計変更に
対するフレキシビリティがあり、製作コストが低い。
【0027】
【発明の効果】以上説明したように、請求項1に記載の
本発明は、半導体チップ及び素子を基板のキャビティ内
に配置し、キャビティ底面の金属層上に導電性接着剤に
よりそれぞれ接着し、半導体チップ、素子及び基板電極
との間をボンディングワイヤにより接続し、更に非導電
性接着剤層によりボンディングワイヤを相互に電気的に
絶縁するとともに基板に対して保持固定することによ
り、以下の効果を奏することができる。 (1)従来のように予め基板に必要な配線を形成してお
く必要がないので、パターン設計に要する期間を短縮す
ると共に設計変更にも容易に追随できるマルチチップモ
ジュールを実現している。 (2)キャビティ底面に形成した金属層を基板周辺部の
電極の少なくとも一部に接続しているので、素子から発
熱された熱は、金属層及び基板電極を介して外部に放熱
される。従って、本発明に係るマルチチップモジュール
は、従来のマルチチップモジュールに比べて放熱特性が
格段に良く、モジュール内温度を所定値に維持できるた
め、実装した各素子の性能を充分に発揮させることがで
きる。 (3)ワイヤボンディングにより結線することにより、
結線工程が簡単になり、作業能率を向上させることがで
きる。 請求項4の発明は、下層の配線面を電気絶縁層(例え
ば、ポリイミド層)で覆うことにより、多層配線が可能
となり、更に電気絶縁層上に別の半導体チップ等を搭載
して、3次元マルチチップモジュールを形成することが
でき、高密度実装化が図れる。
本発明は、半導体チップ及び素子を基板のキャビティ内
に配置し、キャビティ底面の金属層上に導電性接着剤に
よりそれぞれ接着し、半導体チップ、素子及び基板電極
との間をボンディングワイヤにより接続し、更に非導電
性接着剤層によりボンディングワイヤを相互に電気的に
絶縁するとともに基板に対して保持固定することによ
り、以下の効果を奏することができる。 (1)従来のように予め基板に必要な配線を形成してお
く必要がないので、パターン設計に要する期間を短縮す
ると共に設計変更にも容易に追随できるマルチチップモ
ジュールを実現している。 (2)キャビティ底面に形成した金属層を基板周辺部の
電極の少なくとも一部に接続しているので、素子から発
熱された熱は、金属層及び基板電極を介して外部に放熱
される。従って、本発明に係るマルチチップモジュール
は、従来のマルチチップモジュールに比べて放熱特性が
格段に良く、モジュール内温度を所定値に維持できるた
め、実装した各素子の性能を充分に発揮させることがで
きる。 (3)ワイヤボンディングにより結線することにより、
結線工程が簡単になり、作業能率を向上させることがで
きる。 請求項4の発明は、下層の配線面を電気絶縁層(例え
ば、ポリイミド層)で覆うことにより、多層配線が可能
となり、更に電気絶縁層上に別の半導体チップ等を搭載
して、3次元マルチチップモジュールを形成することが
でき、高密度実装化が図れる。
【図1】本発明の第1の実施例の斜視図である。
【図2】図1におけるA点の拡大図で、(a)は平面
図、(b)は断面図である。
図、(b)は断面図である。
【図3】本発明の第2の実施例の断面図である。
【図4】第3図におけるB点の拡大図である。
【図5】本発明の第3の実施例の断面図である。
【図6】3次元マルチチップモジュールの製造プロセス
を示す図である。
を示す図である。
【図7】図6に続く3次元マルチチップモジュールの製
造プロセスを示す図である。
造プロセスを示す図である。
10 第1実施例のマルチチップモジュール 12 基板 14 基板電極 16 ICチップ 18 チップ部品 20 キャビティ 22 金属層 24 導電性接着剤 26 微細金属線(ボンディングワイヤ) 28 非導電性接着剤層(ポリイミド層) 30 第2実施例のマルチチップモジュール 32 第1配線層 34 第1非導電性接着剤層(ポリイミド層)の
孔 36 第2配線層 40 第3実施例のマルチチップモジュール 42 第2非導電性接着剤層(ポリイミド層) 44 別のICチップ 46 別のチップ部品 48 第3配線層 50 第2非導電性接着剤層(ポリイミド層)の
孔
孔 36 第2配線層 40 第3実施例のマルチチップモジュール 42 第2非導電性接着剤層(ポリイミド層) 44 別のICチップ 46 別のチップ部品 48 第3配線層 50 第2非導電性接着剤層(ポリイミド層)の
孔
Claims (4)
- 【請求項1】 半導体チップと、 半導体チップ以外の部品素子と、 周辺部に基板電極を備え、かつ上方に開口したキャビテ
ィを有し、該キャビティの底面には前記基板電極の少な
くとも一部と接続するように金属層が形成された基板と
を備えたマルチチップモジュールであって、 前記半導体チップ及び部品素子は、前記キャビティ内に
配置され、かつ前記金属層上にそれぞれ導電性接着剤に
より接着されるか、又は導電性接合剤により接合され、 前記半導体チップ、部品素子及び前記基板電極との間
は、ボンディングワイヤにより接続され、 前記ボンディングワイヤは、非導電性接着剤層により、
相互に電気的に絶縁されているとともに、前記基板に対
して保持固定されていることを特徴とするマルチチップ
モジュール。 - 【請求項2】 前記非導電性接着剤層は、ポリイミド樹
脂からなることを特徴とする請求項1記載のマルチチッ
プモジュール。 - 【請求項3】 前記基板のキャビティの底面に被着され
た金属層は、前記半導体チップをグランド電位に固定す
るものであることを特徴とする請求項1記載のマルチチ
ップモジュール。 - 【請求項4】 請求項1に記載のマルチチップモジュー
ル表面の非導電性接着剤層に孔を形成し、 前記非導電性接着剤層上に別の半導体チップ及び半導体
チップ以外の部品素子を装着し、 下層の半導体チップ、部品素子及び電極との間を接続す
るボンディングワイヤと前記上層の別の半導体チップと
部品素子とを前記孔を介して別のボンディングワイヤに
より接続して多層3次元に構成したことを特徴とするマ
ルチチップモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141309A JPH06334113A (ja) | 1993-05-21 | 1993-05-21 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141309A JPH06334113A (ja) | 1993-05-21 | 1993-05-21 | マルチチップモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334113A true JPH06334113A (ja) | 1994-12-02 |
Family
ID=15288901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5141309A Pending JPH06334113A (ja) | 1993-05-21 | 1993-05-21 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334113A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004073064A1 (ja) * | 2003-02-17 | 2004-08-26 | Renesas Technology Corp. | 半導体装置 |
| CN1332440C (zh) * | 2004-06-02 | 2007-08-15 | 富士通株式会社 | 半导体器件 |
| JP2007214545A (ja) * | 2006-01-10 | 2007-08-23 | Semiconductor Energy Lab Co Ltd | 半導体装置、半導体装置の作製方法、及びrfidタグ |
| US8404525B2 (en) | 2006-01-10 | 2013-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of semiconductor device, and RFID tag |
| JP2013528946A (ja) * | 2010-05-20 | 2013-07-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 異種3dスタックにおける改良されたモジュラリティ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318802A (ja) * | 1987-06-22 | 1988-12-27 | Sumitomo Electric Ind Ltd | 集積回路パツケ−ジ |
| JPH0353853U (ja) * | 1989-09-29 | 1991-05-24 | ||
| JPH03152967A (ja) * | 1989-11-09 | 1991-06-28 | Nec Corp | 混成集積回路装置 |
| JPH0536863A (ja) * | 1991-07-26 | 1993-02-12 | Sony Corp | 半導体装置 |
| JPH0555398A (ja) * | 1991-08-22 | 1993-03-05 | Fujitsu Ltd | 半導体装置 |
-
1993
- 1993-05-21 JP JP5141309A patent/JPH06334113A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318802A (ja) * | 1987-06-22 | 1988-12-27 | Sumitomo Electric Ind Ltd | 集積回路パツケ−ジ |
| JPH0353853U (ja) * | 1989-09-29 | 1991-05-24 | ||
| JPH03152967A (ja) * | 1989-11-09 | 1991-06-28 | Nec Corp | 混成集積回路装置 |
| JPH0536863A (ja) * | 1991-07-26 | 1993-02-12 | Sony Corp | 半導体装置 |
| JPH0555398A (ja) * | 1991-08-22 | 1993-03-05 | Fujitsu Ltd | 半導体装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004073064A1 (ja) * | 2003-02-17 | 2004-08-26 | Renesas Technology Corp. | 半導体装置 |
| CN1332440C (zh) * | 2004-06-02 | 2007-08-15 | 富士通株式会社 | 半导体器件 |
| JP2007214545A (ja) * | 2006-01-10 | 2007-08-23 | Semiconductor Energy Lab Co Ltd | 半導体装置、半導体装置の作製方法、及びrfidタグ |
| US8404525B2 (en) | 2006-01-10 | 2013-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of semiconductor device, and RFID tag |
| JP2013528946A (ja) * | 2010-05-20 | 2013-07-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 異種3dスタックにおける改良されたモジュラリティ |
| US9373557B2 (en) | 2010-05-20 | 2016-06-21 | Globalfoundries Inc. | Enhanced modularity in heterogeneous 3D stacks |
| US9390989B2 (en) | 2010-05-20 | 2016-07-12 | Globalfoundries Inc. | Enhanced modularity in heterogeneous 3D stacks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7291929B2 (en) | Semiconductor device and method of manufacturing thereof | |
| CN104520987B (zh) | 具有引线键合互连且基板少的堆叠封装 | |
| JP4505983B2 (ja) | 半導体装置 | |
| EP0863548B1 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| US4616406A (en) | Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein | |
| JP5651608B2 (ja) | インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ | |
| TWI241700B (en) | Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication | |
| JP3499202B2 (ja) | 半導体装置の製造方法 | |
| EP0862217A2 (en) | Semiconductor device and semiconductor multi-chip module | |
| JPH06224246A (ja) | 半導体素子用高多端子化パッケージ | |
| JPH1032279A (ja) | バンプチップスケール半導体パッケージのバンプ形成方法とその半導体パッケージ及びバンプ | |
| US5457071A (en) | Stackable vertical thin package/plastic molded lead-on-chip memory cube | |
| JP2002184934A (ja) | 半導体装置及びその製造方法 | |
| US5989935A (en) | Column grid array for semiconductor packaging and method | |
| JP3728847B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JP2002050721A (ja) | 電子装置及びその製造方法 | |
| JPH0888316A (ja) | ハイブリッドic及びその製造方法 | |
| US7838333B2 (en) | Electronic device package and method of manufacturing the same | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JPS61168926A (ja) | 樹脂基板 | |
| JPH0582713A (ja) | マルチチツプモジユール及びその製造方法 | |
| JP2769296B2 (ja) | 半導体ダイ用パッケージ及びその製造方法 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 |