JPH1093019A - モノリシックマイクロ波集積回路 - Google Patents

Abstract

(57)【要約】 【課題】ＭＭＩＣを形成する場合に回路のレイアウトに
及ぼす影響を最小限にして、ＩＣチップ上の空間を有効
活用して効率よく、なるべく大容量のバイパスコンデン
サをＭＭＩＣ内部に配置し、ＭＭＩＣ外部への信号の漏
洩を防止する。 【解決手段】半導体基板上に形成された絶縁膜の上に信
号線３３と接地電極３２，３４が延設されている。絶縁
膜上において信号線３３からスタブ４２ａが分岐される
とともにバイアス用パッド４６が設けられている。第１
のＭＩＭコンデンサＣ１は上部電極４２ｂがスタブ４２
ａと接続され、高周波回路で扱う周波数領域の信号の通
過を阻止する。第２のＭＩＭコンデンサＣ２は上部電極
４４が第１のＭＩＭコンデンサＣ１とバイアス用パッド
４６との間にて接続され、高周波回路で扱う周波数より
も低い周波数領域の信号の通過を阻止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロ波やミ
リ波などの高周波信号を取り扱う回路を集積したモノリ
シックマイクロ波ＩＣに関するものである。

【０００２】

【従来の技術】モノリシックマイクロ波ＩＣは超高周波
帯の信号を扱う回路、例えば発振回路や増幅回路、逓倍
回路などを半導体基板上に集積したＩＣであり、略して
ＭＭＩＣ（Ｍonolithic Ｍicrowave Ｉntegrate Ｃir
cuit）と呼ばれている。ＭＭＩＣには例えばトランジス
タのような、高周波信号の増幅・生成等を行う能動素子
が組み込まれており、これらトランジスタを動作させる
ためにバイアス電源を外部から印加する必要がある。

【０００３】バイアス電源を印加するためのいわゆるバ
イアス回路には、高周波回路から高周波信号が電源側に
漏洩するのを防止する必要があり、例えば図１１，１２
に示すような構造も採用されている。図１１，１２に示
す構造は従来から広く用いられているマイクロストリッ
プ線路を用いたＭＭＩＣの例であり、スタブ６０の先端
からバイアスを加える構造をとる。スタブ６０の先端と
バイアス用パッド６１との間には、コンデンサＣ、およ
び抵抗６２を接続し、高周波信号のバイパスと、漏洩し
た信号の減衰を行っている。コンデンサＣは一方の電極
６３をスタブ６０の先端に、もう一方の電極６４を接地
電極に接続する必要がある。ここで、マイクロストリッ
プ線路は基板６５の表面に伝送線路を、裏面に接地電極
を配置する構造をとるため、電極６４は基板６５にビア
ホール６６を開口して接地電極６７と接続している。

【０００４】ここで、コンデンサＣは、スタブ６０の先
端に直接接続する必要があり、回路内の寸法やレイアウ
トが回路の特性に影響する高周波回路では、回路パター
ンのレイアウトの制約がある。さらにこれらのコンデン
サは、一方の電極をバイアスを供給する線路に接続し、
もう一方の電極を接地する必要がある点も問題であり、
コンデンサを配置しやすくするために例えば特開昭６２
−１８３２０６号公報に記載のように、ストリップ線路
で形成したバイアス供給用線路の近傍に、接地電位の電
極を沿って配置する技術がある。

【０００５】

【発明が解決しようとする課題】ＭＭＩＣは元来、小さ
いチップ上に高周波回路を集積することを目的としてい
るが、基板表面上に接地電極を配置して、バイパスコン
デンサを接続しやすくすると、接地電極が高周波回路内
部の信号線と電磁界的に相互作用を及ぼさないよう、信
号線と、接地電極とにある程度の距離をおく必要があ
り、チップが大きくなってしまい、ＭＭＩＣの本来の目
的を満たさない。

【０００６】又、コンデンサＣを接続すべきスタブの先
端は高周波回路の内部に位置するため、容量を稼ぐため
にコンデンサの電極面積を増すと他の高周波回路素子と
干渉してしまう可能性もあり、あまり容量を増やせな
い。

【０００７】このため従来技術をＭＭＩＣに応用する
と、低周波信号のＩＣ外への漏洩は避けられず、ＭＭＩ
Ｃの外部にさらに大容量のコンデンサを外付けし、バイ
パスする必要がある。この場合、コンデンサ実装の手間
がかかるばかりでなく、バイアス用パッドと外部に接続
するコンデンサとの接続線が、ＭＭＩＣ内部の高周波回
路に悪影響を及ぼす可能性もあり、外付けコンデンサを
ＭＭＩＣになるべく近づけて配置する必要がある。

【０００８】この発明はこの問題を解決するためになさ
れたものであり、ＭＭＩＣを形成する場合に回路のレイ
アウトに及ぼす影響を最小限にして、ＩＣチップ上の空
間を有効活用して効率よく、なるべく大容量のバイパス
コンデンサをＭＭＩＣ内部に配置し、ＭＭＩＣ外部への
信号の漏洩を防止することを目的とする。加えて、コン
デンサ等をＭＭＩＣ内部に配置する際、新たなマスクの
追加等を行わずに、ＭＭＩＣの高周波回路を構成する素
子のみで形成し、コストアップや製造工程が複雑になる
のを防ぐことも目的とする。

【０００９】

【課題を解決するための手段】請求項１の記載のよう
に、コプレナー線路形成基板を用い、スタブとバイアス
用パッドとの間において、高周波回路で扱う周波数領域
の信号の通過を阻止する第１のＭＩＭコンデンサと、高
周波回路で扱う周波数よりも低い周波数領域の信号の通
過を阻止する第２のＭＩＭコンデンサとを直列に接続す
る。

【００１０】つまり、伝送線路には、バイパスコンデン
サの接続のしやすさを考慮し、マイクロストリップでは
なくコプレナー線路を用いる。コプレナー線路は信号線
と接地電極とがいずれも基板の表面に配置されており、
信号線の両側に平行して接地電極を設けることにより、
高周波信号の伝達を行う伝送線路である。コプレナー線
路では、接地電極も含めて全ての電極が基板表面にあ
り、基板にビアホールを設ける必要がなく、しかも信号
線に沿って接地電極が配置される構造をとるため、バイ
パスコンデンサの接続に有利となる。又、信号線の幅
（Ｗｓ）と、信号線と接地電極との間隔（Ｗｇ）で線路
の特性インピーダンスが決まり、線路が形成されている
基板の厚みは、周波数で決まる適切な厚み以上の厚さで
あればインピーダンスにはほとんど影響を与えない。

【００１１】さらに、スタブに接続される第１のＭＩＭ
コンデンサにて高周波回路で用いる周波数領域の信号の
通過が阻止されるとともに第２のＭＩＭコンデンサにて
高周波回路で扱う周波数よりも低い周波数領域の信号の
通過が阻止される。このように２つのコンデンサをＭＭ
ＩＣ上に配置することにより、高周波回路の設計に応じ
て長さの決まったスタブの先端には、最小限の大きさの
第１のＭＩＭコンデンサを配置し、より大きく低周波側
の信号を阻止できる第２のＭＩＭコンデンサはＭＭＩＣ
上の余裕のある場所に配置することが可能となり、限ら
れたＭＭＩＣのチップを有効に活用することができる。
よって、コンデンサのレイアウトに柔軟性を持たせるこ
とができる。

【００１２】その結果、ＭＭＩＣを形成する場合に回路
のレイアウトに及ぼす影響を最小限にして、ＩＣチップ
上の空間を有効活用して効率よく、なるべく大容量のバ
イパスコンデンサをＭＭＩＣ内部に配置し、ＭＭＩＣ外
部への信号の漏洩を防止することが可能となる。

【００１３】ここで単純に２つのコンデンサを接続した
だけでは、第１及び第２のＭＩＭコンデンサを結ぶ伝送
線路が、第１のＭＩＭコンデンサで阻止できない周波数
帯城の信号に影響を及ぼす可能性がある。

【００１４】そこで、請求項２に記載のように、第１の
ＭＩＭコンデンサと第２のＭＩＭコンデンサとを接続す
る部分の信号線の線幅Ｗｓと信号線・接地電極間の間隔
Ｗｇを異ならせると、高周波回路内と異なったインピー
ダンスにすることができ、第１のＭＩＭコンデンサの出
口で線路の特性インピーダンスを不連続にして、信号の
第２のＭＩＭコンデンサ側の線路への漏洩が抑制され
る。特にＷｓを小さく、Ｗｇを大きくすることにより、
線路の特性インピーダンスは高くなるため、漏洩防止に
はより効果的である。

【００１５】又、請求項３に記載のように、第１のＭＩ
Ｍコンデンサと第２のＭＩＭコンデンサとの間の接続線
路の線幅を、信号線の線幅より狭くすると、インピーダ
ンスが大きくなりスタブとインピーダンスの不整合が発
生してスタブから高周波信号が漏洩にしにくくなる。

【００１６】又、絶縁膜を上下の電極で挟んだＭＩＭ構
造を採用することによりコンデンサを追加する際のコス
トアップや工程の複雑化が避けられる。この場合、請求
項４，５に示すように、ＭＩＭコンデンサの上部電極、
コンデンサ間の接続線路、コンデンサ・パッド間の接続
線路を、信号線と同一の金属層で構成し、下部電極は絶
縁膜と半導体基板との間に形成した金属層を用い、下部
電極を絶縁膜に形成したコンタクトホールを介して接地
電極と接続することにより、容易にバイパスコンデンサ
を形成することができる。

【００１７】しかも、絶縁膜は高周波回路内でトランジ
スタ等を保護する目的で形成するパッシベーション膜と
兼用し、ＭＩＭコンデンサの下部電極はトランジスタ等
のソース・ドレイン電極と兼用すれば、ＭＩＭコンデン
サの上部電極は前述の通りコプレナー線路の信号線と共
通の材質なので、特に新たにマスクを追加することな
く、従来の工程のままでＭＭＩＣ上にバイパスコンデン
サを追加することができる。

【００１８】このようにして、コンデンサ等をＭＭＩＣ
内部に配置する際、新たなマスクの追加等を行わずに、
ＭＭＩＣの高周波回路を構成する素子のみで形成し、コ
ストアップや製造工程が複雑になるのを防ぐことが可能
となる。

【００１９】又、バイアス電源への信号の漏洩がより問
題となる場合には、請求項６に記載のように第１のＭＩ
Ｍコンデンサと第２のＭＩＭコンデンサの間、あるいは
第２のＭＩＭコンデンサとバイアス用パッドとの間に抵
抗を挿入すればよい。

【００２０】ここで、挿入する抵抗は、請求項８に記載
のように高周波回路内のトランジスタで用いる半導体層
や、請求項７に記載のように例えばＴｉ（チタン）など
の比抵抗の比較的高い金属を用いることにより、特にマ
スクを増やすことなく形成可能である。

【００２１】

【発明の実施の形態】以下、この発明の実施の形態を図
面に従って説明する。本実施の形態においては、電圧制
御発振器（ＶＣＯ；Ｖoltage ＣontorolledＯscillato
r ）に具体化している。本装置は、３０ＧＨｚ帯のミリ
波信号を扱うＭＭＩＣである。

【００２２】図１には電圧制御発振器（ＶＣＯ）の回路
構成を示す。ＶＣＯには電界効果トランジスタ１，２が
備えられ、発振部の電界効果トランジスタ１の出力に対
しバッファアンプ用の電界効果トランジスタ２を接続し
た構成をとっている。より詳しくは、電界効果トランジ
スタ１のゲート端子は伝送線路３が接続されている。電
界効果トランジスタ１のソース端子は伝送線路４を介し
て接地されている。電界効果トランジスタ１のドレイン
端子は伝送線路５およびコンデンサ６を介して電界効果
トランジスタ２のゲート端子と接続されている。電界効
果トランジスタ２のドレイン端子は伝送線路７と接続さ
れている。

【００２３】本実施形態では、電界効果トランジスタ
１，２として図２に示すＨＥＭＴ（高移動度電界効果ト
ランジスタ）を用いている。つまり、接地電位の金属製
キャリア１８の上にＭＭＩＣを構成する厚さ４００ｎｍ
のＩｎＰからなる半導体基板２０が実装され、半導体基
板２０上にｉ−Ｉｎ_0.52Ａｌ_0.48Ａｓ層２１、厚さ１６
ｎｍのｉ−Ｉｎ_0.80Ｇａ_0.20Ａｓチャネル層２２、厚さ
４ｎｍのｉ−Ｉｎ_0.53Ｇａ_0.47Ａｓ層２３、厚さ５ｎｍ
のｉ−Ｉｎ_0.52Ａｌ_0.48Ａｓスペーサ層２４、厚さ１０
ｎｍのｎ−Ｉｎ_0.52Ａｌ_0.48Ａｓ層２５、厚さ１０ｎｍ
のｉ−Ｉｎ_0.52Ａｌ_0.48Ａｓ層２６、ｎ−Ｉｎ_0.53Ｇａ
_0.47Ａｓ層２７が順に積層されている。この積層体１９
はＨＥＭＴの活性層に相当する。この積層体の上面には
ｉ−Ｉｎ_{0. 52}Ａｌ_0.48Ａｓ層２６に至るリセス（凹部）
２７ａが形成され、このリセス２７ａ内にはフィンガー
型ゲート電極２８が形成されている。最表面のｎ−Ｉｎ
_0.53Ｇａ_0.47Ａｓ層２７の上にはソース電極２９とドレ
イン電極３０とが形成されている。

【００２４】尚、ＭＭＩＣのトランジスタ部以外の領域
は活性層１９をエッチング等により除去し、半導体基板
２０を露出させて使用する。図１において、電界効果ト
ランジスタ１における伝送線路３には第１のＭＩＭコン
デンサＣ１の一方の電極が接続され、さらに、第２のＭ
ＩＭコンデンサＣ２の一方の電極が接続されている。第
１および第２のＭＩＭコンデンサＣ１，Ｃ２の他方の電
極は接地されている。このＭＩＭコンデンサＣ１，Ｃ２
を介してゲートバイアス電圧Ｖg が供給される。この発
振部の電界効果トランジスタ１のゲートバイアス電圧Ｖ
g により発振周波数が制御される。又、伝送線路５とコ
ンデンサ６との間には伝送線路８を介して第１のＭＩＭ
コンデンサＣ１の一方の電極が接続され、さらに、第２
のＭＩＭコンデンサＣ２の一方の電極が接続されてい
る。第１および第２のＭＩＭコンデンサＣ１，Ｃ２の他
方の電極は接地されている。このＭＩＭコンデンサＣ
１，Ｃ２を介してドレインバイアス電圧Ｖd が供給され
る。

【００２５】同様に、バッファ用電界効果トランジスタ
２のゲート端子には伝送線路９を介して第１のＭＩＭコ
ンデンサＣ１の一方の電極が接続され、さらに、第２の
ＭＩＭコンデンサＣ２の一方の電極が接続されている。
第１および第２のＭＩＭコンデンサＣ１，Ｃ２の他方の
電極は接地されている。このコンデンサＣ１，Ｃ２を介
してゲートバイアス電圧Ｖbgが供給される。又、電界効
果トランジスタ２における伝送線路７には伝送線路１０
を介して第１のＭＩＭコンデンサＣ１の一方の電極が接
続され、さらに、第２のＭＩＭコンデンサＣ２の一方の
電極が接続されている。第１および第２のＭＩＭコンデ
ンサＣ１，Ｃ２の他方の電極は接地されている。このコ
ンデンサＣ１，Ｃ２を介してドレインバイアス電圧Ｖbd
が供給される。

【００２６】図３は、ＭＩＭコンデンサＣ１，Ｃ２を含
むバイアス供給回路を示す斜視図であり、ＭＭＩＣ内に
設けたスタブの部分を拡大して表示している。又、図４
には平面図を示す。図５には図４でのＡ−Ａ断面図、図
６には図４でのＢ−Ｂ断面図を示す。

【００２７】図３に示すように、金属製キャリア１８の
上に半導体基板２０が装着され、半導体基板２０の上面
には絶縁膜３１が形成されている。絶縁膜３１は窒化シ
リコンよりなる。この絶縁膜３１の上には、図４に示す
ように、信号線３３が延設されるとともにその両側に接
地電極３２，３４が平行に延設されている。この信号線
３３と接地電極３２，３４とでコプレナー線路を構成し
ている。又、接地電極３４は一部が遮断され、接地電極
３４ａと接地電極３４ｂとに区画されている。接地電極
３４ｂはボンディグワイヤ３５により金属製キャリア１
８と電気的に接続され、ＭＭＩＣの接地電極３４は接地
電位のキャリア１８と同電位になっている。

【００２８】図５に示すように、半導体基板２０の上面
（２７）と絶縁膜３１との間には金属層（下部電極）３
６が帯状に延設され、金属層３６の一端部が絶縁膜３１
に形成されたコンタクトホール３７を通して接地電極３
４ａと接続されるとともに、金属層３６の他端部が絶縁
膜３１に形成されたコンタクトホール３８を通して接地
電極３４ｂと接続されている。

【００２９】同様に、図６に示すように、半導体基板２
０の上面（２７）と絶縁膜３１との間には金属層（下部
電極）３９が帯状に延設され、金属層３９の一端部が絶
縁膜３１に形成されたコンタクトホール４０を通して接
地電極３４ａと接続されるとともに、金属層３９の他端
部が絶縁膜３１に形成されたコンタクトホール４１を通
して接地電極３４ｂと接続されている。

【００３０】図４に示すように、信号線３３からは帯状
の突起部４２が分岐され、突起部４２は金属層３６の上
方まで延びている。突起部４２における分岐箇所から金
属層３６に達するまでの箇所がスタブ４２ａであり、金
属層３６の上方に位置する箇所がコンデンサ上部電極４
２ｂとなっている。スタブ４２ａは高周波回路の設計に
応じた長さとなっている。上部電極４２ｂと絶縁膜３１
と金属層３６とから第１のＭＩＭコンデンサＣ１が構成
されている。又、上部電極４２ｂの先端からは帯状の接
続線路４３が金属層３９に向かって延びている。接続線
路４３の先端には長方形の上部電極４４が形成され、上
部電極４４は金属層３９の上方に位置している。この上
部電極４４と絶縁膜３１と金属層３９とから第２のＭＩ
ＭコンデンサＣ２が構成されている。

【００３１】上部電極４４からは帯状の接続線路４５を
介して絶縁層３１上に配置されたバイアス用パッド４６
と接続されている。バイアス用パッド４６はボンディグ
ワイヤ４７により外部のバイアス電源と接続されてい
る。

【００３２】一方、信号線３３からスタブ４２ａを分岐
している部分には、信号線３３を流れる高周波信号の位
相が、分岐部で乱れるのを防ぐために、エアブリッジ４
８，４９，５０が設けられ、分岐の出入り口を同位相に
している。つまり、図３に示すように、接地電極３２と
接地電極３４ａとを跨ぐエアブリッジ４８、接地電極３
２と接地電極３４ｂとを跨ぐエアブリッジ４９、接地電
極３４ａと接地電極３４ｂとを跨ぐエアブリッジ５０と
を設けている。

【００３３】ここで、ＭＩＭコンデンサＣ１，Ｃ２の下
部電極３６，３９には金の蒸着薄膜等が用いられ、信号
線３３、接地電極３２，３４、スタブ４２ａ、上部電極
４２ｂ，４４、バイアス用パッド４６、接続線路４３，
４５には金のメッキ膜が用いられる。

【００３４】つまり、製造の際には、ＩｎＰ基板２０上
に、ＭＭＩＣの高周波回路で用いるトランジスタの活性
層１９となる半導体膜積層構造体２１〜２７を結晶成長
にて形成し、トランジスタ部以外の不要な活性層１９を
エッチング等により除去した後、トランジスタ部を製造
する各工程のうちで、図２のソース・ドレイン電極２
９，３０上に中間配線電極（図２中、符号１５で示す）
を形成する工程で、ＭＩＭコンデンサの下部電極（金の
蒸着薄膜等）３６，３９を形成する。又、窒化シリコン
からなる絶縁膜３１を１００ｎｍ形成した後に、コンタ
クトホール３７，３８，４０，４１を開口し、その後
に、金のメッキによりスタブ４２ａ，上部電極４２ｂお
よび接地電極３２，３４を形成する。尚、この工程では
信号線３３や第２のＭＩＭコンデンサＣ２の上部電極４
４、バイアス用パッド４６、第１と第２のＭＩＭコンデ
ンサの接続線路４３、第２のＭＩＭコンデンサＣ２とバ
イアス用パッド４６との接続線路４５等もすべて同一の
メッキ電極で形成する。

【００３５】電極および線路のサイズは以下の通りであ
る。まず、信号線３３の線幅Ｗｓは５０μｍ、信号線３
３と接地電極３２，３４との間隔Ｗｇは４３μｍとして
いる。この場合のコプレナー線路の特性インピーダンス
は５０Ωである。スタブ４２ａの幅は信号線幅Ｗｓと同
一となっている。又、第１と第２のＭＩＭコンデンサの
接続線路４３は線幅を１０μｍと細くしている。この結
果、接続線路４３の特性インピーダンスは約８５０Ωと
高周波回路のインピーダンスに比べて高くなり、スタブ
４２ａとインピーダンスの不整合が発生するために、ス
タブ４２ａから高周波信号が漏洩しにくくすることがで
きる。第２のＭＩＭコンデンサＣ２とバイアス用パッド
４６との間の接続線路４５の線幅も１０μｍとなってい
る。

【００３６】第１のＭＩＭコンデンサＣ１の上部電極４
２ｂと下部電極３６とが重なる領域は、５０μｍ×３０
μｍ、第２のＭＩＭコンデンサＣ２の領域は１００μｍ
×３００μｍとした。この場合、第１のＭＩＭコンデン
サＣ１の容量は約１ＰＦ、第２のＭＩＭコンデンサＣ２
の容量は約２０ＰＦである。

【００３７】以上の構造を用いることにより、第１のＭ
ＩＭコンデンサＣ１で１０ＧＨｚ以上の信号を、第２の
ＭＩＭコンデンサＣ２で５００ＭＨｚ〜１ＧＨｚの信号
をそれぞれ接地電極にバイパスでき、バイアス電源側へ
の漏洩を阻止することができる。

【００３８】尚、図４では第１のＭＩＭコンデンサＣ１
はスタブ４２ａの延長線上に配置しているが、高周波信
号は、スタブ４２ａ先端に配置した第１のＭＩＭコンデ
ンサＣ１でバイパスされ、しかも接続線路４３とのイン
ピーダンス不整合の効果により第２のＭＩＭコンデンサ
Ｃ２側に漏洩しないために、第２のＭＩＭコンデンサＣ
２はＭＭＩＣ内の自由な位置に配置することができる。
回路によっては、例えば複数のスタブの間など、比較的
スペースに余裕のある場所がＭＭＩＣ内に存在する場合
がある。この場合、第２のＭＩＭコンデンサＣ２を余裕
のあるスペースに配置し、チップ面積を効率よく利用す
るとともに、コンデンサの電極面積をより大きくして、
容量を稼ぎ、信号の漏洩防止能力を高めることが可能で
ある。

【００３９】このように低周波側の信号のバイアス電源
への漏洩を防止する回路をＭＭＩＣ内部に設けることが
可能になる。このため、特に外部に回路を付加しなくと
も、ＭＭＩＣの寄生発振等を防止することができる。
又、漏洩防止回路で用いるバイバスコンデンサをＭＭＩ
Ｃ内部に自由にレイアウトできるため、チップ面積を有
効に活用し、大容量のコンデンサを配置することが可能
となる。

【００４０】このように本実施の形態は下記の特徴を有
する。 （イ）コプレナー線路形成基板を用い、スタブ４２ａと
バイアス用バッド４６との間において、高周波回路で扱
う周波数領域の信号の通過を阻止する第１のＭＩＭコン
デンサＣ１と、高周波回路で扱う周波数よりも低い周波
数領域の信号の通過を阻止する第２のＭＩＭコンデンサ
Ｃ２とを直列に接続した。よって、最小限の大きさの第
１のＭＩＭコンデンサＣ１を配置するとともに、より大
きく低周波側の信号を阻止できる第２のＭＩＭコンデン
サＣ２をＭＭＩＣ上の余裕のある場所に配置することが
可能となり、ＭＭＩＣを形成する場合に回路のレイアウ
トに及ぼす影響を最小限にして、ＩＣチップ上の空間を
有効活用して効率よく、なるべく大容量のバイパスコン
デンサをＭＭＩＣ内部に配置し、ＭＭＩＣ外部への信号
の漏洩を防止することが可能となる。 （ロ）第１のＭＩＭコンデンサＣ１と第２のＭＩＭコン
デンサＣ２とを接続する部分における信号線３３の線幅
Ｗｓと信号線・接地電極間の間隔Ｗｇを異ならせて、高
周波回路内と異なったインピーダンスにすることによ
り、第１のＭＩＭコンデンサＣ１の出口で線路の特性イ
ンピーダンスを不連続にして、信号の第２のＭＩＭコン
デンサＣ２側の線路への漏洩を抑制することができる。 （ハ）第１のＭＩＭコンデンサＣ１と第２のＭＩＭコン
デンサＣ２との間の接続線路４３の線幅を、信号線３３
の線幅より狭くしたので、インピーダンスが大きくなり
スタブ４２ａとインピーダンスの不整合が発生してスタ
ブ４２ａから高周波信号が漏洩にしにくくなる。 （ニ）絶縁膜を上下の電極で挟んだＭＩＭ構造を採用し
てコンデンサを追加する際のコストアップや工程の複雑
化を回避するにあたり、ＭＩＭコンデンサの上部電極４
２ｂ，４４、接続線路４３，４５を、コプレナー線路の
信号線３３と同一の金属層（Ａｕ）で構成し、下部電極
３６，３９は絶縁膜３１と半導体基板１９との間に形成
した金属層（Ａｕ）を用い、下部電極３６，３９の端部
を絶縁膜に形成したコンタクトホール３７，３８，４
０，４１を介して接地電極３４と接続することにより、
容易にバイパスコンデンサを形成することができる。

【００４１】この際、絶縁膜３１は高周波回路内でトラ
ンジスタ等を保護する目的で形成するパッシベーション
膜と兼用し、ＭＩＭコンデンサの下部電極３６，３９は
トランジスタ等のソース・ドレイン電極と兼用すれば、
ＭＩＭコンデンサの上部電極４２ａ，４４はコプレナー
線路の信号線３３と共通の材質なので、特に新たにマス
クを追加することなく、従来の工程のままでＭＭＩＣ上
にバイパスコンデンサを追加することができる。

【００４２】このようにして、コンデンサ等をＭＭＩＣ
内部に配置する際、新たなマスクの追加等を行わずに、
ＭＭＩＣの高周波回路を構成する素子のみで形成し、コ
ストアップや製造工程が複雑になるのを防ぐことが可能
となる。

【００４３】以下、その他の実施の形態を説明する。Ｍ
ＭＩＣで扱う周波数が極めて高い場合、高周波性能に優
れたトランジスタを用いることがある。このようなトラ
ンジスタは、数ＧＨｚ帯で極めて高い利得を持つため、
寄生発振が生じやすく、バイアス回路への不要な信号の
漏洩をより厳密に阻止する必要がある。この場合、上述
した実施形態に加えて、信号減衰用の抵抗をＭＭＩＣ内
に内蔵するとより効果的である。図７および図８にこの
ような目的で作製した実施形態を示す。

【００４４】図７は、第２のＭＩＭコンデンサＣ２とバ
イアス用パッド４６との間に抵抗５１を直列に接続した
例であり、第２のＭＩＭコンデンサＣ２で阻止しきれな
かったＭＨｚオーダの信号を抵抗５１で減衰させる構造
をとっている。

【００４５】又、図８は第１及び第２のＭＩＭコンデン
サＣ１，Ｃ２の間に抵抗５２を接続した例であり、第１
のＭＩＭコンデンサＣ１で阻止しきれなかった、高周波
回路で用いる周波数よりもやや低い領域の信号を抵抗５
２で減衰させる構造である。特に図８は、高周波回路で
用いる周波数が比較的低い場合や、第１のＭＩＭコンデ
ンサＣ１の電極面積をあまり大きくできない場合に有効
である。

【００４６】尚、図７，８では、スタブ４２ａの横にス
ペースの余裕がある場合を想定し、第２のＭＩＭコンデ
ンサＣ２をスタブ４２ａの延長線上ではなく、スタブ４
２ａの横に配置している例を示している。

【００４７】このように、第１のＭＩＭコンデンサＣ１
と第２のＭＩＭコンデンサＣ２の間、あるいは第２のＭ
ＩＭコンデンサＣ２とバイアス用パッド４６との間に抵
抗を挿入することにより、バイアス電源への信号の漏洩
が回避できる。尚、コンデンサ間とコンデンサ・パッド
間の両方に抵抗を挿入してもよい。

【００４８】抵抗５１，５２の構造・製造法について図
９および図１０を用いて説明する。図９は抵抗体に金属
を用いた例である。半導体基板２０上にＴｉ（チタン）
の薄膜よりなる金属層５６を１００ｎｍ形成し、抵抗体
として用いる。この抵抗体は絶縁膜３１に開口したコン
タクトホール５３ａ，５３ｂを介して線路５４，５５に
直列に接続されている。

【００４９】図１０は抵抗体に半導体を用いた例であ
る。基本的な構造は図９と同じであるが、抵抗体に高周
波回路内のトランジスタ等を構成するための半導体活性
層（図２の２１〜２７に相当）１９を用いている。この
抵抗体はＭＭＩＣの製造工程の中で、高周波回路内のト
ランジスタ部の素子分離を行うメサエッチング工程で、
抵抗の部分にも活性層を残すことで実現できる。

【００５０】図９および図１０に示した例では、いずれ
の場合も抵抗体の幅と長さとの比を変えることにより抵
抗値を調節することができるが、図９は抵抗体に金属を
用いているため、ドレインバイアス供給回路のような比
較的抵抗の少ない用途に、図１０は抵抗体に半導体を用
いているため、ゲートバイアス供給回路のような比較的
抵抗の高い用途にそれぞれ適している。

【００５１】このように、挿入する抵抗は、高周波回路
内のトランジスタで用いる半導体層や、例えばＴｉなど
の比抵抗の比較的高い金属を用いることにより、特にマ
スクを増やすことなく形成可能となる。即ち、バイパス
コンデンサや、図９，１０で示した抵抗は、ＭＭＩＣの
高周波回路部分で用いている電極や絶縁膜をそのまま利
用しているため、マスクの追加や製造工程の追加を行う
ことなく適用することが可能である。

【図面の簡単な説明】

【図１】 電圧制御発振器（ＶＣＯ）の回路構成図。

【図２】 ＨＥＭＴ（高移動度電界効果トランジスタ）
の断面図。

【図３】 ＭＭＩＣ内に設けたスタブの部分の斜視図。

【図４】 同じく平面図。

【図５】 図４でのＡ−Ａ断面図。

【図６】 図４でのＢ−Ｂ断面図。

【図７】 ＭＭＩＣ内に設けたスタブの部分の平面図。

【図８】 ＭＭＩＣ内に設けたスタブの部分の平面図。

【図９】 抵抗を説明するための平面及び断面図。

【図１０】 抵抗を説明するための平面及び断面図。

【図１１】 従来のＭＭＩＣ内に設けたスタブの部分の
平面図。

【図１２】 図１１のＦ−Ｆ断面図。

【符号の説明】

１９…活性層、２０…半導体基板、３１…絶縁膜、３２
…接地電極、３３…信号線、３４…接地電極、３６…下
部電極としての金属層、３７…コンタクトホール、３８
…コンタクトホール、３９…下部電極としての金属層、
４０…コンタクトホール、４１…コンタクトホール、４
２ａ…スタブ、４２ｂ…上部電極、４３…接続線路、４
５…接続線路、４６…バイアス用パッド、５１…抵抗、
５２…抵抗、５６…金属層、５７…半導体層。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成された絶縁膜の上に
   延設された信号線と、 前記絶縁膜上に延設された接地電極と、 前記絶縁膜上において前記信号線から分岐したスタブ
   と、 前記絶縁膜上に配置され、集積回路で用いる素子にバイ
   アス電圧を印加するためのバイアス用パッドと、 絶縁膜を上下の電極で挟んだＭＩＭ構造をなし、前記半
   導体基板上において上部電極が前記スタブと接続される
   とともに下部電極が前記接地電極と接続され、高周波回
   路で扱う周波数領域の信号の通過を阻止する第１のＭＩ
   Ｍコンデンサと、 絶縁膜を上下の電極で挟んだＭＩＭ構造をなし、前記半
   導体基板上において上部電極が前記第１のＭＩＭコンデ
   ンサと前記バイアス用パッドとの間にて接続されるとと
   もに下部電極が前記接地電極と接続され、高周波回路で
   扱う周波数よりも低い周波数領域の信号の通過を阻止す
   る第２のＭＩＭコンデンサとを備えたことを特徴とする
   モノリシックマイクロ波集積回路。
2. 【請求項２】 前記信号線の線幅と、信号線・接地電極
   間の間隔とを異ならせた請求項１に記載のモノリシック
   マイクロ波集積回路。
3. 【請求項３】 前記第１のＭＩＭコンデンサと第２のＭ
   ＩＭコンデンサとの間の接続線路の線幅を、前記信号線
   の線幅より狭くした請求項１に記載のモノリシックマイ
   クロ波集積回路。
4. 【請求項４】 前記第１および第２のＭＩＭコンデンサ
   の上部電極、第１と第２のＭＩＭコンデンサ間の接続線
   路、第２のＭＩＭコンデンサとバイアス用パッド間の接
   続線路を、それぞれ前記信号線と同一の金属層で構成し
   た請求項１に記載のモノリシックマイクロ波集積回路。
5. 【請求項５】 前記第１および第２のＭＩＭコンデンサ
   の下部電極は、前記絶縁膜と前記半導体基板との間に配
   置された金属層で構成され、当該下部電極は前記絶縁膜
   に形成したコンタクトホールを介して前記接地電極と接
   続した請求項１に記載のモノリシックマイクロ波集積回
   路。
6. 【請求項６】 前記第１のＭＩＭコンデンサと第２のＭ
   ＩＭコンデンサの間、および第２のＭＩＭコンデンサと
   バイアス用パッドの間の内の少なくともいずれか一方に
   抵抗を挿入した請求項１に記載のモノリシックマイクロ
   波集積回路。
7. 【請求項７】 前記抵抗は金属層からなる請求項６に記
   載のモノリシックマイクロ波集積回路。
8. 【請求項８】 前記抵抗は半導体層からなる請求項６に
   記載のモノリシックマイクロ波集積回路。