JPH1093865A

JPH1093865A - 撮像装置

Info

Publication number: JPH1093865A
Application number: JP8243593A
Authority: JP
Inventors: Toru Ishizuya; 徹石津谷
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1996-09-13
Filing date: 1996-09-13
Publication date: 1998-04-10

Abstract

(57)【要約】【課題】本発明は、撮像面上の光像を光電変換し、光
電荷を垂直方向および水平方向に転送（走査）して画像
信号を生成する撮像装置に関し、垂直レジスタの幅を適
正に縮小化することができる撮像装置を提供することを
目的とする。【解決手段】二次元配列された複数の光電変換部１
と、光電変換部１に発生した電荷を垂直ラインごとに逐
次取り込み、これらの電荷を１垂直走査期間当たりｎ回
（ｎ＞１）転送する複数の垂直転送部２と、複数の垂直
転送部２から読み出された電荷を水平ラインごとに取り
込み、これらの電荷を１水平走査期間当たりｎ回転送す
る水平転送部３と、水平転送部３から読み出される画像
信号をｎ画面分だけフレーム加算もしくはフィールド加
算する画像合成手段４とを備えて構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、撮像面上の光像を
光電変換し、光電荷を垂直方向および水平方向に転送
（走査）して画像信号を生成する撮像装置に関し、特
に、撮像面上の垂直転送部の幅を数分の一に狭めること
ができる撮像装置に関する。

【０００２】

【従来の技術】従来、電子カメラやビデオカメラなどに
は、ＣＣＤ撮像素子などからなる撮像装置が搭載され
る。図１１は、この種の撮像装置の構造を示す図であ
る。図１１において、ホトダイオードなどからなる光電
変換部５１が撮像面上に二次元配列される。これらの光
電変換部５１の垂直列の間には、垂直レジスタ５２（Ｖ
ＣＣＤ）が複数配列される。

【０００３】これらの光電変換部５１と垂直レジスタ５
２との間には、電荷を一括転送するための転送ゲート５
３が設置される。また、複数の垂直レジスタ５２の出口
には、水平方向に沿って水平レジスタ５４（ＨＣＣＤ）
が配置され、水平レジスタ５４の出口には出力アンプ５
５が接続される。

【０００４】このような構成の撮像装置では、光像の明
るさに従って、各光電変換部５１に電荷が蓄積される。
蓄積された電荷は、画像表示装置や画像記録装置や放送
規格などに規定される走査方式に合わせて、外部に転送
される。ここでは、一例として、ＮＴＳＣ規格に沿って
電荷の転送を説明する。

【０００５】まず、光電変換部５１に蓄積された電荷
は、垂直帰線期間中もしくは露光期間の経過後に、転送
ゲート５３を介して、垂直レジスタ５２側に一括転写さ
れる。個々の垂直レジスタ５２には、４相の電極φ１〜
φ４が配線される。この４相の電極に対し電圧を周期的
に印加することにより、電位井戸に蓄積された電荷が、
図１２に示すように順次移動する。

【０００６】垂直レジスタ５２では、１垂直走査期間
（１／６０sec ）内に、ライン上の電荷を全て掃出す
る。具体的には、１水平走査期間ごとに１本分の水平ラ
インを掃出するために、垂直レジスタ５２は、水平同期
周波数１５．７５ｋＨｚで電荷を１段ずつシフトする。

【０００７】水平レジスタ５４は、垂直レジスタ５２か
ら逐次掃き出される電荷を、水平ラインごとに取り込
む。水平レジスタ５４では、１水平走査期間（約６３．
５μsec ）内に、ライン上の電荷を全て掃出する。具体
的には、走査線の有効表示期間（約５６．５μsec ）中
に水平画素数分の電荷を全て掃出する。そのため、水平
画素数を８００画素とすると、水平レジスタ５４は、約
１４ＭＨｚ（８００画素／５６．５μsec ）で電荷を１
段ずつシフトする。

【０００８】この水平レジスタ５４から掃き出される電
荷を、出力アンプ５５を介して取り出すことにより、画
像信号が得られる。この画像信号に対し、公知の色信号
処理およびγ補正を施し、同期信号を付加することによ
り、ベースバンドのビデオ信号が生成される。

【０００９】

【発明が解決しようとする課題】ところで、上述した撮
像装置では、光電変換部５１と垂直レジスタ５２とが同
一面上に配列される。そのため、撮像面を縮小したり、
撮像面上の画素数を増やしたり、１画素当たりの開口率
を増加させる目的から、垂直レジスタ５２が占める面積
を縮小化することが要望される。

【００１０】しかしながら、垂直レジスタ５２の電位井
戸は、光電変換部５１において１垂直走査期間内に蓄積
される電荷量を収納するだけの面積を必要とする。その
ため、「垂直レジスタ５２の幅」と「光電変換部５１の
開口面積」との間には正の相関関係が成立する。したが
って、垂直レジスタ５２の幅を一方的に縮小化すると、
光電変換部５１から一括転送される電荷が溢れ出すなど
という問題点があった。

【００１１】その結果、垂直レジスタ５２を転送される
電荷量の最大値が制限され、撮像された画像に白つぶれ
が生じるという問題点があった。そこで、請求項１に記
載の発明は、上述の問題点を解決しつつ、垂直レジスタ
（垂直転送部）の幅を適正に縮小化することができる撮
像装置を提供することを目的とする。

【００１２】請求項２に記載の発明は、請求項１の目的
と併せて、水平レジスタ（水平転送部）の転送周波数を
低減することができる撮像装置を提供することを目的と
する。請求項３に記載の発明は、請求項１の目的と併せ
て、水平レジスタ（水平転送部）を複雑な構成にするこ
となく、水平レジスタの転送周波数を効率的に低減する
ことができる撮像装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】図１は、請求項１に記載
の発明に対応する原理ブロック図である。請求項１に記
載の発明は、二次元配列された複数の光電変換部１と、
光電変換部１に発生した電荷を垂直ラインごとに逐次取
り込み、これらの電荷を１垂直走査期間当たりｎ回（ｎ
＞１）転送する複数の垂直転送部２と、複数の垂直転送
部２から読み出された電荷を水平ラインごとに逐次取り
込み、これらの電荷を１水平走査期間当たりｎ回転送す
る水平転送部３と、水平転送部３から読み出される画像
信号をｎ画面分だけフレーム加算もしくはフィールド加
算する画像合成手段４とを備えたことを特徴とする。

【００１４】図２は、請求項２に記載の発明に対応する
原理ブロック図である。請求項２に記載の発明は、請求
項１に記載の撮像装置において、水平転送部３は、複数
の垂直転送部２から読み出される水平ラインの電荷をｍ
列（ｍ＞１）に割り振り、水平転送部３における転送速
度の［１／ｍ］倍速で電荷を並列に転送するｍ本の分割
転送部５と、ｍ本の分割転送部５の各出力を順次切り換
えて、水平ラインの画像信号を再構成する多重手段６と
を備えてなることを特徴とする。

【００１５】図３は、請求項３に記載の発明に対応する
原理ブロック図である。請求項３に記載の発明は、二次
元配列された複数の光電変換部１と、光電変換部１に発
生した電荷を垂直ラインごとに逐次取り込み、これらの
電荷を１垂直走査期間にｎ回（ｎ＞１）転送する複数の
垂直転送部２と、複数の垂直転送部２から読み出される
電荷を垂直ラインごとに逐次取り込み、これらの電荷を
ｎ回分だけライン加算するライン加算手段７と、ライン
加算手段７においてライン加算された電荷を取り込み、
これらの電荷を１垂直走査期間に転送する電荷転送手段
９と、電荷転送手段９から読み出された電荷を水平ライ
ンごとに逐次取り込み、これらの電荷を１水平走査期間
に転送する水平転送部３とを備えたことを特徴とする。

【００１６】（作用）請求項１にかかわる撮像装置で
は、垂直転送部２が、光電変換部１から逐次取り込んだ
電荷を１垂直走査期間当たりｎ回（ｎ＞１）転送する。
そのため、垂直転送部２からは、１水平走査期間ごとに
ｎ本分の水平ラインが掃き出される。

【００１７】水平転送部３は、これらｎ本分の水平ライ
ンを逐次取り込み、１水平走査期間の間に順次転送す
る。このように、通常の走査速度のｎ倍速で、垂直転送
部２および水平転送部３を駆動することにより、１垂直
走査期間内にｎ画面分の画像信号が読み出される。画像
合成手段４は、これらｎ画面分の画像信号を画素単位に
加算して、１画面分の画像信号を生成する。

【００１８】このように、ｎ倍速で走査した画像信号を
画素単位に加算することにより、通常の走査方式に則っ
た画像信号が得られる。また、垂直転送部２を転送する
電荷量は従来の１／ｎ倍になるので、垂直転送部２の幅
を従来の１／ｎ倍まで縮小することができる。請求項２
にかかわる撮像装置では、水平転送部３が、ｍ列の分割
転送部５から構成される。

【００１９】これらの分割転送部５は、垂直転送部２か
ら読み出される電荷列をｍ列に分配して各々取り込み、
水平転送部３における転送速度の１／ｍ倍速で電荷を並
列に転送する。多重手段６は、ｍ列の分割転送部５の各
出力を順次切り換えて、水平ラインの画像信号を再構成
する。

【００２０】一般に、垂直転送部２では、１５．７５ｋ
Ｈｚ程度の水平走査周波数のｎ倍速で電荷をシフトすれ
ばよく、垂直方向の転送周波数が極端に高くなることは
ない。ところが、水平転送部３では、１４ＭＨｚ程度の
転送周波数のｎ倍速で電荷をシフトしなければならな
い。そのため、ｎの値が大きくなるに従って、水平転送
部３を極端に高速駆動しなければならず、水平転送部３
に応答速度の負担が集中する。

【００２１】しかしながら、上記のように、水平転送部
３をｍ列に分けることにより、水平転送部３の転送周波
数を１／ｍ倍に低減し、応答速度の負担を軽減すること
ができる。請求項３にかかわる撮像装置では、垂直転送
部２が、光電変換部１から逐次取り込んだ電荷を１垂直
走査期間当たりｎ回（ｎ＞１）転送する。

【００２２】ライン加算手段７は、垂直転送部２から読
み出される電荷を垂直ラインごとに取り込み、これらの
電荷をｎ回分だけライン加算する。このようにライン加
算された電荷は、電荷転送手段９を介して１水平走査期
間で転送される。

【００２３】水平転送部３は、電荷転送手段９から読み
出された電荷を水平ラインごとに取り込み、これらの電
荷を１水平走査期間内に転送する。このように、ｎ倍速
で走査した垂直ラインをｎ回分だけ加算した後に、水平
方向に通常速で走査することにより、通常の走査方式に
則った画像信号が得られる。また、垂直転送部２を転送
する電荷量は従来の１／ｎ倍になるので、垂直転送部２
の幅を従来の１／ｎ倍まで縮小することができる。

【００２４】さらに、水平方向の走査は通常速で行うの
で、水平転送部３の転送周波数を高くする必要は一切な
い。

【００２５】

【発明の実施の形態】以下、図面に基づいて本発明にお
ける実施の形態を説明する。

【００２６】図４は、第１の実施形態（請求項１，２に
対応する）を示す図である。図４において、ホトダイオ
ードなどからなる光電変換部１１が撮像面上に二次元配
列され、光電変換部１１の垂直列の間に垂直レジスタ１
２（ＶＣＣＤ）が複数配列される。これらの垂直レジス
タ１２の幅は、従来例（図１１）の垂直レジスタ５２と
比べて、約１／２に縮小されている。

【００２７】これらの垂直レジスタ１２には４相の電極
φ１〜φ４が配置され、４相の電極φ１〜φ４は、倍速
垂直パルス発生部１３に接続される。上記の光電変換部
１１と垂直レジスタ１２との間には、電荷を一括転送す
るための転送ゲート１４が配置され、転送ゲート１４は
倍速垂直パルス発生部１３に接続される。

【００２８】また、複数の垂直レジスタ１２の出口に
は、水平レジスタ１５ａ，１５ｂ（ＨＣＣＤ）が２列に
配置される。この水平レジスタ１５ａには垂直レジスタ
１２の偶数列目が接続される。また、水平レジスタ１５
ｂには垂直レジスタ１２の奇数列目が接続される。これ
らの水平レジスタ１５ａ，１５ｂには、２相の電極φ
５，φ６が個別に配置され、２相の電極φ５，φ６は、
倍速水平パルス発生部１６に各々接続される。

【００２９】また、水平レジスタ１５ａ，１５ｂの出口
は、出力アンプ１７ａ，１７ｂに個別に接続される。出
力アンプ１７ａ，１７ｂの出力は、平衡変調器（バラン
スドモジュレータ）などからなる高速のアナログスイッ
チ１８に各々接続される。このアナログスイッチ１８の
出力は、フィールド加算器１９に接続される。なお、請
求項１に記載の発明と第１の実施形態との対応関係につ
いては、光電変換部１は光電変換部１１に対応し、垂直
転送部２は垂直レジスタ１２，倍速垂直パルス発生部１
３および転送ゲート１４に対応し、水平転送部３は倍速
水平パルス発生部１６，アナログスイッチ１８および水
平レジスタ１５ａ，１５ｂに対応し、画像合成手段４は
フィールド加算器１９に対応する。

【００３０】請求項２に記載の発明と第２の実施形態と
の対応関係については、分割転送部５は倍速水平パルス
発生部１６および水平レジスタ１５ａ，１５ｂに対応
し、多重手段６はアナログスイッチ１８に対応する。図
５は、第１の実施形態の転送動作を示すタイミングチャ
ートである。以下、第１の実施形態の動作を説明する。

【００３１】まず、光電変換部１１では、光の強度に応
じて電荷が蓄積される。この状態で、１垂直走査期間の
半期間が経過すると、倍速垂直パルス発生部１３は転送
ゲート１４に電圧を印加して、光電変換部１１側から垂
直レジスタ１２側に電荷を一括転送する。このとき、垂
直レジスタ１２の電極φ１，φ２，φ３の下に一連の電
位井戸を形成し、一連の電位井戸に対して、上下２つの
光電変換部１１から電荷を同時に一括転送することによ
り、奇数フィールドを表す電荷列が垂直レジスタ１２上
に形成される。（なお、偶数フィールドの場合は、電極
φ１，φ３，φ４の下に一連の電位井戸を形成する。）このような電荷の一括転送が終了すると、光電変換部１
１は、光電変換による電荷蓄積を再び開始する。

【００３２】一方、倍速垂直パルス発生部１３は、垂直
レジスタ１２の４相電極φ１〜φ４に対して、従来（図
１２）の転送周波数の２倍速で電圧を印加する。例え
ば、ＮＴＳＣ規格の場合、水平走査周波数１５．７５ｋ
Ｈｚの２倍速である３１．５ｋＨｚ程度の転送周波数
で、電荷を垂直方向に１段ずつシフトする。このような
転送サイクルにより、垂直レジスタ１２上の電荷は、１
垂直走査期間の前半までに全て転送される。

【００３３】このとき、偶数列の垂直レジスタ１２から
掃き出される電荷は、水平レジスタ１５ａに転送され
る。また、奇数列の垂直レジスタ１２から掃き出される
電荷は、水平レジスタ１５ｂに転送される。倍速水平パ
ルス発生部１６は、２相の電極φ５，φ６に対して周期
的な電圧を印加し、水平レジスタ１５ａ，１５ｂ上の電
荷を、１水平走査期間の半期間までに全て転送する。

【００３４】例えば、ＮＴＳＣ規格の場合、上記した垂
直方向の転送周波数３１．５ｋＨｚに対し水平レジスタ
１５ａ，１５ｂ上の各画素数（例えば４００程度）を乗
じて得られる約１３ＭＨｚの転送周波数で、電荷を水平
方向に１段ずつシフトする。２本の水平レジスタ１５
ａ，１５ｂから掃き出される電荷は、出力アンプ１７
ａ，１７ｂを介して画像信号に変換され、アナログスイ
ッチ１８に入力される。

【００３５】アナログスイッチ１８は、水平方向の転送
周波数の２倍速でスイッチ切り換えを行い、１水平ライ
ン分の画像信号を再構成する。このような高速切り換え
を行うアナログスイッチ１８は、例えば、平衡変調器な
どを使用することにより実現できる。

【００３６】再構成された画像信号は、フィールド加算
器１９に入力される。このような動作により、１垂直走
査期間の前半に、奇数フィールドの画像信号がフィール
ド加算器１９に入力される。同様の動作を繰り返すこと
により、１垂直走査期間の後半に、奇数フィールドの画
像信号がフィールド加算器１９に入力される。

【００３７】フィールド加算器１９は、図６に示すよう
に、これら２画面分の奇数フィールドを画素単位に加算
し、１画面分の奇数フィールドを得る。フィールド加算
器１９は、加算後の奇数フィールドを、標準の走査方式
に従って再走査し、外部の画像表示装置などに出力す
る。以上の動作を、奇数フィールドおよび偶数フィール
ドについて交互に実行することにより、ＮＴＳＣ規格に
則った画像信号が得られる。

【００３８】以上説明した動作により、第１の実施形態
では、垂直レジスタ１２上の電荷量が従来の１／２倍に
なるので、垂直レジスタ１２の幅を従来の１／２倍まで
適正に縮小することができる。したがって、垂直レジス
タ１２の幅が縮小された分だけ、撮像面を縮小したり、
撮像面上の画素数を増やしたり、１画素当たりの開口率
を上げることができる。

【００３９】また、２本の水平レジスタ１５ａ，１５ｂ
を用いて電荷を並列に転送するので、１本の水平レジス
タを使用する場合に比べて、水平方向の転送周波数を１
／２倍に低減することができる。次に、別の実施形態に
ついて説明する。図７は、第２の実施形態（請求項３に
対応する）を示す図である。

【００４０】図７において、半導体基板２１上に、撮像
ブロック２２，内部加算メモリ２３，フィールドメモリ
２４および水平レジスタ２５が、機能ブロック単位に配
置される。これらの機能ブロック間では、後述する垂直
レジスタ２７，３２，４２が一連に接続される。

【００４１】図８は、撮像ブロック２２の構造を示す説
明図である。図８において、撮像面上に光電変換部２６
が二次元配列され、光電変換部２６の垂直列の間に垂直
レジスタ２７が複数配置される。これらの垂直レジスタ
２７の幅は、従来例（図１１）の垂直レジスタ５２と比
べて、約１／４に縮小されている。

【００４２】これらの垂直レジスタ２７には、４相電極
２８ａ〜ｄが順次に配置される。また、光電変換部２６
と垂直レジスタ２７との中間には、転送ゲート２８が配
置される。図９は、内部加算メモリ２３の構造を示す説
明図である。図９において、内部加算メモリ２３は、画
素単位に配列された複数の基本セル３１から構成され
る。この基本セル３１には、垂直レジスタ３２上の４相
電極３３ａ〜ｄが配置される。

【００４３】この４相電極３３ａ〜ｄと並んでメモリ電
極３５が配置され、４相電極３３ａ〜ｄとメモリ電極３
５との中間には、転送ゲート３４が配置される。図１０
は、フィールドメモリ２４の構造を示す説明図である。
図１０において、フィールドメモリ２４は、画素単位に
配列された複数の基本セル４１から構成される。この基
本セル４１には、垂直レジスタ４２上の４相電極４２ａ
〜ｄが配置される。

【００４４】なお、請求項３に記載の発明と第２の実施
形態との対応関係については、光電変換部１は光電変換
部２６に対応し、垂直転送部２は垂直レジスタ２７，転
送ゲート２８および電極２８ａ〜ｄに対応し、ライン加
算手段７は内部加算メモリ２３に対応し、電荷転送手段
９はフィールドメモリ２４に対応し、水平転送部３は水
平レジスタ２５に対応する。

【００４５】以下、これらの図を用いて、第２の実施形
態の動作を説明する。まず、光電変換部２６では、光の
強度に応じて電荷が蓄積される。この状態で、１垂直走
査期間の１／４期間が経過すると、転送ゲート２８は、
光電変換部２６側の電荷を垂直レジスタ２７側に一括転
送する。このような電荷の一括転送が終了すると、光電
変換部２６は、光電変換による電荷蓄積を再び開始す
る。

【００４６】一方、垂直レジスタ２７は、従来（図１
２）の転送周波数の４倍速で電荷を転送する。例えば、
ＮＴＳＣ規格の場合、水平走査周波数１５．７５ｋＨｚ
の４倍速である６３ｋＨｚ程度の転送周波数で、電荷を
垂直方向に１段ずつシフトする。このような転送サイク
ルにより、垂直レジスタ２７上の電荷は、１垂直走査期
間の１／４期間に転送され、内部加算メモリ２３内の垂
直レジスタ３２上まで移動する。

【００４７】この状態で、転送ゲート３４は、垂直レジ
スタ３２の電荷をメモリ電極３５に一括転送する。以上
の動作を３回繰り返すことにより、メモリ電極３５で
は、３回分のライン加算が行われる。次に、４回目の電
荷が垂直レジスタ３２上に転送されると、転送ゲート３
４が転送路を形成した状態で、メモリ電極３５の下の電
位井戸を浅くする。すると、メモリ電極３５に蓄積され
ていた電荷は、垂直レジスタ３２に一括転送され、垂直
レジスタ３２上において４回目のライン加算が行われ
る。

【００４８】このようにライン加算された電荷は、次に
高速で、フィールドメモリ２４内の垂直レジスタ４２上
まで移動する。垂直レジスタ４２では、次回の１垂直走
査期間に電荷を順次転送する。垂直レジスタ４２から掃
き出される電荷は、水平ラインごとに水平レジスタ２５
に取り込まれる。

【００４９】水平レジスタ２５は、これらの電荷を１水
平走査期間に順次転送する。以上の動作を、繰り返し実
行することにより、通常の走査方式に則った画像信号が
出力される。以上説明した動作により、第２の実施形態
では、垂直レジスタ２７上を転送する電荷量が従来の１
／４倍になるので、垂直レジスタ２７の幅を従来の１／
４倍まで縮小することができる。

【００５０】したがって、垂直レジスタ２７の幅が縮小
された分だけ、撮像面を縮小したり、撮像面上の画素数
を増やしたり、１画素当たりの開口率を上げることがで
きる。また、水平レジスタ２５の転送は通常速で行うの
で、転送周波数を格別に高くする必要がない。さらに、
垂直レジスタ２７の直後に内部加算メモリ２３を配置し
て、ライン加算を行っているので、内部加算メモリ２３
以降の信号レベルは大きくなる。従って、外部ノイズの
影響を受けにくく、画像信号のＳ／Ｎを高くすることが
できる。

【００５１】なお、第１の実施形態では、２倍速で電荷
を垂直転送しているが、その構成に限定されるものでは
なく、一般にｎ倍速（ｎ＞１）で電荷を垂直転送すれば
よい。また、第１の実施形態では、２本の水平レジスタ
１５ａ，１５ｂを並列に備えているが、その本数に限定
されるものではなく、水平レジスタの高速駆動が可能な
らば、１本の水平レジスタでもよい。また、一般にｍ本
（ｍ＞１）の水平レジスタを並列に備えて、水平転送周
波数をさらに低減してもよい。

【００５２】さらに、第２の実施形態では、４倍速で電
荷を垂直転送しているが、その構成に限定されるもので
はなく、一般にｎ倍速（ｎ＞１）で電荷を垂直転送して
もよい。また、上述した実施形態では、色信号処理につ
いて説明を省いているが、例えば、色分解プリズムに上
述の撮像装置を３板配置することにより、３板式の撮像
装置を構成してもよい。また、上述の撮像装置に色フィ
ルタアレイを配置して、単板式の撮像装置を構成しても
よい。

【００５３】さらに、上述した実施形態では、ＮＴＳＣ
規格に準じた画像信号を出力する場合について説明して
いるが、本発明はそれに限定されるものではない。例え
ば、ＰＡＬ規格，ＳＥＣＡＭ規格，ハイビジョン規格，
ＥＤＴＶ規格，画像表示装置の走査方式，画像記録装置
の走査方式などに沿って、本発明を適用することができ
る。

【００５４】

【発明の効果】以上説明したように、請求項１に記載の
発明では、ｎ倍速で走査した画像信号を画素単位に加算
することにより、放送規格などに規定された走査方式に
則った画像信号を得ることができる。また、垂直転送部
を転送する電荷量が従来の１／ｎ倍になるので、垂直転
送部の幅を従来の１／ｎ倍まで縮小することができる。

【００５５】したがって、垂直転送部の幅が縮小された
分だけ、撮像面を縮小化することにより、光学系全体を
小型化することができる。また、垂直転送部の幅が縮小
された分だけ、撮像面上の画素数を増やすことにより、
画像信号の解像度を格段に向上させることもできる。さ
らに、垂直転送部の幅が縮小された分だけ、光電変換部
の占める面積を広げて１画素当たりの開口率を上げるこ
とにより、画像信号のＳ／Ｎを格段に向上させることも
できる。

【００５６】請求項２に記載の発明では、水平転送部を
ｍ列に分けて電荷を並列に転送するので、水平転送部の
転送周波数を１／ｍ倍に低減することができる。請求項
１に記載の撮像装置のように、撮影画面の主走査および
副走査をｎ倍速で行った場合、水平転送部に応答速度の
負担が集中する。しかしながら、請求項２に記載の撮像
装置では、水平転送部に集中する応答速度の負担を大幅
に軽減することが可能となる。

【００５７】請求項３に記載の発明では、ｎ倍速で垂直
方向に転送される垂直ラインをｎ回分だけライン加算し
た後に、水平方向に通常速で転送することにより、放送
規格などに規定された走査方式に則った画像信号を得る
ことができる。また、垂直転送部を転送する電荷量は従
来の１／ｎ倍になるので、垂直転送部の幅を従来の１／
ｎ倍まで縮小することができる。

【００５８】したがって、垂直転送部の幅が縮小された
分だけ、撮像面を縮小化することにより、光学系全体を
小型化することができる。また、垂直転送部の幅が縮小
された分だけ、撮像面上の画素数を増やすことにより、
画像信号の解像度を格段に向上させることができる。ま
た、垂直転送部の幅が縮小された分だけ、光電変換部の
占める面積を広げて１画素当たりの開口率を上げること
により、画像信号のＳ／Ｎを格段に向上させることがで
きる。

【００５９】さらに、水平方向の走査は通常速で行うの
で、請求項１の撮像装置に比べ、水平転送部の転送周波
数を高くする必要が一切ない。また、垂直転送部と水平
転送部との間にライン加算手段を設けているので、水平
転送部は加算後の電荷量を取り扱う。したがって、水平
転送部を通過する電荷量は、請求項１の撮像装置に比べ
てｎ倍となる。したがって、水平転送部では外部ノイズ
による影響を受けにくくなり、画像信号のＳ／Ｎを従来
程度に向上させることができる。

【００６０】以上説明したように、本発明を採用した光
学機器では、垂直転送部の幅を無理なく縮小化できるの
で、画像信号の解像度を向上したり、画像信号のＳ／Ｎ
を高めることが容易になり、高画質に撮像を行う光学機
器を容易に実現することができる。

【図面の簡単な説明】

【図１】請求項１に記載の発明に対応する原理ブロック
図である。

【図２】請求項２に記載の発明に対応する原理ブロック
図である。

【図３】請求項３に記載の発明に対応する原理ブロック
図である。

【図４】第１の実施形態（請求項１，２に対応する）を
示す図である。

【図５】第１の実施形態の転送動作を示すタイミングチ
ャートである。

【図６】フィールド加算を示す説明図である。

【図７】第２の実施形態（請求項３に対応する）を示す
図である。

【図８】撮像ブロック２２の構造を示す説明図である。

【図９】内部加算メモリ２３の構造を示す説明図であ
る。

【図１０】フィールドメモリ２４の構造を示す説明図で
ある。

【図１１】従来例を示す図である。

【図１２】４相の電荷転送サイクルを説明する図であ
る。

【符号の説明】１光電変換部２垂直転送部３水平転送部４画像合成手段５分割転送部６多重手段７ライン加算手段９電荷転送手段１１光電変換部１２垂直レジスタ１３倍速垂直パルス発生部１４転送ゲート１５ａ水平レジスタ１５ｂ水平レジスタ１６倍速水平パルス発生部１７ａ，１７ｂ出力アンプ１８アナログスイッチ１９フィールド加算器２１半導体基板２２撮像ブロック２３内部加算メモリ２４フィールドメモリ２５水平レジスタ２６光電変換部２７垂直レジスタ２８転送ゲート２８ａ〜ｄ４相電極３１基本セル３２垂直レジスタ３３ａ〜ｄ４相電極３４転送ゲート３５メモリ電極４１基本セル４２垂直レジスタ４２ａ〜ｄ４相電極５１光電変換部５２垂直レジスタ５３転送ゲート５４水平レジスタ５５出力アンプ

Claims

【特許請求の範囲】

【請求項１】二次元配列された複数の光電変換部と、前記光電変換部に発生した電荷を垂直ラインごとに逐次
取り込み、これらの電荷を１垂直走査期間当たりｎ回
（ｎ＞１）転送する複数の垂直転送部と、前記複数の垂直転送部から読み出された電荷を水平ライ
ンごとに逐次取り込み、これらの電荷を１水平走査期間
当たりｎ回転送する水平転送部と、前記水平転送部から読み出される画像信号をｎ画面分だ
けフレーム加算もしくはフィールド加算する画像合成手
段とを備えたことを特徴とする撮像装置。
【請求項２】請求項１に記載の撮像装置において、前記水平転送部は、前記複数の垂直転送部から読み出される水平ラインの電
荷をｍ列（ｍ＞１）に割り振り、前記水平転送部におけ
る転送速度の１／ｍ倍速で電荷を並列に転送するｍ本の
分割転送部と、前記ｍ本の分割転送部の各出力を順次切り換えて、前記
水平ラインの画像信号を再構成する多重手段とを備えて
なることを特徴とする撮像装置。
【請求項３】二次元配列された複数の光電変換部と、前記光電変換部に発生した電荷を垂直ラインごとに逐次
取り込み、これらの電荷を１垂直走査期間にｎ回（ｎ＞
１）転送する複数の垂直転送部と、前記複数の垂直転送部から読み出される電荷を垂直ライ
ンごとに逐次取り込み、これらの電荷をｎ回分だけライ
ン加算するライン加算手段と、前記ライン加算手段においてライン加算された電荷を取
り込み、これらの電荷を１垂直走査期間に転送する電荷
転送手段と、前記電荷転送手段から読み出された電荷を水平ラインご
とに逐次取り込み、これらの電荷を１水平走査期間に転
送する水平転送部と、を備えたことを特徴とする撮像装置。