JPH1098041A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1098041A
JPH1098041A JP25272496A JP25272496A JPH1098041A JP H1098041 A JPH1098041 A JP H1098041A JP 25272496 A JP25272496 A JP 25272496A JP 25272496 A JP25272496 A JP 25272496A JP H1098041 A JPH1098041 A JP H1098041A
Authority
JP
Japan
Prior art keywords
film
reflow
aluminum
chamber
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25272496A
Other languages
English (en)
Inventor
Kazuo Akamatsu
和夫 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP25272496A priority Critical patent/JPH1098041A/ja
Publication of JPH1098041A publication Critical patent/JPH1098041A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 多層配線を行う場合に、スパッタリングで成
膜したアルミニウム膜層をリフロー処理する際の再現性
を良好にする。 【解決手段】 一連のスパッタ処理を行うマルチチャン
バー式の処理装置のうちのリフローチャンバー16に外
部から水素ボンベ20を連結してリフロー処理中に水素
ガスを導入する。ウエハステージ18はヒータ19によ
り加熱したアルゴンガスを導入してシリコン基板1を加
熱する。シリコン基板1の表面にスパッタでアルミニウ
ム合金膜を形成したときに自然酸化膜が発生するが、こ
のリフロー処理で水素ガスが導入されることで還元反応
がおこり、自然酸化膜が除去されるので、再現性良くリ
フロー処理を行うことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板上に導
体膜を形成すると共にこの導体膜をリフロー処理するよ
うにした半導体装置の製造方法に関する。
【0002】
【発明が解決しようとする課題】半導体集積回路のプロ
セス技術の一つとして、コンタクトホールを形成した後
に電極金属としてのアルミニウム膜を形成する際に、そ
のコンタクトホール部分でのアルミニウム配線の断線を
防止するためにリフロースパッタ処理を行うことがあ
る。
【0003】このリフロースパッタ処理では、半導体ウ
エハ上にアルミニウム膜をスパッタリングにより形成し
た後に、コンタクトホール部分のアルミニウムの空洞部
分を高温で熱処理を行うリフロー処理を行うことで埋め
るようにしたものである。
【0004】ところで、このようなリフロースパッタ処
理でのアルミニウム埋込技術の生産ベースでの重要課題
は、再現性良くばらつきも少なくアルミニウム埋込を行
うことである。この場合に、1か所でも埋込が不完全な
部分が生ずると信頼性の保証ができなくなるため、歩留
に大きく影響を与えることになる。
【0005】そこで、再現性良くアルミニウム埋込を行
うためには、リフロー温度,下地材料に対するアルミニ
ウムの濡れ性の問題や、形成したアルミニウム膜の表面
に自然酸化膜が形成される問題などを解決する必要があ
る。
【0006】この場合、アルミニウム膜の表面に自然酸
化膜が形成されると、リフロー時の安定な処理が難しく
なる。つまり、リフロー処理では、真空・高温処理中で
アルミニウムの表面エネルギを小さくするようにアルミ
ニウム形状を変化させる。アルミニウム膜の表面の酸化
膜の問題は、埋め込むホールのアスペクト比が大きくな
ると顕著になり、酸化膜の影響で再現性が低下するので
安定した処理を実施できなくなるからである。
【0007】本発明は、上記事情に鑑みてなされたもの
で、その目的は、例えばスパッタリングにより形成した
アルミニウム膜層をリフロー処理により平坦化する際
に、再現性を良好にすることができるようにした半導体
装置の製造方法を提供することにある。
【0008】
【課題を解決するための手段】請求項1の発明によれ
ば、膜形成工程を経て半導体基板上に導体膜を形成する
と、これに続くリフロー工程において、水素ガス雰囲気
中でリフロー処理を実施することにより、導体膜の表面
に自然に形成される自然酸化膜を水素による還元反応で
分解して除去することができるので、半導体基板表面に
ダメージを与えることがなく、しかも別途に装置を必要
とせずリフロー処理と同時に行えて生産性の低下を招く
こともなくなり、安定に生産することができるようにな
る。
【0009】請求項2の発明によれば、導体膜としてア
ルミニウム膜あるいはアルミニウム合金膜を用いている
ので、上記のようなリフロー工程により平坦化すること
が有効となる。
【0010】請求項3の発明によれば、水素ガスをラジ
カル状態で供給するので、還元反応を促進することがで
き、アルミニウム膜の表面に形成された自然酸化膜を有
効に除去することができるようになる。
【0011】
【発明の実施の形態】以下、本発明の第1の実施例につ
いて、図1ないし図8を参照しながら説明する。なお、
以下の説明では、本発明に係る要旨の部分の製造工程に
ついて説明し、他の部分の製造工程については省略す
る。図3ないし図8は半導体基板としてのシリコン基板
1の主表面に形成した拡散層に対して、アルミニウム膜
により多層配線を行う場合の工程を示している。なお、
シリコン基板1は、この多層配線工程に至る前に、種々
の拡散工程を経ることにより回路構成となる素子を作り
込んだものであり、以下の工程においてアルミニウム膜
を形成すると共にそのリフロー処理を行う。
【0012】[a]シリコン基板の加工プロセス (1)前工程 図3には、シリコン基板1に拡散工程を経て拡散領域2
が所定深さ寸法まで形成された状態のものが示されてい
る。他にも図示しない種々の拡散領域が形成されてお
り、これらの拡散領域に対して、電気的な接続を行うた
めに多層配線を行う。まず、このシリコン基板1の表面
に絶縁膜としての酸化膜3を形成し、拡散領域2に対応
する部分にはコンタクトをとるためのコンタクトホール
3aをフォトリソグラフィ処理により形成する。
【0013】(2)バリアメタル成膜 次に、後述するスパッタ装置によりバリアメタル4を成
膜する(図4参照)。これは、直接シリコン基板1の表
面にアルミニウムなどの電極材料を成膜すると相互間で
浸食作用が発生してダメージを与えるのを防止するため
のものである。なお、バリアメタル4としては、例えば
Ti,TiNなどを単層あるいは積層して形成するよう
になっている。
【0014】(3)アルミニウム合金膜形成 同じく後述するスパッタ装置により、高真空中での連続
搬送でアルミニウム合金チャンバーに移送され、低温
(200℃程度以下)のスパッタリングにより第1層の
アルミニウム合金膜5を形成する。この場合、アルミニ
ウム合金は、Al−Si,Al−Si−Cu,Al−C
u等の合金の膜である。
【0015】(4)リフロー処理工程 高真空中でリフローチャンバーに移送され、リフロー処
理を行う(熱処理温度400〜500℃,数分間)。こ
のとき、リフローチャンバー内には、5N(ファイブナ
イン)以上の高純度の水素ガスを微量添加しながら行わ
れる。これは、後述するように、アルミニウム合金膜5
の表面に自然に発生した自然酸化膜を、水素雰囲気中で
リフロー処理を行うことにより還元作用をおこして除去
しようというものである。
【0016】(5)反射防止膜の形成 スパッタ処理で反射防止膜(ARC;材質はTiN系の
低反射率材料)6をシリコン基板1の表面に形成する。
この反射防止膜6は、良く知られるように、アルミニウ
ム合金膜5のパターニング時のフォトリソグラフィでの
露光の光の反射を防止するためのものである。
【0017】(6)層間絶縁膜形成 次に、パターニングされたアルミニウム合金膜5の上に
層間絶縁膜7を成膜する。これは、例えばCVD法など
により形成するもので、材質としてはSiO膜やTE
OS膜等がある。
【0018】(7)層間コンタクトホール形成 この後、前述と同様にしてフォトリソグラフィ処理によ
り所定の位置にコンタクトホール8を形成し、下地の第
1層のアルミニウム合金膜5と電気的に接続する部分を
開口する。
【0019】(8)アルミニウム合金成膜,リフロー処
理 次に、前述同様にして,スパッタ法によりバリアメタル
9を成膜し、続いてスパッタ法により第2層のアルミニ
ウム合金膜10を成膜する。これにより、層間絶縁膜7
に形成されたコンタクトホール8部分で下地の第1層ア
ルミニウム合金膜5と電気的に接触することになる。ま
た、この部分は、層間絶縁膜7により大きく段差ができ
るので、前述同様にリフロー処理を行って平坦化する。
以上のような一連のプロセスを経てシリコン基板1上に
アルミニウム合金膜による多層配線構造が形成されるの
である。また、これに加えて、必要に応じて第3のアル
ミニウム合金膜を形成することができる。
【0020】[b]製造装置の説明 さて、上述の各プロセスを実行するにあたって使用され
る装置について説明する。図2は一連の処理を真空中で
連続して行うための処理装置11を示すもので、複数の
チャンバーを備えたクラスタツールと呼ばれる装置であ
る。この処理装置11は、中央部に設けられた搬送チャ
ンバー11aの図示しないロボットアームによりシリコ
ン基板1を搬送するようになっており、この搬送チャン
バー11aには各種のチャンバー12〜17が連結され
ている。内部の各チャンバー12〜17は高真空状態と
することができるように排気設備が付設されているもの
で、それぞれ、ウエハロードロックチャンバー12,R
Fエッチングチャンバー13,バリアメタルのデポチャ
ンバー14,アルミニウムのデポチャンバー15,リフ
ローチャンバー16および反射防止膜のデポチャンバー
17である。
【0021】ウエハロードロック12は、シリコン基板
1を処理装置11内に搬入するためのチャンバーで、こ
こからシリコン基板1が搬入されると、内部を高真空と
なるように吸引し、この後、真空状態のままで各種の処
理を行うようになっている。RFエッチング用チャンバ
ー13は高周波エネルギを用いてドライエッチングを行
うためのものであり、デポチャンバー14,15はバリ
アメタルであるTi/TiNあるいはアルミニウム合金
膜を成膜するためのものであり、リフローチャンバー1
6は成膜したアルミニウム合金膜をリフロー処理するも
のであり、さらに、デポチャンバー17は、Ti/Ti
Nなどの反射防止膜を成膜するためのものである。
【0022】さて、本発明に係るリフローチャンバー1
6は、図1に概略的に示すように、ウエハステージ18
にはヒータ19が埋設されており、シリコン基板1を載
置すると、裏面側には隙間ができるようになっている。
また、このウエハステージ18には、アルゴンガスを供
給するボンベ20がコック20a,20bを介して連結
されており、所定流量のアルゴンガスArをリフローチ
ャンバー16内に導入するようになっている。この場
合、アルゴンガスArは、ヒータ19により加熱された
状態でシリコン基板1に吹き付けられるようになってお
り、これによってシリコン基板1が加熱される構成とさ
れている。
【0023】また、リフローチャンバー16には水素ガ
スを供給するボンベ21がコック21a,21bを介し
て連結されており、リフローチャンバー16内に、微量
の水素ガスHが導入されるようになっている。この場
合、内部に導入する水素ガスHは、5N(ファイブナ
イン)程度の高純度のものを使用しており、その導入量
は、アルゴンガスArの1%以下程度であり、これによ
って、シリコン基板1の表面で還元反応を起こさせるよ
うになっている。
【0024】これは、真空中に放置されたシリコン基板
1のアルミニウム合金膜5の表面に生成した薄い自然酸
化膜を除去するためのもので、リフロー処理中に同時に
水素ガスにより還元反応を起こすようにしてアルミニウ
ムの酸化膜を分解するようにしているものであり、この
場合の還元反応の反応式は、 Al + 3H → 2Al + 3HO である。
【0025】この結果、従来のように自然酸化膜を残し
た状態でリフロー処理を行うことがなくなるので、再現
性良く安定したリフロー処理を行うことができ、多層配
線を行う構成の場合でも歩留の向上を図ることができる
ようになる。
【0026】このような本実施例によれば、アルミニウ
ム合金膜5の成膜の後のリフロー工程において、リフロ
ー処理をリフローチャンバー16にて微量の水素ガスを
添加しながら行うようにしたので、アルミニウム合金膜
上に発生した自然酸化膜を還元反応によって除去しなが
らリフロー処理を行うことができるようになり、再現性
良く安定したリフロー工程を実施できるようになる。
【0027】図9は本発明の第2の実施例を示すもの
で、第1の実施例と異なるところは、水素ガスボンベ2
1からリフローチャンバー16に至る配管経路の途中
(コック21aと21bとの間)に放電室22を設け、
ここを通過する水素ガスHに高周波(RF)あるいは
マイクロ波等を照射して励起エネルギを与えることによ
り生成した水素ラジカルをリフローチャンバー16内に
導入することにより還元反応の反応性を高めるようにし
たものである。そして、このような第2の実施例によっ
ても第1の実施例と同様の作用効果を得ることができ
る。
【0028】本発明は、上記実施例にのみ限定されるも
のではなく、次のように変形また拡張できる。マルチチ
ャンバー式の処理装置以外でも実施できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すリフローチャンバ
ーの概略構成図
【図2】処理装置の全体の概略構成図
【図3】半導体装置の製造過程を示す模式的な縦断側面
図(その1)
【図4】半導体装置の製造過程を示す模式的な縦断側面
図(その2)
【図5】半導体装置の製造過程を示す模式的な縦断側面
図(その3)
【図6】半導体装置の製造過程を示す模式的な縦断側面
図(その4)
【図7】半導体装置の製造過程を示す模式的な縦断側面
図(その5)
【図8】半導体装置の製造過程を示す模式的な縦断側面
図(その6)
【図9】本発明の第2の実施例を示す図1相当図
【符号の説明】
1はシリコン基板、2は拡散領域、3は酸化膜、3aは
コンタクトホール、4はバリアメタル、5は第1層のア
ルミニウム合金膜、6は反射防止膜、7は層間絶縁膜、
8はコンタクトホール、9はバリアメタル、10は第2
層のアルミニウム合金膜、11は処理装置、11aは搬
送チャンバー、12はウエハロードロックチャンバー、
13はRFエッチングチャンバー、14はバリアメタル
のデポチャンバー、15はアルミニウムのデポチャンバ
ー、16はリフローチャンバー、17は反射防止膜のデ
ポチャンバー、18はウエハステージ、19はヒータ、
20はアルゴンガスボンベ、21は水素ガスボンベ、2
2は放電室である。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に導体膜を形成する膜形成
    工程と、この半導体基板上の導体膜を真空中でリフロー
    処理するリフロー工程とを含んでなる半導体装置の製造
    方法において、 前記リフロー工程は、微量の水素ガスを含んだ真空中で
    加熱処理を行うことにより、前記導体膜表面に発生した
    自然酸化膜を還元反応を起こして除去しながらリフロー
    処理を行うことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記導体膜は、アルミニウム膜あるいは
    アルミニウム合金膜であることを特徴とする請求項1記
    載の半導体装置の製造方法。
  3. 【請求項3】 前記水素ガスは、高周波あるいはマイク
    ロ波などの励起エネルギで励起することにより中性で活
    性なラジカル状態として供給されることを特徴とする請
    求項1または2に記載の半導体装置の製造方法。
  4. 【請求項4】 前記リフロー工程は、熱処理の温度が4
    00℃〜500℃の範囲に設定され数分間実施されるこ
    とを特徴とする請求項1ないし3のいずれかに記載の半
    導体装置の製造方法。
JP25272496A 1996-09-25 1996-09-25 半導体装置の製造方法 Pending JPH1098041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25272496A JPH1098041A (ja) 1996-09-25 1996-09-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25272496A JPH1098041A (ja) 1996-09-25 1996-09-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1098041A true JPH1098041A (ja) 1998-04-14

Family

ID=17241388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25272496A Pending JPH1098041A (ja) 1996-09-25 1996-09-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1098041A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650017B1 (en) 1999-08-20 2003-11-18 Denso Corporation Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime
KR100827476B1 (ko) 2006-08-29 2008-05-06 동부일렉트로닉스 주식회사 반도체 소자를 제조하기 위한 디가스 챔버 및 이를 이용한디가스 공정
JP2013143442A (ja) * 2012-01-10 2013-07-22 Ulvac Japan Ltd デバイスの製造方法および製造装置
WO2015158152A1 (zh) * 2014-04-15 2015-10-22 北京北方微电子基地设备工艺研究中心有限责任公司 衬底上的孔隙沉积工艺及半导体加工设备
CN105448644A (zh) * 2014-06-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
JP2019145654A (ja) * 2018-02-20 2019-08-29 エイブリック株式会社 半導体製造装置および半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650017B1 (en) 1999-08-20 2003-11-18 Denso Corporation Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime
US6908857B2 (en) 1999-08-20 2005-06-21 Denso Corporation Method of manufacturing semiconductor device
KR100827476B1 (ko) 2006-08-29 2008-05-06 동부일렉트로닉스 주식회사 반도체 소자를 제조하기 위한 디가스 챔버 및 이를 이용한디가스 공정
JP2013143442A (ja) * 2012-01-10 2013-07-22 Ulvac Japan Ltd デバイスの製造方法および製造装置
WO2015158152A1 (zh) * 2014-04-15 2015-10-22 北京北方微电子基地设备工艺研究中心有限责任公司 衬底上的孔隙沉积工艺及半导体加工设备
CN105088151A (zh) * 2014-04-15 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 衬底上的孔隙沉积工艺及半导体加工设备
CN105448644A (zh) * 2014-06-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
JP2019145654A (ja) * 2018-02-20 2019-08-29 エイブリック株式会社 半導体製造装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7122477B2 (en) Method of plasma treatment
JPH07161703A (ja) 半導体装置の製造方法
JPH0573254B2 (ja)
JP2002222861A (ja) プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
US6268274B1 (en) Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
JPH04329640A (ja) 配線層のドライエッチング方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP3522917B2 (ja) 半導体装置の製造方法および半導体製造装置
CN1125484C (zh) 在半导体芯片上形成保护层的方法
KR20020032342A (ko) 반도체 장치의 제조 방법
JPH1098041A (ja) 半導体装置の製造方法
JP3038953B2 (ja) 配線形成方法
JP2000216249A (ja) 電子装置の製造方法及びその装置
JPH04264729A (ja) 金属薄膜の平坦化形成方法
JPH11330047A (ja) エッチング装置及びエッチング方法
JPH0246731A (ja) 半導体装置の製造方法
JP4071029B2 (ja) 半導体素子の配線形成方法
JP2655471B2 (ja) 半導体装置の製造方法
JPH0279446A (ja) スルーホールへの金属穴埋め方法
JPH05347270A (ja) 金属プラグの形成方法及びこれに用いるウェハ処理装置
US7488681B2 (en) Method for fabricating Al metal line
JPH1187272A (ja) 半導体装置の製造方法
JPS62274082A (ja) ドライエツチング方法
JP2000150481A (ja) エッチング装置及びこれを用いた半導体装置の製造方法
JPH118304A (ja) 半導体装置の製造方法