JPH0573254B2 - - Google Patents

Info

Publication number
JPH0573254B2
JPH0573254B2 JP61163944A JP16394486A JPH0573254B2 JP H0573254 B2 JPH0573254 B2 JP H0573254B2 JP 61163944 A JP61163944 A JP 61163944A JP 16394486 A JP16394486 A JP 16394486A JP H0573254 B2 JPH0573254 B2 JP H0573254B2
Authority
JP
Japan
Prior art keywords
metal
tungsten
gas
silicon substrate
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61163944A
Other languages
English (en)
Other versions
JPS6278816A (ja
Inventor
Surikantesuwara I Saburamanian
Uasanto Jon Rajiu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6278816A publication Critical patent/JPS6278816A/ja
Publication of JPH0573254B2 publication Critical patent/JPH0573254B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H10P14/432—Chemical deposition, e.g. chemical vapour deposition [CVD] using selective deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は半導体基板上に金属領域を形成する付
着技術に関し、さらに詳細には集積回路チツプ上
にタングステン接点を形成するタングステンの差
動選択付着のための製造方法に関する。
Ｂ 従来技術 後続の平面化処理のためのバイア中にタングス
テン接点金属を選択付着するための従来技術で
は、WF6ガスからのＷが露出されたシリコン領
域のSiと置換されて薄いＷ表面を作り出す置換反
応が用いられる。次に水素がCVD反応装置に導
入され、タングステンがWF6ソース・ガスとの
反応により付着される。
米国特許第3785862号は二酸化シリコンを含む
基板上にタングステンを付着する工程に関する。
この工程は封止された室内で二酸化シリコンの層
を加熱する段階を含む。窒素のような不活性ガ
ス、および水素のような還元ガスが室内に導入さ
れる。次に、六弗化タングステン・ガスが、短時
間の間、導入されてエツチング−還元反応雰囲気
を形成する。二酸化シリコン層がエツチングさ
れ、露出した遊離シリコン原子又は過剰シリコン
原子がタングステン原子で置換されその位置に比
較的薄いタングステン層が形成される。次に未反
応の六弗化物が室から一掃される。不活性ガス流
は停止され、追加的な還元ガスと新たに気化され
た六弗化物が室内で混合されて六弗化物を還元
し、さらにそれらの金属成分の比較的薄い層を上
記薄い層の上に付着させる。
シリコン酸化物表面の六弗化物による処理は酸
化物層をエツチングし、耐火性金属層がこのよう
な処理をしない場合よりはるかに良く付着するよ
うにその特性を変え、さらに同時に生じる小量の
六弗化物の還元がエツチング段階の間エツチング
による腐触を制御し、これによつてPN接合を覆
う二酸化珪素をそれ以上のエツチングから保護す
る。
米国特許第4349408号は半導体基板上に耐火性
金属（タングステン）を付着する方法に関し、そ
こではパツシベーシヨン物質も金属の周囲に付着
される。
これは酸素ドーピングした多結晶シリコン層を
半導体基板の１つの表面に付着し、次に燐ドーピ
ングした多結晶シリコン層を最初の層の一番外側
の表面に付着することにより達成される。その後
で、金属が付着される基板の表面領域を露出させ
るため窓がこれらの層にエツチングされる。その
後、タングステン接点がCVD法により基板の露
出した表面領域上に付着される。
CVD法に従つて、基板をCVD反応装置内に置
いて基板を加熱することによりタングステン(W)が
表面領域に付着される。次に六弗化タングステン
（WF6）およびアルゴン（Ar）または窒素（N2）
のような不活性キヤリア・ガスが反応装置に供給
され、六弗化タングステンは次式に従つてシリコ
ンと反応する。
2WF6＋3Si→2W↓＋3SiF4↑ 500オングクトロームないし2000オングストロ
ームの厚さの層が付着された後、タングステンの
付着は停止する。約4000オングストロームの厚さ
の層が所望されるので、付着工程を変更しなけれ
ばならない。2000オングストロームないし、3500
オングストロームのタングステンをさらに付着す
るため、温度が下げられる。この時点で、水素
（H2）が六弗化タングステンおよびキヤリヤガス
に加えられる。六弗化タングステンは水素と反応
して次式に従つて所期の追加のタングステンを付
着する。
WF6＋3H2→Ｗ↓＋6HF↑ Ｃ 発明が解決しようとする問題点 本発明の主な目的は、シリコン半導体基板上の
酸化シリコン・マスク開口内に高融点金属の厚膜
を選択的に付着する方法を提供することである。
本発明の他の目的は、シリコン半導体基板上の
酸化シリコン・マスクの表面に偶発的に付着され
つつある高融点金属の薄膜をプラズマ・エツチン
グしながら、酸化シリコン・マスク開口内の半導
体基板表面のみに高融点金属の厚膜を選択的に付
着する方法を提供することである。
Ｄ 問題点を解決するための手段 本発明は、酸化シリコン・マスク開口を表面に
有するシリコン基板表面上に高融点金属を選択的
に付着するに当り、シリコン露出表面上に付着し
た金属層上の方がマスク表面よりも大きな付着率
をもつている性質を利用し、還元反応により金属
厚膜の付着作用とそのエツチング作用を同時進行
させ、その際マスク表面上に偶発的に付着しつつ
ある金属をプラズマ・エツチングするような強さ
のプラズマ・エツチング雰囲気の下に上記高融点
金属を付着することにより、上記金属薄膜上のみ
に選択的に高融点金属厚膜を形成するものであ
る。
本発明の構成は、次の通りである。
酸化シリコン・マスク開口を表面に有するシリ
コン基板を気相反応室に置き、該反応室に高融点
金属の弗化物ガスを導入し、最初は置換反応によ
り、マスク開口に露出したシリコン基板表面上に
上記金属の薄膜を付着し、次に、水素ガスの存在
の下に還元反応により、上記金属薄膜を核として
その上に上記金属の厚膜を形成するシリコン基板
上に金属を選択的に付着する方法において、 上記厚膜形成の間、上記反応室にエツチング・
ガスを導入すると共に高周波電力を印加してプラ
ズマ・エツチング雰囲気を生成し、還元反応によ
り金属付着作用及びプラズマ・エツチングによる
付着金属の除去作用を同時に進行させることによ
り、マスク表面上から核生成中心を除去して選択
的に金属厚膜を形成することを特徴とする。
次に、高融点金属の弗化物として六弗化タング
ステン及びエツチング・ガスとして三弗化窒素を
利用する具体例についてその気相反応を説明す
る。
開口を有する二酸化シリコンのマスク層をその
上に有するシリコン基板を含む付着室に六弗化タ
ングステン・ガス（WF6）が導入される。選択
付着がなされる露出したSi表面が最初次の置換反
応によりＷ表面に変換される。
2WF6＋3Si→2W＋3SiF4 表面が置換された後、既に変換されたＷ表面上
における部分的優先的核生成によりＷの付着を行
なうようにWF6がH2と混合される。更にNF3が
装置に供給され、さらに反応室においてタングス
テンに対する同時エツチング状態を作り出すよう
にプラズマが形成される。
NF3の量および室内へ供給されるプラズマ出力
はSiO2表面が常に清浄に保たれることを確実と
する程度のものである。したがつて、SiO2上に
形成される可能性のあるあらゆる核が直ちに一掃
される。露出したＷ表面上での付着速度はSiO2
表面上におけるよりもはるかに速いので、エツチ
ング作用にかかわらずこれらの領域に正味の付着
が生じる。
Ｅ 実施例 超LSI（VLSI）チツプ上の接点ならびにレベル
間バイアは、金属による被覆の観点から重大な関
心事である。大きな凹凸によつてステツプにおけ
る被覆が不十分となり、これはエレクトロマイグ
レーシヨンその他の問題を生じる。これらの問題
は第１図に示すようにバイアにおける金属の平面
化スタツドの使用により最小にできる。第１図で
は、金属スタツド１０が半導体基板１４上の絶縁
層１２における接触孔（バイア）に設けられてい
る。
しかし、バイアのみに選択付着する工程及びこ
の構造を平面化する工程は非常に複雑な工程であ
る。タングステンの選択化学蒸着技術（CVD）
が用いられてきた。これらの技術では、置換反応
が用いられ、六弗化タングステンWF6ソース・
ガスからのタングステンＷが、露出されたシリコ
ン領域のシリコンSiに置き換る。
2WF6＋3Si→2W＋3SiF4 これは選択反応そのものであるが、自己制限的
であるという限界を有する。表面（数100オング
ストローム程度の）がＷに変換された後は、もは
や置換は生じない。この時点で、水素がCVD反
応装置に供給される。ここでタングステンは正味
の反応により付着される。
WF6＋3H2→Ｗ＋6HF 工程のこの部分で、Ｗは核生成型の過程により
付着される。このような工程では、非常に清浄な
SiO2表面が存在しなければ、上記反応において
SiO2上の核生成中心を回避し、工程の最初の部
分で作られたＷ表面上のみにＷを選択的に付着さ
せることは不可能となる。この技術には重大な実
際上の問題がある。清浄なSiO2表面を維持する
ことは非常に難しく、選択付着は再現可能で信頼
性のある方法では不可能であることが分つた。さ
らに、Ｗの厚いフイルム（＞100nｍ）が付着さ
れると、選択性が失われることも分つた。
上記の難点を克服するため、本発明は選択付着
を達成するための改善された技術を提供する。工
程を実行するための構造を第２図に概略的な形で
示す。付着工程室３０は試料を収納している。六
弗化タングステン・ガスがポート３２を通つて室
３０に導入される。水素−ヘリウムの組合せがポ
ート３４を通つて室３０に導入される。r.f.発生
器３８により励起が行われ、赤外線センサ・ラン
プ組立体３６が設けられている。高真空弁４８、
絞り弁４６、送風機４４およびポンプ４２がポー
ト４０を介して室３０を排気するため設けられ
る。工程の最初の部分は上述した従来技術の各段
階と同じである。選択付着が行われる露出したSi
表面は最初次の置換反応によりＷ表面に変換され
る。
2WF6＋3Si→2W＋3SiF4 表面が置換された後、工程の第２の部分が開始
される。これは３つのパラメータを含んでいる。
第１の、既に変換されたＷ表面上に部分的優先的
核生成によりＷの付着を与えるために、以前のよ
うにWF6がH2と混合される。さらに、NF3が装
置に供給され、反応室においてプラズマが打撃さ
れる。後の２つの作用の効果はタングステンに対
する同時エツチング状態を形成する事である。
NF3プラズマ ――――→ Ｆ＋他の生成物 Ｆ＋Ｗ――→WF6 （ここでは、電荷のつりあいは無視した。） NF3の量と室内に供給されるプラズマ出力は、
SiO2表面が常に清浄に保たれることを確実とす
る程度である。したがつて、SiO2表面に形成さ
れる可能性のある核が直ちに一掃される。露出し
たＷ表面上での付着速度はSiO2表面上における
よりもはるかに大きいので、ゆつくりではある
が、エツチング作用にかかわらずこれらの領域に
正味の付着が生じる。重要な利点は厚いＷフイル
ムに対しても選択性が維持されることである。ま
た、工程の第２の部分における付着速度はプラズ
マにより実際に増大される。
結果として得られる接点構造を第３図の概略図
に示す。本発明に従つて二酸化シリコン層１２の
バイア孔内の金属スタツドで形成された金属接点
１０はアルミニウム層１６とn+領域２４に相互
に接続する。くぼんだ酸化物絶縁領域２０とゲー
ト酸化物１８を有するポリシリコン・ゲート２２
が集積回路の残部を形成する。
このようにして、準選択的反応を行ない、それ
を本来のエツチング工程と組合わせて非常に厚い
選択付着フイルムも可能である真に選択的なＷ付
着工程をもたらす差動選択付着技術が得られた。
【図面の簡単な説明】
第１図は本発明で用いられる接触孔内の平面化
金属スタツドを示す集積回路チツプの断面の概略
図、第２図は本発明の方法において用いられる典
型的な装置の概略図、第３図は本発明の方法を用
いるタングステンの付着を含む集積回路チツプの
断面を示す概略図である。 １０……金属スタツド、１２……絶縁層、１４
……半導体基板、３０……付着工程室。

Claims (1)

  1. 【特許請求の範囲】 １ 酸化シリコン・マスク開口を表面に有するシ
    リコン基板を気相反応室に置き、該反応室に高融
    点金属の弗化物ガスを導入し、最初は置換反応に
    より、マスク開口に露出したシリコン基板表面上
    に上記金属の薄膜を付着し、次に、水素ガスの存
    在の下に還元反応により、上記金属薄膜を核とし
    てその上に上記金属の厚膜を形成するシリコン基
    板上に金属を選択的に付着する方法において、 上記厚膜形成の間、上記反応室にエツチング・
    ガスを導入すると共に高周波電力を印加してプラ
    ズマ・エツチング雰囲気を生成し、還元反応によ
    る金属付着作用及びプラズマ・エツチングによる
    付着金属の除去作用を同時に進行させることによ
    り、マスク表面上から核生成中心を除去して選択
    的に金属厚膜をシリコン露出基板上に付着する上
    記方法。
JP61163944A 1985-09-27 1986-07-14 シリコン基板上に金属を選択的に付着する方法 Granted JPS6278816A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/780,871 US4617087A (en) 1985-09-27 1985-09-27 Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US780871 1991-10-18

Publications (2)

Publication Number Publication Date
JPS6278816A JPS6278816A (ja) 1987-04-11
JPH0573254B2 true JPH0573254B2 (ja) 1993-10-14

Family

ID=25120959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61163944A Granted JPS6278816A (ja) 1985-09-27 1986-07-14 シリコン基板上に金属を選択的に付着する方法

Country Status (4)

Country Link
US (1) US4617087A (ja)
EP (1) EP0216157B1 (ja)
JP (1) JPS6278816A (ja)
DE (1) DE3675129D1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274345A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 半導体装置の製造方法
GB2183090B (en) * 1985-10-07 1989-09-13 Canon Kk Method for selective formation of deposited film
US4741928A (en) * 1985-12-27 1988-05-03 General Electric Company Method for selective deposition of tungsten by chemical vapor deposition onto metal and semiconductor surfaces
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
US5069749A (en) * 1986-07-29 1991-12-03 Digital Equipment Corporation Method of fabricating interconnect layers on an integrated circuit chip using seed-grown conductors
WO1988001102A1 (en) * 1986-07-31 1988-02-11 American Telephone & Telegraph Company Semiconductor devices having improved metallization
US4751101A (en) * 1987-04-30 1988-06-14 International Business Machines Corporation Low stress tungsten films by silicon reduction of WF6
EP0322466A1 (en) * 1987-12-24 1989-07-05 Ibm Deutschland Gmbh PECVD (plasma enhanced chemical vapor deposition) method for deposition of tungsten or layers containing tungsten by in situ formation of tungsten fluorides
NL8800221A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5071788A (en) * 1988-02-18 1991-12-10 International Business Machines Corporation Method for depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
US5212400A (en) * 1988-02-18 1993-05-18 International Business Machines Corporation Method of depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
US4998152A (en) * 1988-03-22 1991-03-05 International Business Machines Corporation Thin film transistor
FR2629839B1 (fr) * 1988-04-07 1991-03-22 Pauleau Yves Procede de depot de metaux refractaires
JP2954219B2 (ja) * 1988-06-08 1999-09-27 レール・リキード・ソシエテ・アノニム・プール・レテユード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 半導体装置の製造プロセスに適用される改良された選択ｃｖｄ
US4997520A (en) * 1988-06-10 1991-03-05 Texas Instruments Incorporated Method for etching tungsten
JPH0622218B2 (ja) * 1988-08-06 1994-03-23 富士通株式会社 エッチング方法
DE68926656T2 (de) * 1988-11-21 1996-11-28 Toshiba Kawasaki Kk Verfahren zum Herstellen eines Halbleiterbauelementes
US5112439A (en) * 1988-11-30 1992-05-12 Mcnc Method for selectively depositing material on substrates
US5037775A (en) * 1988-11-30 1991-08-06 Mcnc Method for selectively depositing single elemental semiconductor material on substrates
US5221853A (en) * 1989-01-06 1993-06-22 International Business Machines Corporation MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
US5084417A (en) * 1989-01-06 1992-01-28 International Business Machines Corporation Method for selective deposition of refractory metals on silicon substrates and device formed thereby
US5202287A (en) * 1989-01-06 1993-04-13 International Business Machines Corporation Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
US4985372A (en) * 1989-02-17 1991-01-15 Tokyo Electron Limited Method of forming conductive layer including removal of native oxide
US5100501A (en) * 1989-06-30 1992-03-31 Texas Instruments Incorporated Process for selectively depositing a metal in vias and contacts by using a sacrificial layer
SG43276A1 (en) * 1989-09-26 1997-10-17 Canon Kk Process for forming deposited film and process for producing semiconductor device
JP2960466B2 (ja) * 1990-03-19 1999-10-06 株式会社日立製作所 半導体デバイスの配線絶縁膜の形成方法及びその装置
EP0528795A1 (en) * 1990-04-30 1993-03-03 International Business Machines Corporation Apparatus for low temperature cvd of metals
DE69034137D1 (de) * 1990-10-01 2004-06-03 St Microelectronics Srl Herstellung von Kontaktanschlüssen bei der alles überdeckenden CVD-Abscheidung und Rückätzen
US5683547A (en) * 1990-11-21 1997-11-04 Hitachi, Ltd. Processing method and apparatus using focused energy beam
DE4038990C1 (ja) * 1990-12-06 1992-04-09 Siemens Ag, 8000 Muenchen, De
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5201995A (en) * 1992-03-16 1993-04-13 Mcnc Alternating cyclic pressure modulation process for selective area deposition
CA2067565C (en) * 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
US6355553B1 (en) * 1992-07-21 2002-03-12 Sony Corporation Method of forming a metal plug in a contact hole
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
US5663098A (en) * 1992-10-08 1997-09-02 Sandia Corporation Method for deposition of a conductor in integrated circuits
JPH09501612A (ja) * 1994-04-08 1997-02-18 マーク エー． レイ， 選択的プラズマ成長
US5709772A (en) * 1996-03-29 1998-01-20 Applied Materials, Inc. Non-plasma halogenated gas flow to prevent metal residues
US6067999A (en) * 1998-04-23 2000-05-30 International Business Machines Corporation Method for deposition tool cleaning
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
JP5464780B2 (ja) * 2006-05-08 2014-04-09 キヤノン株式会社 膜の製造方法
KR102793656B1 (ko) * 2018-10-29 2025-04-08 어플라이드 머티어리얼스, 인코포레이티드 연속적인 라이너리스 비정질 금속 막들
US11315877B2 (en) 2020-03-12 2022-04-26 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11393756B2 (en) 2020-03-16 2022-07-19 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785862A (en) * 1970-12-14 1974-01-15 Rca Corp Method for depositing refractory metals
US4349408A (en) * 1981-03-26 1982-09-14 Rca Corporation Method of depositing a refractory metal on a semiconductor substrate
US4629635A (en) * 1984-03-16 1986-12-16 Genus, Inc. Process for depositing a low resistivity tungsten silicon composite film on a substrate
JPS621228A (ja) * 1985-06-26 1987-01-07 Fujitsu Ltd タングステンシリサイドの選択成長方法

Also Published As

Publication number Publication date
US4617087A (en) 1986-10-14
JPS6278816A (ja) 1987-04-11
DE3675129D1 (de) 1990-11-29
EP0216157A3 (en) 1988-08-31
EP0216157B1 (en) 1990-10-24
EP0216157A2 (en) 1987-04-01

Similar Documents

Publication Publication Date Title
JPH0573254B2 (ja)
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US5670421A (en) Process for forming multilayer wiring
US4902645A (en) Method of selectively forming a silicon-containing metal layer
EP0493002B1 (en) Process for forming deposition film
US7186638B2 (en) Passivation processes for use with metallization techniques
US4751101A (en) Low stress tungsten films by silicon reduction of WF6
JPH0765174B2 (ja) 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法
EP0498580A1 (en) Method for depositing a metal film containing aluminium by use of alkylaluminium halide
US5231054A (en) Method of forming conductive material selectively
JPS6333569A (ja) 金属薄膜の製造方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JPH05209279A (ja) 金属膜形成装置および金属膜形成法
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JPH09186102A (ja) 半導体装置の製造方法
JPH07114203B2 (ja) 半導体装置の製造方法
KR0161889B1 (ko) 반도체장치의 배선 형성방법
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JPS63282274A (ja) 化学的気相成長装置およびその使用方法
JPH08330424A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置
JPH05343354A (ja) 半導体装置の密着層及びメタルプラグ形成方法
JPH0580815B2 (ja)
JPH1154620A (ja) 半導体装置およびその製造方法
JP3018602B2 (ja) ドライエッチング方法
JP2954219B2 (ja) 半導体装置の製造プロセスに適用される改良された選択ｃｖｄ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees