JPH1098149A - 半導体パッケージ - Google Patents

Abstract

(57)【要約】 【課題】 パッケージ実装基板からのグランドライン又
は電源ラインをより安定したかたちで半導体チップの電
極パッドに接続することができる超多ピン構造の半導体
パッケージを提供する。 【解決手段】 チップ表面に複数の電極パッド３を有し
且つ導電性の外形リング１の内側に配置された半導体チ
ップ２と、チップ表面側に配置形成されたフィルム回路
５と、フィルム回路５上に形成された複数の外部接続端
子８と、電極パッド３と外部接続端子８とを電気的に接
続してなる第１のリード９と、グランド用又は電源用の
電極パッド３ａと外形リング１とを電気的に接続してな
る第２のリード１１と、グランド又は電源用の外部接続
端子８ａと外形リング１とを電気的に接続してなる第３
のリード１２と、チップ裏面と外形リング１とに導電性
接着層１３ａ，１３ｂを介して接合された導電性ステー
ジ１４とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、新規なリードフレ
ームに半導体チップを接合して超多ピン構造とした半導
体パッケージに関するものである。

【０００２】

【従来の技術】従来、半田ボール等の外部接続端子を備
えた有機基板を介してプリント配線板等に実装できる半
導体パッケージとして図５に示すものがある。図５にお
いては、有機材料を用いた２乃至６層程度の多層有機配
線基板５０に対し、その基板表面に半導体チップ５１が
マウントされている。そしてこの半導体チップ５１の電
極パッドと多層有機配線基板５０の表面に形成された配
線膜５２とが金線５３等を用いたワイヤボンディングに
よって接続されている。

【０００３】多層有機配線基板５０の裏面には、スルー
ホール５４を介して表面の配線膜５２と電気的に接続さ
れた半田ボール（外部接続端子）５５が設けられてお
り、この半田ボール５５がソルダーレジスト膜５６の開
口より外部に臨んでいる。また、半導体チップ５１は金
線５３とともに封止樹脂５７にて封止されている。

【０００４】上記構成からなる半導体パッケージ５８で
は、裏面に形成されている半田ボール５５をプリント配
線板５９に接続するようにしている。また多層有機配線
基板５０は、半田ボール５５が多数格子状に配設されて
いることからボールグリッドアレイ（ＢＧＡ）と称され
ることが多く、この多層有機配線基板５０を用いた半導
体パッケージ５８をＢＧＡパッケージと称している。

【０００５】

【発明が解決しようとする課題】しかしながら上記従来
の半導体パッケージ５８においては、ワイヤボンディン
グを行って半導体チップ５１の電極パッドと多層有機配
線基板５０の配線膜５２とを接続しているため、配線ピ
ッチを縮小化するには限界があった。また、ＴＣＰ（テ
ープ・キャリア・パッケージ）と称される半導体パッケ
ージの場合も、絶縁フィルム上に貼り付けた金属泊をエ
ッチングしてリードを形成するため、サイドエッチング
によるリード痩せ等の制約があって多ピンには限界があ
った。

【０００６】そこで本出願人は、新規なリードフレーム
構造体と半導体チップとを接合して超多ピン構造とした
半導体パッケージを既に提案している。図６は、超多ピ
ン構造の半導体パッケージの一例を示す側断面図であ
る。図６においては、外形リング６１の内側に半導体チ
ップ６２が配置されている。半導体チップ６２の表面に
は、その周縁部にわたって複数の電極パッド６３が形成
されている。また、そのパッド形成領域を除くチップ表
面の中央部には、接着層６４を介してフィルム回路６５
が載置固定されている。このフィルム回路６５は、ベー
スとなる絶縁性フィルム６６と、この絶縁性フィルム６
６内に形成されたリードパターン６７とによって構成さ
れている。さらに、フィルム回路６５上には、各リード
パターン６７の終端に位置して外部接続端子（半田ボー
ル）６８が設けられている。また、フィルム回路６５か
らは、上記リードパターン７を延長したかたちでリード
６９が延出しており、そのリード先端６９ａがチップ表
面の電極パッド６３に接続されている。そして、半導体
チップ６２・接着層６４・フィルム回路６５と外形リン
グ６１との間には封止樹脂７０が充填されている。

【０００７】上記構成からなる半導体パッケージでは、
リード６９を含むフィルム回路６５のリードパターン６
７を、図示せぬ金属ベースを利用して電解メッキにより
形成し、さらにそのリードパターン６７上に同じく電解
メッキにて外部接続端子６９を形成することから、それ
までの限界を超えた多ピン構造が実現されている。ま
た、上記金属ベースの一部を外形リング６１部分として
残し、この外形リング６１にてパッケージ外形を構成し
ていることから、パッケージ外形と外部接続端子６８と
の位置精度が保証され、これによってパッケージ実装時
のアライメントも容易に行えるようになっている。さら
に、パッケージサイズをチップサイズと同等レベルに留
めた、いわゆるＣＳＰ（チップサイズパッケージ）構造
も実現されている。

【０００８】ところで、図６に示す半導体パッケージで
は、パッケージ実装用のプリント配線基板（以下、パッ
ケージ実装基板と称す）のグランド（ＧＮＤ）ライン又
は電源ラインを、所定の外部接続端子６８からリードパ
ターン６７を通して半導体チップ６２の電極パッド６３
に接続しているが、取り扱う信号によっては電源又はグ
ランドの電位が不安定になることがあり、その改善が望
まれていた。

【０００９】本発明は、上記問題を解決するためになさ
れたもので、その目的とするところは、パッケージ実装
基板からのグランドライン又は電源ラインをより安定し
たかたちで半導体チップの電極パッドに接続することが
できる超多ピン構造の半導体パッケージを提供すること
にある。

【００１０】

【課題を解決するための手段】本発明に係る半導体パッ
ケージでは、チップ表面の周縁部に複数の電極パッドを
有し且つ導電性の外形リングの内側に配置された半導体
チップと、この半導体チップの表面側に配置形成された
フィルム回路と、このフィルム回路上に突出形成された
複数の外部接続端子と、半導体チップ上に形成された電
極パッドとフィルム回路上に形成された外部接続端子と
を電気的に接続してなる第１のリードと、半導体チップ
上に形成された複数の電極パッドのうち、グランド用又
は電源用の電極パッドと外形リングとを電気的に接続し
てなる第２のリードと、フィルム回路上に形成された複
数の外部接続端子のうち、グランド又は電源用の外部接
続端子と外形リングとを電気的に接続してなる第３のリ
ードと、半導体チップの裏面と外形リングとにそれぞれ
導電性接着層を介して接合された導電性ステージとを備
えた構成となっている。

【００１１】上記構成からなる半導体パッケージにおい
ては、グランド用又は電源用の電極パッドが、第２のリ
ード、外形リング及び導電性ステージを介してチップ裏
面に短絡した構造となり、またグランド用又は電源用の
外部接続端子が、第３のリード、外形リング及び導電性
ステージを介してチップ裏面に短絡した構造となる。こ
れにより、チップ裏面が共通のグランド又は電源とな
り、しかもチップ裏面につながる外形リングと導電性ス
テージとが同じ電位となるため、パッケージ実装基板か
らのグランドライン又は電源ラインをより安定したかた
ちで半導体チップの電極パッドに接続することが可能と
なる。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１は本発明に係
る半導体パッケージの一実施形態を示す側断面図であ
り、図２はその平面図である。図１及び図２において
は、積層構造をなす外形リング１の内側に半導体チップ
２が配置されている。半導体チップ２の表面（図中上
面）には、その周縁部にわたって複数の電極パッド３が
形成されている。また、そのパッド形成領域を除くチッ
プ表面の中央部には、接着シート等からなる接着層４を
介してフィルム回路５が載置固定されている。このフィ
ルム回路５は、ベースとなる絶縁性フィルム６と、この
絶縁性フィルム６内に形成されたリードパターン７とに
よって構成されている。さらに、フィルム回路５上に
は、上記リードパターン７の各々の終端に位置して小孔
が設けられ、この小孔を介して外部接続端子８が突出形
成されている。なお、上述した接着層４は適度な弾性を
有しており、これによって部品同士を接着する以外に
も、半導体チップ２のパッド形成領域の内側に存在する
素子形成領域を保護する緩衝材としての役目も兼ねてい
る。

【００１３】ここで、フィルム回路５のベースとなる絶
縁性フィルム６は、平面視略四角形をなすもので、その
４辺からは複数のリード（以下、第１のリード）９が延
出し、その４隅からは吊りリード１０が延出している。
これに対して外形リング１からは、上記第１のリード９
と平行に第２のリード１１及び第３のリード１２が延出
している。このうち、第１のリード９は、半導体チップ
２上に形成された電極パッド３とフィルム回路５上に形
成された外部接続端子８とを電気的に接続すべく、絶縁
性フィルム６内のリードパターン７を延長したかたちで
フィルム外方に延出し、そのリード先端９ａが半導体チ
ップ２の電極パッド３に接続されている。一方、第２の
リード１１は、半導体チップ２上に形成された複数の電
極パッド３のうち、グランド用の電極パッド３ａと外形
リング１とを電気的に接続すべく、外形リング１の内周
縁から絶縁フィルム６側に向けて延出し、そのリード先
端１２ａが上記グランド用の電極パッド３ａに接続され
ている。さらに、第３のリード１２は、フィルム回路５
上に形成された複数の外部接続端子８のうち、グランド
用の外部接続端子８ａと外形リング１とを電気的に接続
すべく、絶縁フィルム６と外形リング１との間に架け渡
されている。

【００１４】これに加えて、外形リング１と半導体チッ
プ２の裏面には、それぞれ導電性接着層１３ａ，１３ｂ
を介して導電性ステージ１４が接合されている。導電性
接着層１３ａ，１３ｂは、導電性接着剤、導電ペース
ト、導電性接着テープ等によって形成されたものであ
る。一方、導電性ステージ１４は、例えば銅、アルミニ
ウム等の導体材料からなるもので、図例では外形リング
１と半導体チップ２の段差に合わせて断面略凹状に形成
されている。そして、接合対象となる外形リング１と半
導体チップ２の双方に対しては、導電性ステージ１４の
周縁上端面が導電性接着層１３ａを介して外形リング１
に接合され、導電性ステージ１４の凹部底面が導電性接
着層１３ｂを介して半導体チップ２の裏面に接合されて
いる。この導電性ステージ１４は、外形リング１と半導
体チップ２の裏面とを電気的に接続する以外にも、半導
体パッケージ全体の強度を高める、いわゆる補強の役目
も兼ねている。

【００１５】さらに、半導体チップ２の電極パッド３
（３ａ）と第１，第２のリード９，１２との接続部周辺
領域（外形リング１・導電性ステージ１４及び半導体チ
ップ２・接着層４・フィルム回路５に囲まれた領域）に
は、エポキシ樹脂又はシリコーン樹脂等の封止樹脂１５
が充填されている。また導電性ステージ１４の凹部底面
には、その周縁部に位置して適宜数の貫通孔１４ａが明
けられている。この貫通孔１４ａは、封止樹脂１５の注
入時や半導体パッケージの実装時にガス抜き作用を奏
し、未充填による封止不良を防止したり、熱ストレスを
緩和するなどの役目を果たす。

【００１６】続いて、本発明に係る半導体パッケージの
製造方法について説明する。先ず、図３（Ａ）に示すよ
うに、三層構造の積層板からなる金属ベース１６を用意
する。この金属ベース１６は、厚さ１５０μｍ程度の銅
又は銅合金からなる基板（以下、銅基板という）１７の
表面に、例えば蒸着によって厚さ４．５μｍ程度のアル
ミニウム膜１８を形成し、さらに厚さ１〜２μｍ程度の
ニッケル膜１９を形成したものである。

【００１７】このうち、アルミニウム膜１８は、その後
の工程で銅基板１７をエッチングするときに金属ベース
１６の表面側がエッチングされないようにするためのエ
ッチングストップ膜に相当するものである。これに対し
てニッケル膜１９は、金属ベース１６の面上にリード部
分（後述）を形成するための銅メッキの下地、つまりメ
ッキ下地膜に相当するものである。金属ベース１６は、
それ自身がリードとならず、最終的には外形リング部分
を除いて切除されるものであるが、非常に微細なリード
を形成するにあたって必要不可欠なものである。

【００１８】なお、金属ベース１６としては、アルミニ
ウム膜１８とニッケル膜１９との間に、双方の密着性を
高めるべく、例えば厚さ０．５μｍ程度のクロム膜を密
着膜として形成するようにしてもよい。また、メッキ下
地膜としては、ニッケル膜１９の代わりに銅の薄膜を形
成するようにしてもよい。

【００１９】次に、図３（Ｂ）に示すように、金属ベー
ス１６の表面、即ちニッケル膜１９の表面に選択メッキ
法により銅からなるリード部分２０ａ，２０ｂ，２０ｃ
をパターン形成する。このうち、リード部分２０ａは、
上記リードパターン７及び第１のリード９に相当する部
分で、半導体チップ２の電極パッド３に対応して四方に
延長されるように多数形成される。これに対してリード
部分２０ｂは、上記第２のリード１１に相当する部分
で、外形リング１の外形位置に相当する部分からベース
区画領域（後述）の中心に向けて形成される。さらにリ
ード部分２０ｃは、上記第３のリード１２に相当する部
分で、外形リング１の外形位置に相当する部分から上記
リード部分２０ａのパターニング領域内にかけて形成さ
れる。なお、図示はしないが、上述したリード部分２０
ａ，２０ｂ，２０ｃと同時に吊りリード１０も選択メッ
キ法により形成される。

【００２０】ここで上記選択メッキは、金属ベース１６
の表面をレジストパターン等により選択的に覆い、この
レジストパターンをマスクとして電解メッキすることに
より行う。このように金属ベース１６上に電解メッキ法
により銅を選択メッキすることにより、膜質が良好で且
つファインパターン化したリード部分２０ａ，２０ｂ，
２０ｃが得られる。

【００２１】次に、図３（Ｃ）に示すように、金属ベー
ス１６の区画領域を規定するスリット２１をエッチング
によって形成したのち、図３（Ｄ）に示すように、リー
ド部分２０ａの一部（第１のリード９となる部分）を除
いて、例えば厚さ４０μｍ程度の絶縁フィルム６をパタ
ーン形成する。このとき、第３のリード１２に相当する
リード部分２０ｃの一部も絶縁フィルム６によって被覆
され、この時点で絶縁フィルム６をベースとしたフィル
ム回路５が得られる。次いで、図３（Ｅ）に示すよう
に、絶縁フィルム６によって被覆されたリード部分２０
ａ，２０ｃの終端に、その絶縁フィルム６をマスクとし
て、例えば半田ボールからなる外部接続端子８を形成す
る。この外部接続端子８は、絶縁フィルム６上に露出す
るリード部分２０ａの終端に、例えば、電解メッキ法に
よって銅又はニッケル、或いは金などの金属材料からな
る下地膜を形成したのち、その下地膜の上に電解メッキ
法によって錫−鉛合金の半田材料を積層し、その半田材
料をリフローしてボール状に成形することで得られる。
このとき、リード部分２０ｃの終端にはグランド用の外
部接続端子８ａ（図２参照）が形成される。

【００２２】続いて、図３（Ｆ）に示すように、外形リ
ング１となる部分を除いたかたちで、金属ベース１６の
銅基板１７を選択エッチングにより除去する。このエッ
チングに際しては、アルミニウム膜１８がエッチングス
トッパーとして作用し、銅基板１７のみが除去される。
次に、図３（Ｇ）に示すように、金属ベース１６のアル
ミニウム膜１８を選択エッチングにて除去し、さらにニ
ッケル膜１９を選択エッチングにより除去して各リード
部分２０ａ，２０ｂ，２０ｃを独立させる。なお、図３
（Ｇ）の状態ではフィルム回路５が外形リング１と分離
したように表現されているが、実際には吊りリード１０
（図２参照）によって一体に連結されている。次いで、
図３（Ｈ）に示すように、絶縁フィルム６から延出した
リード部分（第１のリード９に相当する部分）２０ａの
先端に、例えばスパッタ法又は蒸着法によってアルミニ
ウムからなるバンプ２２ａを形成し、これと同様に、他
のリード部分（第２のリード１１に相当する部分）２０
ｂの先端にもバンプ２２ｂを形成する。この時点で半導
体チップを組付ける前のリードフレームが完成する。

【００２３】続いて、上記リードフレームに半導体チッ
プを組付ける際の製造手順について図４を参照しつつ説
明する。なお、図４においては、半導体チップの組付け
に直接関与しないリード部分２０ｃ（第３のリード１
２）を省略している。先ず、図４（Ａ）に示すように、
フィルム基板５のリードパターン形成面側に接着層４を
介して半導体チップ２を位置決め固定する。このとき、
絶縁フィルム６から延出したリード部分２０ａ、即ち第
１のリード９は、そのリード先端に形成されたバンプ２
２ａが半導体チップ２上の電極パッド３に対向した状態
となる。また外形リング１から延出したリード部分２０
ｂ、即ち第２のリード１１は、そのリード先端に形成さ
れたバンプ２２ｂが、半導体チップ２上のグランド用の
電極パッド３ａに対向した状態となる。次に、図４
（Ｂ）に示すように、第１のリード９の先端部をバンプ
２２ａを介して半導体チップ２の電極パッド３に、また
第２のリード１１の先端部をバンプ２２ｂを介して半導
体チップ２のグランド用の電極パッド３ａに、それぞれ
シングルポイントボンディングによって接続する。

【００２４】次いで、図４（Ｃ）に示すように、外形リ
ング１と半導体チップ２の裏面とにそれぞれ導電性接着
層１３ａ，１３ｂを介して導電性ステージ１４を接合し
たのち、図４（Ｄ）に示すように、外形リング１・導電
性ステージ１４及び半導体チップ２・接着層４・フィル
ム回路５に囲まれた領域に、エポキシ樹脂又はシリコー
ン樹脂等の封止樹脂１５をポッティングにより注入し、
これを硬化させることで各構成部品を一体化する。最後
は、図４（Ｅ）に示すように、外形リング１の外形位置
を境にして不要部分を切除することにより、図１に示し
た半導体パッケージが得られる。

【００２５】このように本実施形態の半導体パッケージ
においては、グランド用の電極パッド３ａが第２のリー
ド１１、外形リング１及び導電性ステージ１４を介して
チップ裏面に短絡した構造となり、またグランド用の外
部接続端子８ａも第３のリード１２、外形リング１及び
導電性ステージ１４を介してチップ裏面に短絡した構造
となる。これにより、チップ裏面が共通のグランドとな
り、しかもチップ裏面につながる外形リング１と導電性
ステージ１４とが同じ電位となるため、パッケージ実装
基板からのグランドライン又は電源ラインをより安定し
たかたちで半導体チップ２の電極パッド３ａに接続する
ことが可能となる。

【００２６】また、半導体チップ２の構造によっては、
チップ裏面側からチップ表面側（回路形成面側）にグラ
ンドを取り出すことができるので、回路設計上の自由度
も高まる。さらに、半導体チップ２に発生した熱がその
裏面から導電性ステージ１４を介して効率良く外部に放
散されるようになるため、熱放散性にも優れたものとな
る。

【００２７】なお、上記実施形態においては、グランド
用の電極パッド３ａ及び外部接続端子８ａを、第２のリ
ード１１及び第３のリード１２を介してそれぞれ外形リ
ング１に電気的に接続するようにしたが、本発明はこれ
に限らず、グランド用に代えて電源用の電極パッド及び
外部接続端子を外形リングに電気的に接続するようにし
ても同様の効果が得られる。また、上記実施形態におい
ては、半導体チップ２の内側に外部接続端子８が存在す
るファンインタイプの半導体パッケージを例示したが、
それと反対に、半導体チップの外側に外部接続端子が存
在するファンアウトタイプの半導体パッケージにも同様
に適用することができる。

【００２８】

【発明の効果】以上説明したように本発明によれば、グ
ランド用又は電源用の電極パッドを第２のリードを介し
て外形リングに電気的に接続するとともに、グランド用
又は電源用の外部接続端子を第３のリードを介して外形
リングに電気的に接続し、且つ半導体チップの裏面と外
形リングとにそれぞれ導電性接着層を介して導電性ステ
ージを接合した構成となっているため、パッケージ実装
基板からのグランドライン又は電源ラインをより安定し
たかたちで半導体チップの電極パッドに接続することが
可能となる。これにより、パッケージ内におけるグラン
ド又は電源の電位変動が小さくなるため、電気特性に優
れた超多ピン構造の半導体パッケージを提供することが
可能となる。

【図面の簡単な説明】

【図１】本発明に係る半導体パッケージの一実施形態を
示す側断面図である。

【図２】本発明に係る半導体パッケージの一実施形態を
示す平面図である。

【図３】実施形態におけるリードフレームの製造工程図
である。

【図４】実施形態における半導体パッケージの製造工程
図である。

【図５】従来のＢＧＡパッケージを示す側断面図であ
る。

【図６】超多ピン構造の半導体パッケージの一例を示す
側断面図である。

【符号の説明】

１ 外形リング ２ 半導体チップ ３ 電極パッ
ド ５ フィルム回路 ９ 外部接続端子 ９ 第１の
リード １１ 第２のリード １２ 第３のリード １３ａ，１３ｂ 導電性接着層 １４ 導電性ステー
ジ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 チップ表面の周縁部に複数の電極パッド
   を有し且つ導電性の外形リングの内側に配置された半導
   体チップと、 前記半導体チップの表面側に配置形成されたフィルム回
   路と、 前記フィルム回路上に突出形成された複数の外部接続端
   子と、 前記半導体チップ上に形成された電極パッドと前記フィ
   ルム回路上に形成された外部接続端子とを電気的に接続
   してなる第１のリードと、 前記半導体チップ上に形成された複数の電極パッドのう
   ち、グランド用又は電源用の電極パッドと前記外形リン
   グとを電気的に接続してなる第２のリードと、 前記フィルム回路上に形成された複数の外部接続端子の
   うち、グランド又は電源用の外部接続端子と前記外形リ
   ングとを電気的に接続してなる第３のリードと、 前記半導体チップの裏面と前記外形リングとにそれぞれ
   導電性接着層を介して接合された導電性ステージとを備
   えたことを特徴とする半導体パッケージ。