JPH109959A - 温度検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 微小な温度変化でも大きく抵抗値が変化し
て、従来と比べて検出感度のよい薄膜サーミスタを用い
た温度検出装置を提供する。 【解決手段】 アモルファス半導体層で形成されて温度
によって増減する電子又は正孔からなるキャリアに起因
して抵抗が変化する薄膜サーミスタ１と、薄膜サーミス
タ１の表面に設けられた一対の電極２と、一対の電極２
のそれぞれに直流電圧を印加して互いの電極２１，２２
間で所定電界を形成する電圧印加手段３と、薄膜サーミ
スタ１に流れる電流の電流変化に対応した出力電圧を検
出する出力検出手段４とを備え、出力電圧に基づいて温
度を検出する温度検出装置において、前記所定電界は、
前記キャリアを加速し累積的に増倍してかつ飽和しない
よう形成された構成にしてある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像センサ等に応
用される薄膜サーミスタを用いた温度検出装置に関する
ものである。

【０００２】

【従来の技術】従来、この種の温度検出装置として、図
１０に示す構成のものが存在する。このものは、アモル
ファス半導体層で構成されて温度によって増減する電子
又は正孔からなるキャリアに起因して抵抗が変化する薄
膜サーミスタＡと、薄膜サーミスタＡの表面に設けられ
た一対の電極Ｂと、一対の電極Ｂのそれぞれに直流電圧
を印加して互いの電極Ｂ間で所定電界を形成する電圧印
加手段Ｃと、薄膜サーミスタＡに流れる電流の電流変化
に対応した出力電圧を検出する出力検出手段Ｄとを備え
ている。

【０００３】

【発明が解決しようとする課題】上記した従来の温度検
出装置では、温度によって薄膜サーミスタＡの抵抗が変
化して、その薄膜サーミスタＡに流れる電流の電流変化
に対応した出力電圧に基づいて温度を検出できる。しか
も、焦電型赤外線センサ等と比較して、薄膜サーミスタ
Ａを使用しているので、温度検出精度がよく小型化が容
易である。

【０００４】しかしながら、薄膜サーミスタＡの導電率
をＫとすると導電率Ｋは一般に、Ｋ＝ｅｖｎの式で表さ
れる。ここで、ｅは電子の電荷量、ｖはキャリアの移動
度、ｎはキャリアの数を表す。温度に起因する移動度ｖ
の変化は小さいため無視できるとすると、導電率Ｋは温
度によるキャリアの数ｎに依存する。薄膜サーミスタＡ
は、温度変化によって新たに発生するキャリア数が少な
く変化が少ないため、流れる電流の電流変化に対応した
出力電圧の変化が小さく、その変化を拡大するために高
ゲインのアンプで増幅しなければならないという問題が
あった。

【０００５】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、微小な温度変化でも大き
く抵抗値が変化して、従来と比べて検出感度のよい薄膜
サーミスタを用いた温度検出装置を提供することにあ
る。

【０００６】

【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載のものは、アモルファス半導体層
で形成されて温度によって増減する電子又は正孔からな
るキャリアに起因して抵抗が変化する薄膜サーミスタ
と、薄膜サーミスタの表面に設けられた一対の電極と、
一対の電極のそれぞれに直流電圧を印加して互いの電極
間で所定電界を形成する電圧印加手段と、薄膜サーミス
タに流れる電流の電流変化に対応した出力電圧を検出す
る出力検出手段とを備え、出力電圧に基づいて温度を検
出する温度検出装置において、前記所定電界は、前記キ
ャリアを加速し累積的に増倍してかつ飽和しないよう形
成された構成にしてある。

【０００７】請求項２記載のものは、請求項１記載のも
のにおいて、前記一対の電極は、互いに対面して配置さ
れた構成にしてある。

【０００８】請求項３記載のものは、請求項２記載のも
のにおいて、前記一対の電極のうちすくなくとも一方
は、凸部が他方の電極との対向面に設けられた構成にし
てある。

【０００９】請求項４記載のものは、請求項２記載のも
のにおいて、前記薄膜サーミスタはＰ型、ｉ型及びＮ型
の導電型の前記アモルファス半導体層がそれぞれつづい
て積層されて、前記電圧印加手段は逆バイアス電圧を印
加する構成にしてある。

【００１０】請求項５記載のものは、請求項２記載のも
のにおいて、前記薄膜サーミスタは、１種類の不純物で
かつ不純物濃度が異なる複数の前記アモルファス半導体
層が積層された構成にしてある。

【００１１】請求項６記載のものは、半導体層で構成さ
れて温度によって増減する電子又は正孔からなるキャリ
アに起因して抵抗が変化する薄膜サーミスタと、薄膜サ
ーミスタの表面に設けられた一対の電極と、一対の電極
のそれぞれに直流電圧を印加して互いの電極間で所定電
界を形成する電圧印加手段と、薄膜サーミスタに流れる
電流の電流変化に対応した出力電圧を検出する出力検出
手段とを備え、出力電圧に基づいて温度を検出する温度
検出装置において、前記薄膜サーミスタはアモルファス
中に結晶粒を有した前記半導体層で形成されて、前記所
定電界は、前記キャリアを加速し累積的に増倍しかつ飽
和しないよう形成された構成にしてある。

【００１２】請求項７記載のものは、請求項１又は６記
載のものにおいて、前記一対の電極は所定間隔を設けて
互いに隣接して配置された構成にしてある。

【００１３】

【発明の実施の形態】本発明の第１実施形態を図１乃至
図４に基づいて以下に説明する。

【００１４】１は薄膜サーミスタで、アモルファス半導
体を形成したＳｉＣにより、１０００オングストローム
の膜厚で薄膜状に形成され、導電型がＰ型で、正孔から
なるキャリアが温度によって増減して抵抗が変化する。
アモルファス半導体であるので、結晶半導体と比較して
抵抗の温度変化が大きく導電率が数桁低くなっている。

【００１５】２は一対の電極で、第１電極２１と第２電
極２２とで構成され、金属Ｃｒにより、薄板状に形成さ
れ、薄膜サーミスタ１の両面にて互いに対面して配置さ
れている。一対の電極２のうち第１電極２１は、凸部２
１ａが第２電極２２との対向面に複数設けられ、その凸
部２１ａと第２電極２２の対向面２２ａとの間で、すな
わち互いの電極２１，２２間で後述する所定電界を形成
する。

【００１６】３は電圧印加手段で、直流電源３１と抵抗
３２とが設けられて、直流電源３１の一端が第１電極２
１に、他端が接地されるとともに抵抗３２を介して第２
電極２２にそれぞれ接続されて、第１電極２１及び第２
電極２２のそれぞれに直流電圧を印加する。

【００１７】４は出力検出手段で、抵抗の両端部の出力
電圧を測定して、薄膜サーミスタ１に流れる電流の電流
変化に対応した出力電圧を検出する。

【００１８】次いで、図２及び図３に基づいて製造方法
について説明する。先ず、シリコン基板５に電子ビーム
蒸着でもってＣｒを蒸着して第２電極２２を形成し
（ａ）、その第２電極２２にＳｉＣアモルファス半導体
層からなる薄膜サーミスタ１を積層する。アモルファス
半導体層を形成する方法として、プラズマＣＶＤ法を用
いる。すなわち、ＳｉＨ４，ＣＨ４，Ｂ２Ｈ６及びＨ２
のそれぞれの原料ガスが、プラズマＣＶＤ装置６の内部
に導入されて、高周波電源６１でもってプラズマ化され
シリコン基板５に堆積して、薄膜サーミスタ１が１００
０オングストロームの層厚で形成される。

【００１９】ここで、薄膜サーミスタ１は、１０００オ
ングストロームの層厚であるので、堆積初期の２００オ
ングストロームまでの層厚であると島状構造となって空
隙を生じるが、その空隙を生じることなく密度が一定で
均質なものとなる。形成された薄膜サーミスタ１の一面
を部分的にマスキングした後、所定時間エッチングし
て、凹部１ａを形成する（ｂ）。

【００２０】次いで、ＳｉＯ２からなるサイド保護膜１
ｂを薄膜サーミスタ１の側面に形成し（ｃ）、電子ビー
ム蒸着でもってＣｒを蒸着して第１電極２１を形成する
（ｄ）。ここで、薄膜サーミスタ１の一面に凹部１ａが
形成されているので、第１電極２１は、凸部２１ａが第
２電極２２との対向面に設けられることになる。また、
第１電極２１及び第２電極２２間の絶縁が、サイド保護
膜によって図られる。

【００２１】このものの動作を説明する。電圧印加手段
３が一対の電極２のそれぞれに直流電圧を印加すると、
第１電極２１の複数の凸部２１ａと第２電極２２の対向
面２２ａとの間でそれぞれ所定電界が形成されて、薄膜
サーミスタ１の膜厚方向にわたって均一に印加される。
ここで、所定電界はキャリアを加速し累積的に増倍し
て、かつ飽和しないよう形成されている。

【００２２】所定電界を印加すると、薄膜サーミスタ１
を構成するアモルファス半導体層の電子は、加速されて
大きなエネルギーを持つ。この電子のエネルギーが衝突
した原子に与えられて、電子及び正孔対が発生する。新
たにできた電子及び正孔が再度所定電界によって加速さ
れて、同様に電子及び正孔対を発生する。この過程が繰
り返されることでキャリアの数が急激に増加する。これ
がいわゆる、アバランシェ増倍といわれる現象である。

【００２３】このアバランシェ増倍でもって、温度変化
によって発生したキャリアを薄膜サーミスタ１内で増倍
して、薄膜サーミスタ１の抵抗値が下がる方向で大きく
変化する。すると、薄膜サーミスタ１に流れる電流が増
大して、出力検出手段４がその電流変化に対応した出力
電圧を検出する。一方、所定電界はキャリアが飽和しな
いよう形成されているので、過剰キャリアによって抵抗
値が下がり過ぎて、薄膜サーミスタ１が破壊されること
もない。

【００２４】ここで、薄膜サーミスタ１はアモルファス
半導体層で形成されているので、キャリアが加速され累
積的に増倍する電界強度と、キャリアが飽和する電界強
度との間に幅があって、所定電界はその幅の中に位置す
ることになる。

【００２５】かかる第１実施形態の温度検出装置にあっ
ては、上記したように、、一対の電極２のそれぞれに直
流電圧を印加すると、所定電界がキャリアを加速し累積
的に増倍するよう形成されたから、エネルギを与えられ
たキャリアが原子に衝突して電子及び正孔対からなる新
規キャリアを形成する、いわゆるアバランシュ効果でも
って、キャリアの数が増倍して薄膜サーミスタ１に流れ
る電流が増大し、従来と比較して出力電圧が大きく変化
して、かつ、所定電界がキャリアを飽和しないよう形成
されたから、過剰キャリアによって薄膜サーミスタ１が
破壊されることもなく、温度の検出感度を向上すること
ができる。

【００２６】また、、一対の電極２が互いに対面して配
置されたから、薄膜サーミスタ１の膜厚方向にわたって
均一に所定電界を形成することができる。

【００２７】また、第１電極２１の第２電極２２との対
向面に凸部２１ａが設けられたから、所定電界が薄膜サ
ーミスタ１の層厚全体ではなく、凸部２１ａと第２電極
２２の対向面との間に層厚方向にて部分的に印加され
て、薄膜サーミスタ１の層厚を厚くした状態で、所定電
界を得るために両電極２１，２２に印加する印加電圧を
低圧化できる。

【００２８】なお、第１実施形態では、薄膜サーミスタ
１がＳｉＣからなるアモルファス半導体層で形成された
ものとしたが、ＳｉＮ、ＳｉＯ又はＧｅ等のアモルファ
ス半導体層で形成してもよく、限定されない。

【００２９】また、一対の電極２のうち第１電極２１に
複数の凸部２１ａを設けたが、図４に示すように、１個
の凸部２１ａであってももよく、さらに凸部２２ａを第
２電極２２に設けてもよく、限定されない。

【００３０】本発明の第２実施形態を図５乃至図７に基
づいて以下に説明する。なお、第２実施形態では第１実
施形態と異なる機能について述べることとし、第１実施
形態と実質的に同一機能を有する部材については、同一
符号を付してある。

【００３１】一対の電極２は、第１電極２１と第２電極
２２とで構成され、薄膜サーミスタ１の両面ではなく一
面に形成され、所定間隔２ａを設けて互いに隣接して配
置されている。

【００３２】かかる第２実施形態の温度検出装置にあっ
ては、上記したように、一対の電極２のそれぞれが所定
間隔２ａを設けて互いに隣接して配置されたから、両電
極２１，２２における隣接面の間で所定電界が形成され
て、薄膜サーミスタ１の一面に一対の電極２を形成し
て、２層構成となって製造プロセスを簡略化できる。

【００３３】なお、第２実施形態では、第１電極２１及
び第２電極２２を薄板状で略直方体状のものとしたが、
図７に示すように、両電極２１，２２をくし形状として
所定間隔２ａを設けて互いに隣接して配置してもよく、
限定されない。

【００３４】本発明の第３実施形態を図８に基づいて以
下に説明する。なお、第３実施形態では第１実施形態と
異なる機能について述べることとし、第１実施形態と実
質的に同一機能を有する部材については、同一符号を付
してある。

【００３５】薄膜サーミスタ１は、４９００オングスト
ロームの層厚で導電型がＰ型のＰ型半導体層１１、２０
０オングストロームの層厚で真性型のｉ型半導体層１
２、及び４９００オングストロームの層厚でＮ型のＮ型
半導体層１３のアモルファス半導体層がそれぞれつづい
て積層されている。電圧印加手段３は、Ｐ型アモルファ
ス半導体層１１に負極を、Ｎ型アモルファス半導体層１
３に正極をそれぞれ当接して逆バイアス電圧を印加す
る。また、一対の電極２は凸部２１ａが設けられていな
い。

【００３６】半導体のＰＮ接合に逆バイアス電圧を印加
すると、ダイオード特性を示して電流は流れない。しか
し、逆バイアス電圧を大きくしていくと、アバランシェ
増倍によって大きな電流が流れる。

【００３７】かかる第３実施形態の温度検出装置にあっ
ては、上記したように、Ｐ型、ｉ型及びＮ型のアモルフ
ァス半導体層１１，１２，１３がつづいて積層されて薄
膜サーミスタ１が形成されたから、電圧印加手段３が逆
バイアス電圧を印加すると、所定電界がＰ型及びＮ型ア
モルファス半導体層１１，１３と比べて抵抗の高いｉ型
アモルファス半導体層１２に層厚方向にて部分的に印加
されて、所定電界を得るために両電極に印加する印加電
圧を低圧化できるとともに、発生した新規電子がＮ型ア
モルファス半導体層１３領域へ、同様に新規正孔がＰ型
アモルファス半導体層１１領域へ移動して、それぞれの
領域における同種のキャリアが増加して、出力電圧の変
化率をさらに向上することができる。

【００３８】本発明の第４実施形態を図９に基づいて以
下に説明する。なお、第４実施形態では第１実施形態と
異なる機能について述べることとし、第１実施形態と実
質的に同一機能を有する部材については、同一符号を付
してある。

【００３９】薄膜サーミスタ１は、１種類の不純物でか
つ不純物濃度が異なる複数のアモルファス半導体層で形
成されている。すなわち、４９００オングストロームの
層厚でＰ型アモルファス半導体層１４、２００オングス
トロームの層厚でｉ型アモルファス半導体層１５、及び
４９００オングストロームの層厚でＰ型アモルファス半
導体層１６が、それぞれつづいて積層されている。ま
た、一対の電極２は凸部２１ａが設けられていない。

【００４０】製造工程は、１種類の不純物をドーピング
するだけでよい。従ってＰ型、ｉ型及びＮ型のそれぞれ
のアモルファス半導体層を積層するときと異なって、残
留ドーパントガスの混入を防ぐため、各層の堆積の後の
真空引きの時間を長くすることや、多室チャンバを有す
る高価な装置が不要となる。

【００４１】かかる第４実施形態の温度検出装置にあっ
ては、上記したように、１種類の不純物でかつ不純物濃
度が異なる複数のアモルファス半導体層１４，１５，１
６を積層して薄膜サーミスタ１が形成されたから、所定
電界が薄膜サーミスタ１の層厚全体ではなく、高抵抗で
不純物濃度の低いｉ型アモルファス半導体層１５に部分
的に印加されて、所定電界を得るために両電極２１，２
２に印加する印加電圧を低圧化できるとともに、Ｐ型及
びＮ型の２種類の不純物を使用することなく１種類の不
純物でもって薄膜サーミスタ１を形成して、製造プロセ
スを簡略化することができる。

【００４２】なお、第４実施形態では、薄膜サーミスタ
を不純物濃度が異なるＰ型、ｉ型及びＰ型のそれぞれの
アモルファス半導体層１４，１５，１６で積層されたも
のとしたが、Ｎ型、ｉ型及びＮ型のアモルファス半導体
層であっても、１種類の不純物でかつ不純物濃度が異な
っていればよく、また３層以上であってもよく、限定さ
れない。

【００４３】本発明の第５実施形態を以下に説明する。
なお、第５実施形態では第１実施形態と異なる機能につ
いて述べることとし、第１実施形態と実質的に同一機能
を有する部材については、同一符号を付してある。

【００４４】薄膜サーミスタ１は、シリコンアモルファ
ス中に直径が数乃至数百ナノメートルで結晶粒を有した
半導体層で形成されて、結晶粒がシリコンアモルファス
と比較して低抵抗であって、導電率が不均一となってい
る。また、一対の電極２は凸部２１ａが設けられていな
い。

【００４５】かかる第５実施形態の温度検出装置にあっ
ては、上記したように、薄膜サーミスタ１はアモルファ
ス中に結晶粒を有した半導体層で形成されて、所定電界
がキャリアを加速し累積的に増倍するよう形成されたか
ら、エネルギを与えられたキャリアが原子に衝突して電
子及び正孔対からなる新規キャリアを形成し、キャリア
数が増倍して薄膜サーミスタ１に流れる電流が増大し
て、従来と比較して出力電圧の変化が大きくなって、か
つ所定電界がキャリアを飽和しないよう形成されたか
ら、過剰キャリアによって薄膜サーミスタ１が破壊され
ることもなく、温度の検出感度を向上することができ
る。さらに、所定電界が抵抗の高いアモルファス部に部
分的に印加されるので、半導体層の層厚を厚くした状態
で、所定電界を得るために両電極２１，２２に印加する
印加電圧を低圧化できる。

【００４６】

【発明の効果】請求項１記載のものは、一対の電極のそ
れぞれに直流電圧を印加すると、所定電界がキャリアを
加速し累積的に増倍するよう形成されたから、エネルギ
を与えられたキャリアが原子に衝突して電子及び正孔対
からなる新規キャリアを形成する、いわゆるアバランシ
ュ効果でもって、キャリアの数が増倍して薄膜サーミス
タに流れる電流が増大して、従来と比較して出力電圧が
大きく変化して、かつ所定電界がキャリアを飽和しない
よう形成されたから、過剰キャリアによって薄膜サーミ
スタが破壊されることもなく、温度の検出感度を向上す
ることができる。

【００４７】請求項２記載のものは、請求項１記載のも
のの効果に加えて、一対の電極が互いに対面して配置さ
れたから、薄膜サーミスタの膜厚方向にわたって均一に
所定電界を形成することができる。

【００４８】請求項３記載のものは、請求項２記載のも
のの効果に加えて、すくなくとも一方の電極の他方の電
極との対向面に凸部が設けられたから、所定電界が薄膜
サーミスタの層厚全体ではなく、凸部と他方の電極の対
向面との間に部分的に印加されて、薄膜サーミスタの層
厚を厚くした状態で、所定電界を得るために両電極に印
加する印加電圧を低圧化できる。

【００４９】請求項４記載のものは、請求項２記載のも
のの効果に加えて、Ｐ型、ｉ型及びＮ型のアモルファス
半導体層がつづいて積層されて薄膜サーミスタが形成さ
れたから、電圧印加手段が逆バイアス電圧を印加する
と、所定電界がＰ型及びＮ型アモルファス半導体層に比
べて抵抗の高いｉ型アモルファス半導体層に部分的に印
加されて、所定電界を得るために両電極に印加する印加
電圧を低圧化できるとともに、発生した新規電子がＮ型
アモルファス半導体層領域へ、同様に新規正孔がＰ型ア
モルファス半導体層領域へ移動して、それぞれの領域に
おける同種のキャリアが増加して、出力電圧の変化率を
さらに向上することができる。

【００５０】請求項５記載のものは、請求項２記載のも
のの効果に加えて、不純物濃度が異なる複数のアモルフ
ァス半導体層を積層して薄膜サーミスタが形成されたか
ら、所定電界が薄膜サーミスタの層厚全体ではなく、高
抵抗で不純物濃度の低いアモルファス半導体層に部分的
に印加されて、所定電界を得るために両電極に印加する
印加電圧を低圧化できるとともに、Ｐ型及びＮ型の２種
類の不純物を使用することなく１種類の不純物でもって
薄膜サーミスタを形成して、製造プロセスを簡略化する
ことができる。

【００５１】請求項６記載のものは、薄膜サーミスタは
アモルファス中に結晶粒を有した半導体層で形成され
て、所定電界がキャリアを加速し累積的に増倍するよう
形成されたから、エネルギを与えられたキャリアが原子
に衝突して電子及び正孔対からなる新規キャリアを形成
し、キャリア数が増倍して薄膜サーミスタに流れる電流
が増大して、従来と比較して出力電圧の変化が大きくな
って、かつ所定電界がキャリアを飽和しないよう形成さ
れたから、過剰キャリアによって薄膜サーミスタが破壊
されることもなく、温度の検出感度を向上することがで
きる。さらに、所定電界が抵抗の高いアモルファス部に
部分的に印加されるので、半導体層の層厚を厚くした状
態で、所定電界を得るために両電極に印加する印加電圧
を低圧化できる。

【００５２】請求項７記載のものは、請求項１記載のも
のの効果に加えて、一対の電極のそれぞれが所定間隔を
設けて互いに隣接して配置されたから、両電極における
隣接面の間で所定電界が形成されて、薄膜サーミスタの
両面ではなく一面に一対の電極を形成して、２層構成と
なって製造プロセスを簡略化できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示す構成図である。

【図２】同上の薄膜サーミスタ及び一対の電極の製造工
程図である。

【図３】同上のプラズマＣＶＤ装置の構成図である。

【図４】同上の薄膜サーミスタの断面図である。

【図５】本発明の第２実施形態を示す薄膜サーミスタ及
び一対の電極の断面図である。

【図６】同上の平面図である。

【図７】同上の薄膜サーミスタ及びくし型状の一対の電
極の平面図である。

【図８】本発明の第３実施形態を示す薄膜サーミスタ及
び一対の電極の断面図である。

【図９】本発明の第４実施形態を示す薄膜サーミスタ及
び一対の電極の断面図である。

【図１０】従来例を示す構成図である。

【符号の説明】

１ 薄膜サーミスタ ２ 一対の電極 ２１ａ 凸部 ３ 電圧印加手段 ４ 出力検出手段

Claims (7)

【特許請求の範囲】
1. 【請求項１】 アモルファス半導体層で形成されて温度
   によって増減する電子又は正孔からなるキャリアに起因
   して抵抗が変化する薄膜サーミスタと、薄膜サーミスタ
   の表面に設けられた一対の電極と、一対の電極のそれぞ
   れに直流電圧を印加して互いの電極間で所定電界を形成
   する電圧印加手段と、薄膜サーミスタに流れる電流の電
   流変化に対応した出力電圧を検出する出力検出手段とを
   備え、出力電圧に基づいて温度を検出する温度検出装置
   において、 前記所定電界は、前記キャリアを加速し累積的に増倍し
   てかつ飽和しないよう形成されてなることを特徴とする
   温度検出装置。
2. 【請求項２】 前記一対の電極は、互いに対面して配置
   されたことを特徴とする請求項１記載の温度検出装置。
3. 【請求項３】 前記一対の電極のうちすくなくとも一方
   は、凸部が他方の電極との対向面に設けられたことを特
   徴とする請求項２記載の温度検出装置。
4. 【請求項４】 前記薄膜サーミスタはＰ型、ｉ型及びＮ
   型の導電型の前記アモルファス半導体層がそれぞれつづ
   いて積層されて、前記電圧印加手段は逆バイアス電圧を
   印加することを特徴とする請求項２記載の温度検出装
   置。
5. 【請求項５】 前記薄膜サーミスタは、１種類の不純物
   でかつ不純物濃度が異なる複数の前記アモルファス半導
   体層が積層されてなることを特徴とする請求項２記載の
   温度検出装置。
6. 【請求項６】 半導体層で構成されて温度によって増減
   する電子又は正孔からなるキャリアに起因して抵抗が変
   化する薄膜サーミスタと、薄膜サーミスタの表面に設け
   られた一対の電極と、一対の電極のそれぞれに直流電圧
   を印加して互いの電極間で所定電界を形成する電圧印加
   手段と、薄膜サーミスタに流れる電流の電流変化に対応
   した出力電圧を検出する出力検出手段とを備え、出力電
   圧に基づいて温度を検出する温度検出装置において、 前記薄膜サーミスタはアモルファス中に結晶粒を有した
   前記半導体層で形成されて、前記所定電界は、前記キャ
   リアを加速し累積的に増倍しかつ飽和しないよう形成さ
   れてなることを特徴とする温度検出装置。
7. 【請求項７】 前記一対の電極は、所定間隔を設けて互
   いに隣接して配置されたことを特徴とする請求項１又は
   ６記載の温度検出装置。