JPH11103422A - 低ノイズ低パワーｃｍｏｓ相関型ダブルサンプラー - Google Patents
低ノイズ低パワーｃｍｏｓ相関型ダブルサンプラーInfo
- Publication number
- JPH11103422A JPH11103422A JP9253040A JP25304097A JPH11103422A JP H11103422 A JPH11103422 A JP H11103422A JP 9253040 A JP9253040 A JP 9253040A JP 25304097 A JP25304097 A JP 25304097A JP H11103422 A JPH11103422 A JP H11103422A
- Authority
- JP
- Japan
- Prior art keywords
- transconductor
- coupled
- node
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000002596 correlated effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims 13
- 239000004020 conductor Substances 0.000 claims 1
- 230000036039 immunity Effects 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 低ノイズで低パワーのＣＭＯＳ相関型ダブル
サンプラー（ＣＤＳ）回路を提供する。 【解決手段】 本発明によれば、２．７Ｖで動作するこ
とが可能であり、ノイズに対する免疫性を増加させてお
り、且つ０．８Ｖの最大信号入力を取扱うことの可能な
改良したＣＭＯＳによる相関型ダブルサンプラー（ＣＤ
Ｓ）回路が提供される。本発明は、入力パッドを分離す
るために内部コンデンサを設けている。本発明は、更
に、全てのピクセル値に関してサンプル・ホールド機能
を実行するためにスイッチとコンデンサとを設けてい
る。
サンプラー（ＣＤＳ）回路を提供する。 【解決手段】 本発明によれば、２．７Ｖで動作するこ
とが可能であり、ノイズに対する免疫性を増加させてお
り、且つ０．８Ｖの最大信号入力を取扱うことの可能な
改良したＣＭＯＳによる相関型ダブルサンプラー（ＣＤ
Ｓ）回路が提供される。本発明は、入力パッドを分離す
るために内部コンデンサを設けている。本発明は、更
に、全てのピクセル値に関してサンプル・ホールド機能
を実行するためにスイッチとコンデンサとを設けてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、相関型ダブルサン
プラー（ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅｓａｍｐ
ｌｅｒ）即ちＣＤＳ回路に関するものであって、更に詳
細には、ＣＭＯＳ技術におけるこのような回路に関する
ものである。本発明は、ＣＭＯＳ技術において、低ノイ
ズ、低パワーの相関型二重採取器即ち相関型ダブルサン
プラー（ＣＤＳ）の新しい回路の実現技術を提供してい
る。
プラー（ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅｓａｍｐ
ｌｅｒ）即ちＣＤＳ回路に関するものであって、更に詳
細には、ＣＭＯＳ技術におけるこのような回路に関する
ものである。本発明は、ＣＭＯＳ技術において、低ノイ
ズ、低パワーの相関型二重採取器即ち相関型ダブルサン
プラー（ＣＤＳ）の新しい回路の実現技術を提供してい
る。
【０００２】
【従来の技術】相関型ダブルサンプラーの１つの使用方
法は、例えばビデオカメラにおけるＣＣＤ（電荷結合素
子）からの信号等のデジタル画像信号を処理する場合に
おけるものである。基本的には、ＣＤＳ回路は、基準信
号からデータ信号を差引いて、両者に共通の（即ち、相
関した）ノイズを除去する。典型的には、ＣＤＳ回路
は、従来技術においてはバイポーラ技術で実現されてい
た。その後、デジタル処理はＣＭＯＳ回路で使用されて
いる。
法は、例えばビデオカメラにおけるＣＣＤ（電荷結合素
子）からの信号等のデジタル画像信号を処理する場合に
おけるものである。基本的には、ＣＤＳ回路は、基準信
号からデータ信号を差引いて、両者に共通の（即ち、相
関した）ノイズを除去する。典型的には、ＣＤＳ回路
は、従来技術においてはバイポーラ技術で実現されてい
た。その後、デジタル処理はＣＭＯＳ回路で使用されて
いる。
【０００３】ＣＭＯＳ技術を使用したＣＤＳ回路の１つ
の実現例は、Ｃ． Ｍａｎｇｅｌｓｄｏｒｆ、 Ｋ．
Ｎａｋａｍｕｒａ、 Ｓ． Ｈｏ、 Ｔ． Ｂｒｏｏｋ
ｓ著「ＣＣＤカメラ用ＣＭＯＳフロントエンド（Ａ Ｃ
ＭＯＳ Ｆｒｏｎｔ−ＥｎｄＦｏｒ ＣＣＤ Ｃａｍｅ
ｒａｓ）」、ＩＳＳＣＣ・ダイジェスト・オブ・テクニ
カル・ペーパーズ、１８６−１８７頁（１９６６）に記
載されている。このような構成は、単一チップ上でＣＤ
Ｓ機能をアナログ・デジタル変換器（ＡＤＣ）と結合す
ることを可能としている。この具体例は、バイポーラ技
術の場合に通常必要とされる５Ｖから減少させた３Ｖ電
源で動作するチップのことを記載している。最大入力信
号の大きさは０．６Ｖである。
の実現例は、Ｃ． Ｍａｎｇｅｌｓｄｏｒｆ、 Ｋ．
Ｎａｋａｍｕｒａ、 Ｓ． Ｈｏ、 Ｔ． Ｂｒｏｏｋ
ｓ著「ＣＣＤカメラ用ＣＭＯＳフロントエンド（Ａ Ｃ
ＭＯＳ Ｆｒｏｎｔ−ＥｎｄＦｏｒ ＣＣＤ Ｃａｍｅ
ｒａｓ）」、ＩＳＳＣＣ・ダイジェスト・オブ・テクニ
カル・ペーパーズ、１８６−１８７頁（１９６６）に記
載されている。このような構成は、単一チップ上でＣＤ
Ｓ機能をアナログ・デジタル変換器（ＡＤＣ）と結合す
ることを可能としている。この具体例は、バイポーラ技
術の場合に通常必要とされる５Ｖから減少させた３Ｖ電
源で動作するチップのことを記載している。最大入力信
号の大きさは０．６Ｖである。
【０００４】より低いパワー即ち電力で動作し、より大
きなノイズ免疫性を与え、且つバイポーラ回路の最大信
号入力、即ち０．８Ｖと適合性のあるＣＭＯＳにおける
ＣＤＳ回路を提供することが所望されている。
きなノイズ免疫性を与え、且つバイポーラ回路の最大信
号入力、即ち０．８Ｖと適合性のあるＣＭＯＳにおける
ＣＤＳ回路を提供することが所望されている。
【０００５】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、低パワーで低ノイズのＣＭＯＳ相関型ダブ
ルサンプラー回路を提供することを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、低パワーで低ノイズのＣＭＯＳ相関型ダブ
ルサンプラー回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、２．７Ｖで動
作することが可能であり、ノイズに対する免疫性を増加
させており、且つ０．８Ｖの最大信号入力を取扱うこと
の可能な改良したＣＭＯＳによるＣＤＳ回路を提供して
いる。
作することが可能であり、ノイズに対する免疫性を増加
させており、且つ０．８Ｖの最大信号入力を取扱うこと
の可能な改良したＣＭＯＳによるＣＤＳ回路を提供して
いる。
【０００７】本発明は、入力パッドを分離させるために
内部コンデンサを提供している。このことは、オンチッ
プスイッチのターンオン抵抗値を、ＭＯＳトランジスタ
を使用して実現可能な値へ増加させている。このこと
は、ビデオ速度のＣＣＤ回路が、入力パッドにおける全
てのピクセルの黒レベルをリセットさせることを可能と
している。
内部コンデンサを提供している。このことは、オンチッ
プスイッチのターンオン抵抗値を、ＭＯＳトランジスタ
を使用して実現可能な値へ増加させている。このこと
は、ビデオ速度のＣＣＤ回路が、入力パッドにおける全
てのピクセルの黒レベルをリセットさせることを可能と
している。
【０００８】本発明は、更に、全てのピクセル値に関し
てサンプル・ホールド機能を実行するためにスイッチ及
びコンデンサを提供している。従って、本発明は、より
低い電圧で動作し、増加した入力電圧を取扱い、且つデ
ジタル値の約２ビットだけ直線性を改善した具体例を提
供している。
てサンプル・ホールド機能を実行するためにスイッチ及
びコンデンサを提供している。従って、本発明は、より
低い電圧で動作し、増加した入力電圧を取扱い、且つデ
ジタル値の約２ビットだけ直線性を改善した具体例を提
供している。
【０００９】
【発明の実施の形態】図１は本発明のＣＤＳ回路及びそ
れに続くプログラム可能な利得増幅器（ＰＧＡ）ブロッ
クを有するＣＣＤアナログフロントエンド（ＡＦＥ）の
簡単化した直線的モデルを示している。入力信号が、典
型的に、ＣＣＤ回路における特定のピクセルからノード
１０へ供給される。基準電圧が基準ノード１２へ供給さ
れる。典型的に、ノード１２上の基準電圧信号は、光の
侵入を防止するために金属で被覆されているＣＣＤの端
部におけるピクセルから与えられる。これらの電圧は、
外部コンデンサＣEXT を介して与えられる。ＣＤＳ機能
は、各ピクセル信号の暗部レベルを固定電圧へクランプ
することによって実行される。各データレベルを転送す
る前に、クランプスイッチを開放して各ピクセル信号を
抽出する。
れに続くプログラム可能な利得増幅器（ＰＧＡ）ブロッ
クを有するＣＣＤアナログフロントエンド（ＡＦＥ）の
簡単化した直線的モデルを示している。入力信号が、典
型的に、ＣＣＤ回路における特定のピクセルからノード
１０へ供給される。基準電圧が基準ノード１２へ供給さ
れる。典型的に、ノード１２上の基準電圧信号は、光の
侵入を防止するために金属で被覆されているＣＣＤの端
部におけるピクセルから与えられる。これらの電圧は、
外部コンデンサＣEXT を介して与えられる。ＣＤＳ機能
は、各ピクセル信号の暗部レベルを固定電圧へクランプ
することによって実行される。各データレベルを転送す
る前に、クランプスイッチを開放して各ピクセル信号を
抽出する。
【００１０】図１に示したコンデンサＣEXT （１ｎＦ乃
至０．１μＦの間）は、ＣＣＤチップの大きなＤＣ電圧
を有する出力ノードから入力パッドを分離させるために
使用されている外部ＡＣカップリングコンデンサであ
る。寄生パッド容量（Ｃp ）によって発生されるＡＣ信
号ロスを最小とさせるために、ここでは、大型の外部コ
ンデンサが必要とされる。ビデオ速度ＣＣＤ ＡＦＥ回
路の場合には、入力パッドにおいて全てのピクセルの黒
レベルをリセットさせることは可能なものではない。何
故ならば、必要とされるＲＣ時定数は約１．５ナノ秒に
過ぎず、且つオンチップスイッチの必要とされるターン
オン抵抗値は１．５Ω未満だからである。本発明のＣＤ
Ｓ回路においては、入力パッドを黒レベルクランプノー
ドνa 及びνr から入力パッドを分離させるために、２
つの小さな内部コンデンサＣ1 （約１０ｐＦ）が付加さ
れている。このオンチップスイッチのターンオン抵抗値
は、これにより、ＭＯＳトランジスタによって実現する
ことの可能な１５０Ωへ増加されている。黒レベル入力
期間中に、ノードνa 及びνr は、φ1 制御スイッチに
よって電源νc 及び電圧νc −Δνへクランプされる。
抵抗１４を介してＤＣ電流を注入することによって発生
され且つ入力信号スイングの約５０％であるように設計
されているＤＣオフセット電圧が、トランスコンダクタ
の線形領域を増加させるために必要とされる。何故なら
ば、入力ピクセル信号はシングルエンド型であり且つ常
に下方向へ移行するからである。このＤＣオフセットは
利得を追従するようにプログラムされている。各ピクセ
ルデータが転送される前に、クランプ用のスイッチが開
成されて、νa 及びνr ノードをフロートさせ、従って
ＡＣ信号は持続のトランスコンダクタｇm へ通過するこ
とが許容される。
至０．１μＦの間）は、ＣＣＤチップの大きなＤＣ電圧
を有する出力ノードから入力パッドを分離させるために
使用されている外部ＡＣカップリングコンデンサであ
る。寄生パッド容量（Ｃp ）によって発生されるＡＣ信
号ロスを最小とさせるために、ここでは、大型の外部コ
ンデンサが必要とされる。ビデオ速度ＣＣＤ ＡＦＥ回
路の場合には、入力パッドにおいて全てのピクセルの黒
レベルをリセットさせることは可能なものではない。何
故ならば、必要とされるＲＣ時定数は約１．５ナノ秒に
過ぎず、且つオンチップスイッチの必要とされるターン
オン抵抗値は１．５Ω未満だからである。本発明のＣＤ
Ｓ回路においては、入力パッドを黒レベルクランプノー
ドνa 及びνr から入力パッドを分離させるために、２
つの小さな内部コンデンサＣ1 （約１０ｐＦ）が付加さ
れている。このオンチップスイッチのターンオン抵抗値
は、これにより、ＭＯＳトランジスタによって実現する
ことの可能な１５０Ωへ増加されている。黒レベル入力
期間中に、ノードνa 及びνr は、φ1 制御スイッチに
よって電源νc 及び電圧νc −Δνへクランプされる。
抵抗１４を介してＤＣ電流を注入することによって発生
され且つ入力信号スイングの約５０％であるように設計
されているＤＣオフセット電圧が、トランスコンダクタ
の線形領域を増加させるために必要とされる。何故なら
ば、入力ピクセル信号はシングルエンド型であり且つ常
に下方向へ移行するからである。このＤＣオフセットは
利得を追従するようにプログラムされている。各ピクセ
ルデータが転送される前に、クランプ用のスイッチが開
成されて、νa 及びνr ノードをフロートさせ、従って
ＡＣ信号は持続のトランスコンダクタｇm へ通過するこ
とが許容される。
【００１１】トランスコンダクタｇm は、差分電圧νa
−νr を差分電流ｉ1+−ｉ1-＝ｇm（νa −νs ）へ変
換させる。この差分出力電流へ適用されるｄＢ線形プロ
グラム可能利得関数は、プログラム可能な差動トランス
コンダクタαｇmxによって実現される。トランスコンダ
クタｇmxとαｇmxとの間に挿入されているクロックφ2
によって制御されるスイッチ及びコンデンサは、全ての
ピクセル値に関しサンプル・ホールド機能を実行するた
めに使用されている。
−νr を差分電流ｉ1+−ｉ1-＝ｇm（νa −νs ）へ変
換させる。この差分出力電流へ適用されるｄＢ線形プロ
グラム可能利得関数は、プログラム可能な差動トランス
コンダクタαｇmxによって実現される。トランスコンダ
クタｇmxとαｇmxとの間に挿入されているクロックφ2
によって制御されるスイッチ及びコンデンサは、全ての
ピクセル値に関しサンプル・ホールド機能を実行するた
めに使用されている。
【００１２】改良した利得を発生することによって、該
トランスコンダクタンス（相互コンダクタンス）回路
は、より大きなノイズ拒否を提供している。更に、該ト
ランスコンダクタンス回路及びそれと関連する回路の特
定の具体例は、以下に更に詳細に説明するように、２．
７Ｖの電源電圧Ｖc が本発明を動作させることを可能と
している。このように低い電圧は本回路によるより低い
パワー（電力）条件に対応しており、それは、ハンドヘ
ルド、バッテリ動作型ビデオカメラ等のバッテリ駆動型
環境において重要である。
トランスコンダクタンス（相互コンダクタンス）回路
は、より大きなノイズ拒否を提供している。更に、該ト
ランスコンダクタンス回路及びそれと関連する回路の特
定の具体例は、以下に更に詳細に説明するように、２．
７Ｖの電源電圧Ｖc が本発明を動作させることを可能と
している。このように低い電圧は本回路によるより低い
パワー（電力）条件に対応しており、それは、ハンドヘ
ルド、バッテリ動作型ビデオカメラ等のバッテリ駆動型
環境において重要である。
【００１３】図２は、入力信号νsig 、抽出したピクセ
ル信号を表わしている差分電圧νa−νr 、サンプル・
ホールド入力ピクセル信号νs2−ν2 、及び制御クロッ
クφ1 及びφ2 を示している。該スイッチは、該制御ク
ロックが高状態である場合に、閉成される。
ル信号を表わしている差分電圧νa−νr 、サンプル・
ホールド入力ピクセル信号νs2−ν2 、及び制御クロッ
クφ1 及びφ2 を示している。該スイッチは、該制御ク
ロックが高状態である場合に、閉成される。
【００１４】クロック信号φ2 は、図１のスイッチ１６
及び１８を制御するサンプル・ホールドクロック信号で
ある。クロック信号φ1 は、全てのφ2 クロック信号間
において暗部レベルをリセットさせる。スイッチ２０及
び２２を制御するφ3 クロック信号は図示していない
が、それはＣＣＤディスク例の各ラインの後に活性化さ
れる。
及び１８を制御するサンプル・ホールドクロック信号で
ある。クロック信号φ1 は、全てのφ2 クロック信号間
において暗部レベルをリセットさせる。スイッチ２０及
び２２を制御するφ3 クロック信号は図示していない
が、それはＣＣＤディスク例の各ラインの後に活性化さ
れる。
【００１５】注意すべきことであるが、実際に使用され
る信号は電流であり、且つ図２に示した差分電圧ＶS2−
Ｖ2 は歪曲された信号である。ＣＤＳの実際の出力差分
電流、即ちＩ0 ±Ｉ0 −はよりきれいなものである。
る信号は電流であり、且つ図２に示した差分電圧ＶS2−
Ｖ2 は歪曲された信号である。ＣＤＳの実際の出力差分
電流、即ちＩ0 ±Ｉ0 −はよりきれいなものである。
【００１６】本発明者の知得したところによれば、本回
路の構成は、該信号を後にデジタル形態へ変換させた場
合に９ビットの精度を有する線形性を有する出力信号を
供給する。更に、ノードＶa とＶS2との間の電圧利得
は、本システムのノイズ性能が改良されるように実現さ
せることが可能である。本発明は、更に、より高い電圧
ではなく、単一の２．７Ｖの電源を使用することを可能
としている。本回路は、標準的なＣＭＯＳプロセスにお
いて最大の０．８Ｖ入力電圧のスイングを取扱うことを
可能としている。
路の構成は、該信号を後にデジタル形態へ変換させた場
合に９ビットの精度を有する線形性を有する出力信号を
供給する。更に、ノードＶa とＶS2との間の電圧利得
は、本システムのノイズ性能が改良されるように実現さ
せることが可能である。本発明は、更に、より高い電圧
ではなく、単一の２．７Ｖの電源を使用することを可能
としている。本回路は、標準的なＣＭＯＳプロセスにお
いて最大の０．８Ｖ入力電圧のスイングを取扱うことを
可能としている。
【００１７】本ＣＤＳ回路の利点は、図３に示したトラ
ンスコンダクタの実際のトランジスタ実現例を検討する
ことによりより良く理解することが可能である。第一ト
ランスコンダクタｇm がＮＭＯＳ差動対によって実現さ
れている。第一トランスコンダクタｇm のＡＣ出力電流
ｉ1+及びｉ1-は、ＰＭＯＳトランジスタｍp1及びｍp2に
よって受取られ、且つトランスコンダクタｇmxを実現す
るために使用されているダイオード接続型のトランジス
タｍn3及びｍn4内へ注入される。ＡＣ出力電流ｉo+及び
ｉo-（トランスコンダクタαｇmxを実現するために使用
されているトランジスタｍn5及びｍn6から）は、電流ｉ
1+及びｉ1-に比例している。何故ならば、トランジスタ
ｍn3及びｍn5（ｍn4及びｍn6）はαのスケールファクタ
を有するカレントミラーを実現しているからである。図
１に示した完全差動トランスコンダクタαｇmxは、実際
には、２つのシングルエンド型トランスコンダクタαｇ
mxによって実現されている。トランスコンダクタｇm 及
びαｇmxは線形トランスコンダクタではなく、それらの
トランスコンダクタンス（相互コンダクタンス）は信号
電流が変化するに従って変化する。
ンスコンダクタの実際のトランジスタ実現例を検討する
ことによりより良く理解することが可能である。第一ト
ランスコンダクタｇm がＮＭＯＳ差動対によって実現さ
れている。第一トランスコンダクタｇm のＡＣ出力電流
ｉ1+及びｉ1-は、ＰＭＯＳトランジスタｍp1及びｍp2に
よって受取られ、且つトランスコンダクタｇmxを実現す
るために使用されているダイオード接続型のトランジス
タｍn3及びｍn4内へ注入される。ＡＣ出力電流ｉo+及び
ｉo-（トランスコンダクタαｇmxを実現するために使用
されているトランジスタｍn5及びｍn6から）は、電流ｉ
1+及びｉ1-に比例している。何故ならば、トランジスタ
ｍn3及びｍn5（ｍn4及びｍn6）はαのスケールファクタ
を有するカレントミラーを実現しているからである。図
１に示した完全差動トランスコンダクタαｇmxは、実際
には、２つのシングルエンド型トランスコンダクタαｇ
mxによって実現されている。トランスコンダクタｇm 及
びαｇmxは線形トランスコンダクタではなく、それらの
トランスコンダクタンス（相互コンダクタンス）は信号
電流が変化するに従って変化する。
【００１８】本ＣＤＳ回路の必要とされる最小電源電圧
は次式によって決定される。
は次式によって決定される。
【００１９】ｖc ≧ｖgsn1＋ｖsig ＋ｖdsatlc 尚、ｖgsnlはトランジスタｍn1のゲート対ソース電圧で
あり、ｖsig （この構成においては約０．８Ｖ）は最大
入力信号の大きさであり、且つｖdsatlc（約０．３Ｖ）
は電流源Ｉc を実現するために使用されるトランジスタ
によって必要とされる最小のドレイン対ソース電圧であ
る。２．７Ｖ電源の下では、ｖgsnlは最大で１．６Ｖと
することが可能であり、従って本回路はデジタルＣＭＯ
Ｓプロセス内に集積化させることが可能である。
あり、ｖsig （この構成においては約０．８Ｖ）は最大
入力信号の大きさであり、且つｖdsatlc（約０．３Ｖ）
は電流源Ｉc を実現するために使用されるトランジスタ
によって必要とされる最小のドレイン対ソース電圧であ
る。２．７Ｖ電源の下では、ｖgsnlは最大で１．６Ｖと
することが可能であり、従って本回路はデジタルＣＭＯ
Ｓプロセス内に集積化させることが可能である。
【００２０】トランスコンダクタαｇmxは、プログラム
可能な利得を実現するために使用されており、且つその
実現例を図４に示してある。尚、図４の構成は、本願発
明者の前の発明に関する先願の米国特許出願第０８／６
３１，９００号、１９９６年４月１６日出願の「ｄＢ線
形プログラム可能利得増幅器の区分的線形近似（Ｐｉｅ
ｃｅ−Ｗｉｓｅ Ｌｉｎｅａｒ Ａｐｐｒｏｘｉｍａｔ
ｉｏｎ ｏｆ ａ ｄＢ Ｌｉｎｅａｒ Ｐｒｏｇｒａ
ｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）」とい
う名称の特許出願に記載されている。各ピクセルのデー
タレベルに関するサンプル・ホールド動作は、ミラート
ランジスタの歪曲された信号であるゲート電圧ｖs に関
して行なわれる。スイッチが理想的なものである場合に
は、歪が導入されることはない。然しながら、実際のＭ
ＯＳスイッチは、電荷注入及びクロックフィードスルー
（通り抜け）のために、オフセット電圧（Δν）が導入
される。然しながら、以下の簡単な計算が示すように、
スイッチのオフセット電圧によって導入される信号歪
は、完全差分構成によって著しく減少される。
可能な利得を実現するために使用されており、且つその
実現例を図４に示してある。尚、図４の構成は、本願発
明者の前の発明に関する先願の米国特許出願第０８／６
３１，９００号、１９９６年４月１６日出願の「ｄＢ線
形プログラム可能利得増幅器の区分的線形近似（Ｐｉｅ
ｃｅ−Ｗｉｓｅ Ｌｉｎｅａｒ Ａｐｐｒｏｘｉｍａｔ
ｉｏｎ ｏｆ ａ ｄＢ Ｌｉｎｅａｒ Ｐｒｏｇｒａ
ｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）」とい
う名称の特許出願に記載されている。各ピクセルのデー
タレベルに関するサンプル・ホールド動作は、ミラート
ランジスタの歪曲された信号であるゲート電圧ｖs に関
して行なわれる。スイッチが理想的なものである場合に
は、歪が導入されることはない。然しながら、実際のＭ
ＯＳスイッチは、電荷注入及びクロックフィードスルー
（通り抜け）のために、オフセット電圧（Δν）が導入
される。然しながら、以下の簡単な計算が示すように、
スイッチのオフセット電圧によって導入される信号歪
は、完全差分構成によって著しく減少される。
【００２１】図４に示したシングルエンド型カレントミ
ラーがトランスコンダクタｇmxとαｇmxとの間にゲート
電圧差Δνを有するものと仮定すると、入力及び出力Ａ
Ｃ電流（ｉs 及びｉo ）は次式で表わせられる。
ラーがトランスコンダクタｇmxとαｇmxとの間にゲート
電圧差Δνを有するものと仮定すると、入力及び出力Ａ
Ｃ電流（ｉs 及びｉo ）は次式で表わせられる。
【００２２】ｉs ＝β（ｖs ＋ｖs ＋ｖdsat0 ）2 −β
ｖ2 dsat0＝β（ｖ2 s＋ｖs ｖdsat0 ） ｉo ＝αｉs ＋αβ（２Δｖ（ｖs ＋ｖdast0 ）＋Δｖ
2 ） ＤＣバイアス電流Ｉ0 ＝βｖ2 dsat0 及びテーラー展開
を使用することによって、シングルエンド型カレントミ
ラーのＡＣ出力電流を次式で近似することが可能であ
る。
ｖ2 dsat0＝β（ｖ2 s＋ｖs ｖdsat0 ） ｉo ＝αｉs ＋αβ（２Δｖ（ｖs ＋ｖdast0 ）＋Δｖ
2 ） ＤＣバイアス電流Ｉ0 ＝βｖ2 dsat0 及びテーラー展開
を使用することによって、シングルエンド型カレントミ
ラーのＡＣ出力電流を次式で近似することが可能であ
る。
【００２３】
【数１】
【００２４】サンプル・ホールドスイッチ及びコンデン
サによって発生されたオフセット電圧は２つのエラー項
を発生する。上述した式の第２項はＤＣ成分である。第
３項は、元の電流信号とそのより高い次数の高調波から
なるものであって、信号依存性のものである。従って、
シングルエンド型カレントミラーのＡＣ出力電流は歪曲
される。
サによって発生されたオフセット電圧は２つのエラー項
を発生する。上述した式の第２項はＤＣ成分である。第
３項は、元の電流信号とそのより高い次数の高調波から
なるものであって、信号依存性のものである。従って、
シングルエンド型カレントミラーのＡＣ出力電流は歪曲
される。
【００２５】この信号歪曲問題は、完全差分アプローチ
を使用することによって著しく減少させることが可能で
ある。入力信号電流が完全差分型であると仮定する。従
って、ｉ1+及びｉ1-は、以下の如く、差分ＡＣ入力電流
ｉin＝ｉ1+−ｉ1-によって表わすことが可能である。
を使用することによって著しく減少させることが可能で
ある。入力信号電流が完全差分型であると仮定する。従
って、ｉ1+及びｉ1-は、以下の如く、差分ＡＣ入力電流
ｉin＝ｉ1+−ｉ1-によって表わすことが可能である。
【００２６】ｉ1+＝ｉin／２及びｉ1-＝−ｉin／２ 差分出力電流ｉout ＝ｉo+−ｉo-をとることによって、
式（４）に示したＤＣ成分及び偶数次数高調波は相殺さ
れる。差分ＡＣ出力電流は、次式によって近似（第３項
まで）することが可能である。
式（４）に示したＤＣ成分及び偶数次数高調波は相殺さ
れる。差分ＡＣ出力電流は、次式によって近似（第３項
まで）することが可能である。
【００２７】
【数２】
【００２８】上式の第２項は利得エラー項であり、第３
項はカレントミラートランジスタをより大きな電流（Ｉ
0 ）及びνdsat0 値でバイアスさせることによって減少
させることの可能な三次高調波を導入する。最大信号電
流は、このバイアス電流と比較して小さなものとすべき
である。νdsat0 ＝３００ｍＶ、Δν＝３０ｍＶ、ｉ
inmax ＝０．３Ｉ0 であると仮定すると、該式からの計
算した最大の三次高調波は約０．０３％であるに過ぎな
い。
項はカレントミラートランジスタをより大きな電流（Ｉ
0 ）及びνdsat0 値でバイアスさせることによって減少
させることの可能な三次高調波を導入する。最大信号電
流は、このバイアス電流と比較して小さなものとすべき
である。νdsat0 ＝３００ｍＶ、Δν＝３０ｍＶ、ｉ
inmax ＝０．３Ｉ0 であると仮定すると、該式からの計
算した最大の三次高調波は約０．０３％であるに過ぎな
い。
【００２９】このＣＤＳ回路の別の利点は、差分入力ν
a −νr と差分サンプル・ホールド電圧ノードν1+−ν
1-との間の電圧利得は、システムのノイズ性能が改善さ
れるように実現させることが可能であるということであ
る。電圧利得、即ちｇm ／ｇmxは、トランスコンダクタ
ｇm のトランスコンダクタンス即ち相互コンダクタンス
を変化させることによって調節することが可能である。
図５は交互の高及び低利得トランスコンダクタｇm の具
体例を示している。低利得設定においては、νa −νr
とν1+−ν1-との間で実現される利得はない。大きな入
力信号を取扱うことが可能であり且つより小さな相互コ
ンダクタンスを有している縮退型トランスコンダクタ２
４がターンオンされる（φh が高状態となり該スイッチ
を閉成させる）。高利得設定においては、入力信号が小
さく、従って大きな相互コンダクタンスを与える簡単な
差動対トランスコンダクタ２６を、大きな線形エラーを
導入することなしに、選択することが可能である（φ1
が高となりスイッチを閉成させる）。従って、本ＣＤＳ
回路は、システムのノイズ性能を改善するためにある利
得を与えることが可能である。何故ならば、υ1+−υ1-
の後の回路によって導入される等価な入力ノイズパワー
は、利得の二乗によって割算されるからである。
a −νr と差分サンプル・ホールド電圧ノードν1+−ν
1-との間の電圧利得は、システムのノイズ性能が改善さ
れるように実現させることが可能であるということであ
る。電圧利得、即ちｇm ／ｇmxは、トランスコンダクタ
ｇm のトランスコンダクタンス即ち相互コンダクタンス
を変化させることによって調節することが可能である。
図５は交互の高及び低利得トランスコンダクタｇm の具
体例を示している。低利得設定においては、νa −νr
とν1+−ν1-との間で実現される利得はない。大きな入
力信号を取扱うことが可能であり且つより小さな相互コ
ンダクタンスを有している縮退型トランスコンダクタ２
４がターンオンされる（φh が高状態となり該スイッチ
を閉成させる）。高利得設定においては、入力信号が小
さく、従って大きな相互コンダクタンスを与える簡単な
差動対トランスコンダクタ２６を、大きな線形エラーを
導入することなしに、選択することが可能である（φ1
が高となりスイッチを閉成させる）。従って、本ＣＤＳ
回路は、システムのノイズ性能を改善するためにある利
得を与えることが可能である。何故ならば、υ1+−υ1-
の後の回路によって導入される等価な入力ノイズパワー
は、利得の二乗によって割算されるからである。
【００３０】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、その他の特定のトランスコンダクタの回路
具体例を使用することが可能である。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、その他の特定のトランスコンダクタの回路
具体例を使用することが可能である。
【図１】 本発明に基づくＣＤＳ回路の１実施例を示し
た概略図。
た概略図。
【図２】 図１の回路における異なる信号を示したタイ
ミング線図。
ミング線図。
【図３】 図１のトランスコンダクタの１実施例を示し
た概略図。
た概略図。
【図４】 ＰＧＡ電流利得回路を示した概略図。
【図５】 図１の回路用の交互の高及び低利得トランス
コンダクタの１実施例を示した概略図。
コンダクタの１実施例を示した概略図。
１０ ノード １２ 基準ノード １４ 抵抗 １６，１８ スイッチ ２０，２２ スイッチ ＣEXT 外部コンデンサ Ｃp 寄生パッドコンデンサ Ｃ1 内部コンデンサ φ1 ，φ2 制御クロック信号
Claims (10)
- 【請求項１】 ＣＭＯＳ相関型ダブルサンプラー回路に
おいて、 信号入力ノード、 基準入力ノード、 前記信号入力ノード及び前記基準入力ノードへ結合して
いる入力端を具備しており、前記ノード上の電圧から差
分電流出力を発生すべく形態とされている第一トランス
コンダクタ、 前記信号入力ノードと前記第一トランスコンダクタの第
一入力端との間に結合されている第一内部コンデンサ、 前記基準入力ノードと前記第一トランスコンダクタの第
二入力端との間に結合されている第二内部コンデンサ、
を有することを特徴とする回路。 - 【請求項２】 請求項１において、更に、 前記第一トランスコンダクタへ結合している第一サンプ
リングスイッチ、 前記第一サンプリングスイッチへ結合している第一サン
プリングコンデンサ、 前記第一トランスコンダクタへ結合している第二サンプ
リングスイッチ、 前記第二サンプリングスイッチへ結合している第二サン
プリングコンデンサ、を有することを特徴とする回路。 - 【請求項３】 請求項１において、更に、前記ノードの
うちの１つへ結合しており、前記トランスコンダクタの
線形範囲を増加させるＤＣオフセットを与えるべく形態
とされているＤＣオフセット回路を有することを特徴と
する回路。 - 【請求項４】 請求項３において、前記ＤＣオフセット
回路が、 前記信号入力ノードへ結合している電圧供給源、 電流源、 前記電圧供給源と前記電流源との間に結合している抵
抗、 前記電圧供給源を前記信号入力ノードへ選択的に結合し
且つ前記抵抗を前記基準入力ノードへ選択的に結合させ
るスイッチング回路、 を有することを特徴とする回路。 - 【請求項５】 請求項１において、前記第一トランスコ
ンダクタがＭＯＳトランジスタからなる差動対を有する
ことを特徴とする回路。 - 【請求項６】 請求項１において、前記第一トランスコ
ンダクタが低利得トランスコンダクタと高利得トランス
コンダクタとを有しており、且つ、更に、低利得信号に
応答して前記ノードを前記低利得トランスコンダクタへ
接続させ且つ高利得信号に応答して前記ノードを前記高
利得トランスコンダクタへ接続させるべく形態とさせて
いるスイッチング回路が設けられていることを特徴とす
る回路。 - 【請求項７】 請求項６において、更に、前記ノードへ
結合しており且つ前記低及び高利得信号を発生すべく形
態とされているプログラム可能利得増幅器を有すること
を特徴とする回路。 - 【請求項８】 請求項６において、前記低利得トランス
コンダクタが縮退型トランスコンダクタを有することを
特徴とする回路。 - 【請求項９】 請求項６において、前記高利得増幅器が
差動対トランスコンダクタを有することを特徴とする回
路。 - 【請求項１０】 ＣＭＯＳ相関型ダブルサンプラー回路
において、 信号入力ノード、 基準入力ノード、 前記信号入力ノード及び前記基準入力ノードへ結合して
いる入力端を具備しており、前記ノード上の電圧から差
分電流出力を発生すべく形態とされており、高利得トラ
ンスコンダクタ及び低利得トランスコンダクタを有する
第一トランスコンダクタ、 前記信号入力ノードと前記第一トランスコンダクタの第
一入力端との間に結合している第一内部コンデンサ、 前記基準入力ノードと前記第一トランスコンダクタの第
二入力端との間に結合している第二内部コンデンサ、 低利得信号に応答して前記ノードを前記低利得トランス
コンダクタへ接続し且つ高利得信号に応答して前記ノー
ドを前記高利得トランスコンダクタへ接続すべく形態と
されているスイッチング回路、 前記第一トランスコンダクタの第一出力端へ結合してお
り、電流を電圧へ変換させるべく形態とされている第二
トランスコンダクタ、 前記第一トランスコンダクタの第二出力端へ結合してお
り、電流を電圧へ変換させるべく形態とされている第三
トランスコンダクタ、尚、前記第二及び第三トランスコ
ンダクタは第三及び第四ＭＯＳトランジスタを有してお
り、 前記トランスコンダクタへ結合している第一サンプリン
グスイッチ、 前記第一サンプリングスイッチへ結合している第一サン
プリングコンデンサ、 前記第三トランスコンダクタへ結合している第二サンプ
リングスイッチ、 前記第二サンプリングスイッチへ結合している第二サン
プリングコンデンサ、 前記第一及び第二サンプリングスイッチへ結合されてい
る第一及び第二入力端を具備しており、差分電流出力信
号を供給すべく形態とされており、第一及び第二ＭＯＳ
トランジスタを有している第四トランスコンダクタ、を
有しており、前記第一及び第三ＭＯＳトランジスタは第
一カレントミラーとして接続されており、且つ前記第二
及び第四ＭＯＳトランジスタは第二カレントミラーとし
て接続されている、ことを特徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/715,201 US5844431A (en) | 1996-09-18 | 1996-09-18 | Low noise low power CMOS correlated double sampler |
| US08/715201 | 1996-09-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11103422A true JPH11103422A (ja) | 1999-04-13 |
Family
ID=24873052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9253040A Pending JPH11103422A (ja) | 1996-09-18 | 1997-09-18 | 低ノイズ低パワーｃｍｏｓ相関型ダブルサンプラー |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5844431A (ja) |
| EP (1) | EP0831495A3 (ja) |
| JP (1) | JPH11103422A (ja) |
| KR (1) | KR100509714B1 (ja) |
| TW (1) | TW373405B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100416189B1 (ko) * | 2001-03-29 | 2004-01-31 | 산요덴키가부시키가이샤 | 촬상 소자용 집적 회로 |
| US7189951B2 (en) | 2002-04-09 | 2007-03-13 | Canon Kabushiki Kaisha | Solid-state image sensing apparatus and image sensing system |
| JP2008067064A (ja) * | 2006-09-07 | 2008-03-21 | Canon Inc | 固体撮像装置および撮像システム |
| US7893727B2 (en) | 2008-04-23 | 2011-02-22 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6721008B2 (en) * | 1998-01-22 | 2004-04-13 | Eastman Kodak Company | Integrated CMOS active pixel digital camera |
| DE19803722C2 (de) * | 1998-01-30 | 1999-12-30 | Litef Gmbh | Austastschaltung |
| ITTO980416A1 (it) * | 1998-05-15 | 1999-11-15 | Sgs Thomson Microelectronics | Circuito di inseguimento e mantenimento del valore di una forma d'onda |
| US6208542B1 (en) | 1998-06-30 | 2001-03-27 | Sandisk Corporation | Techniques for storing digital data in an analog or multilevel memory |
| EP1804251A3 (en) * | 1998-06-30 | 2007-12-05 | SanDisk Corporation | Techniques for analog and mutilevel storage using trimmable input voltage level shifter |
| US6940548B2 (en) * | 1998-07-15 | 2005-09-06 | Texas Instruments Incorporated | Analog optical black clamping circuit for a charge coupled device having wide programmable gain range |
| JP3011207B1 (ja) * | 1998-11-06 | 2000-02-21 | 日本電気株式会社 | イメージセンサ |
| FI106415B (fi) * | 1998-12-22 | 2001-01-31 | Nokia Mobile Phones Ltd | Parannettu menetelmä ja piirijärjestely signaalin käsittelemiseksi |
| US6337808B1 (en) | 1999-08-30 | 2002-01-08 | Micron Technology, Inc. | Memory circuit and method of using same |
| JP2001086414A (ja) * | 1999-09-10 | 2001-03-30 | Sony Corp | 撮像装置及び信号処理方法 |
| KR100866950B1 (ko) * | 2004-02-03 | 2008-11-05 | 삼성전자주식회사 | Ｓ/ｎ비 향상을 위한 ｃｄｓ회로 및 상기 ｃｄｓ회로를이용한 신호변환방법 |
| US7639736B2 (en) | 2004-05-21 | 2009-12-29 | Rambus Inc. | Adaptive receive-side equalization |
| US7034736B1 (en) | 2004-11-02 | 2006-04-25 | Analog Devices, Inc. | Processing systems and methods that reduce even-order harmonic energy |
| US7274242B2 (en) * | 2004-11-02 | 2007-09-25 | Rambus Inc. | Pass transistors with minimized capacitive loading |
| US7271623B2 (en) * | 2004-12-17 | 2007-09-18 | Rambus Inc. | Low-power receiver equalization in a clocked sense amplifier |
| EP1856869B1 (en) | 2005-01-20 | 2017-09-13 | Rambus Inc. | High-speed signaling systems with adaptable pre-emphasis and equalization |
| US7639737B2 (en) | 2006-04-27 | 2009-12-29 | Rambus Inc. | Adaptive equalization using correlation of edge samples with data patterns |
| US7403065B1 (en) | 2006-08-22 | 2008-07-22 | Sandia Corporation | Differential transimpedance amplifier circuit for correlated differential amplification |
| WO2008085964A2 (en) | 2007-01-08 | 2008-07-17 | Rambus Inc. | Adaptive continuous-time line equalizer for correcting the first post-cursor isi |
| US8179455B2 (en) * | 2010-03-11 | 2012-05-15 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Optical black-level cancellation for optical sensors using open-loop sample calibration amplifier |
| US8558613B2 (en) | 2011-08-02 | 2013-10-15 | Analog Devices, Inc. | Apparatus and method for digitally-controlled automatic gain amplification |
| US8718127B2 (en) * | 2011-08-02 | 2014-05-06 | Analog Devices, Inc. | Apparatus and method for digitally-controlled adaptive equalizer |
| JP6110799B2 (ja) * | 2014-01-27 | 2017-04-05 | 株式会社東芝 | 入力回路 |
| US10004181B2 (en) | 2015-10-31 | 2018-06-26 | Jonathan L. Stewart | Tree surround for watering trees and bushes on sloped hillsides |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633223A (en) * | 1981-10-13 | 1986-12-30 | Intel Corporation | DC offset correction circuit utilizing switched capacitor differential integrator |
| US5084639A (en) * | 1990-09-17 | 1992-01-28 | General Electric Company | Low frequency noise canceling photodetector preamplifier useful for computerized tomography |
| JPH0530518A (ja) * | 1991-07-24 | 1993-02-05 | Nec Corp | 映像信号処理回路 |
| US5329312A (en) * | 1992-08-17 | 1994-07-12 | Eastman Kodak Company | DC level control circuitry for CCD images |
| US5276508A (en) * | 1992-11-05 | 1994-01-04 | Eastman Kodak Company | Analog signal processor for electronic imaging system providing highly accurate reproduction of images |
| JP3064703B2 (ja) * | 1992-11-09 | 2000-07-12 | 日本電気株式会社 | サンプルホールド回路 |
| US5392043A (en) * | 1993-10-04 | 1995-02-21 | General Electric Company | Double-rate sampled signal integrator |
| GB2284317B (en) * | 1993-11-11 | 1997-12-24 | Motorola Inc | A differential switched capacitor circuit |
| US5391999A (en) * | 1993-12-02 | 1995-02-21 | Motorola Inc. | Glitchless switched-capacitor biquad low pass filter |
| US5410270A (en) * | 1994-02-14 | 1995-04-25 | Motorola, Inc. | Differential amplifier circuit having offset cancellation and method therefor |
| US5532624A (en) * | 1995-01-31 | 1996-07-02 | At&T Corp. | High-speed and accurate sample and hold circuits |
-
1996
- 1996-09-18 US US08/715,201 patent/US5844431A/en not_active Expired - Lifetime
-
1997
- 1997-09-11 KR KR1019970046784A patent/KR100509714B1/ko not_active Expired - Fee Related
- 1997-09-17 TW TW086113445A patent/TW373405B/zh active
- 1997-09-17 EP EP97307208A patent/EP0831495A3/en not_active Withdrawn
- 1997-09-18 JP JP9253040A patent/JPH11103422A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100416189B1 (ko) * | 2001-03-29 | 2004-01-31 | 산요덴키가부시키가이샤 | 촬상 소자용 집적 회로 |
| US7189951B2 (en) | 2002-04-09 | 2007-03-13 | Canon Kabushiki Kaisha | Solid-state image sensing apparatus and image sensing system |
| JP2008067064A (ja) * | 2006-09-07 | 2008-03-21 | Canon Inc | 固体撮像装置および撮像システム |
| US7808537B2 (en) | 2006-09-07 | 2010-10-05 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus with fully differential amplifier |
| US7893727B2 (en) | 2008-04-23 | 2011-02-22 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100509714B1 (ko) | 2009-07-28 |
| TW373405B (en) | 1999-11-01 |
| EP0831495A3 (en) | 1999-07-14 |
| EP0831495A2 (en) | 1998-03-25 |
| US5844431A (en) | 1998-12-01 |
| KR19980024559A (ko) | 1998-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11103422A (ja) | 低ノイズ低パワーｃｍｏｓ相関型ダブルサンプラー | |
| US6384758B1 (en) | High-speed sampler structures and methods | |
| US5689201A (en) | Track-and-hold circuit utilizing a negative of the input signal for tracking | |
| JPH03157012A (ja) | 電圧比較器 | |
| JP2646189B2 (ja) | 差動ｃｍｏｓピーク検出回路 | |
| US6025875A (en) | Analog signal sampler for imaging systems | |
| US6031480A (en) | Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry | |
| KR20090031675A (ko) | 부스트된 전하 회로 | |
| US6031399A (en) | Selectively configurable analog signal sampler | |
| JP3222276B2 (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| JPH05346441A (ja) | コンパレータ | |
| EP1315290A1 (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
| JP3424549B2 (ja) | スイッチトキャパシタ回路 | |
| US6693479B1 (en) | Boost structures for switched-capacitor systems | |
| US11611341B2 (en) | Sampling circuit and sampling method | |
| CN109075755B (zh) | 一种距离传感器接收模拟前端电路及距离传感器 | |
| JP2707471B2 (ja) | 集積回路用のサンプルホールド増幅器 | |
| US6614378B2 (en) | Sampling processing device and imaging apparatus using it | |
| JPH01259628A (ja) | Ａ／ｄ変換器 | |
| US6480065B1 (en) | CMOS folding amplifier having high resolution and low power consumption | |
| JP2007329518A (ja) | チョッパ型コンパレータ | |
| JP2000132989A (ja) | トラックホールド回路 | |
| JP3156194B2 (ja) | アナログスイッチ用オフセットキャンセル回路 | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| CN115706568B (zh) | 电荷引导式放大电路及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070709 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |