JPH11110091A - 複数情報記憶媒体処理システム、複数情報記憶媒体処理装置、複数ｉｃカード処理システム、複数ｉｃカード処理装置及び複数ｉｃカードアクセス方法 - Google Patents

複数情報記憶媒体処理システム、複数情報記憶媒体処理装置、複数ｉｃカード処理システム、複数ｉｃカード処理装置及び複数ｉｃカードアクセス方法

Info

Publication number
JPH11110091A
JPH11110091A JP9266142A JP26614297A JPH11110091A JP H11110091 A JPH11110091 A JP H11110091A JP 9266142 A JP9266142 A JP 9266142A JP 26614297 A JP26614297 A JP 26614297A JP H11110091 A JPH11110091 A JP H11110091A
Authority
JP
Japan
Prior art keywords
processing
card
information storage
signal
interface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9266142A
Other languages
English (en)
Inventor
Tetsuo Akaida
徹郎 赤井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9266142A priority Critical patent/JPH11110091A/ja
Priority to EP98118146A priority patent/EP0907137B1/en
Priority to DE69821853T priority patent/DE69821853T2/de
Publication of JPH11110091A publication Critical patent/JPH11110091A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G06K17/0022—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations arrangements or provisions for transferring data to distant stations, e.g. from a sensing device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/22—Payment schemes or models
    • G06Q20/229—Hierarchy of users of accounts
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Credit Cards Or The Like (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 【課題】 本発明は、構成部品が少なく、また占有スペ
ースも縮小でき、制御手段の負担が少なく、活性化、非
活性化処理も簡略な複数ＩＣカード処理装置を提供す
る。 【解決手段】 複数のＩＣカード１１、１２に対する情
報の書き込み、読み出しを各々行う複数のカードリーダ
ライタ１３、１４と、複数のＩＣカード１１、１２に対
し書き込み処理、読み出し処理の制御を行うメインＣＰ
Ｕ１と、このメインＣＰＵ１に接続され前記各ＩＣカー
ド１３、１４の動作制御に必要なカード供給信号を複数
のカードリーダライタ１３、１４に共通に供給する単一
のＩＣカードインターフェース回路２と、メインＣＰＵ
１から出力されるセレクトにより動作し、メインＣＰＵ
１と複数のカードリーダライタ１３、１４との間で送受
される前記各ＩＣカード１１、１２の書き込み処理、読
み出し処理に伴う入出力信号を選択的に切り替えるセレ
クタ３とを有するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数情報記憶媒体
処理システム、複数情報記憶媒体処理装置、複数ＩＣカ
ード処理システム、複数ＩＣカード処理装置及び複数Ｉ
Ｃカードアクセス方法に関するものである。
【０００２】
【従来の技術】従来の情報記憶媒体処理システムを図５
に示す。この図５は、複数の情報記憶媒体であるＩＣカ
ード３１、３２に対するアクセスを必要とする情報記憶
媒体処理システムの例である。
【０００３】この情報記憶媒体処理システムのメインＣ
ＰＵ２１がＩＣカードリーダライタ５１、５２に挿入さ
れるＩＣカード３１、３２との間でデータ伝送を実行す
るためには、２個のＩＣカードインターフェース回路４
１、４２が必要となる。
【０００４】ＩＣカードインターフェース回路４１、４
２は、各々接続されるＩＣカード３１、３２が動作可能
状態になるために必要な信号（例えば、電源電圧、リセ
ット信号、クロック信号、接地信号（以下「カード供給
信号」と称する）を制御／供給する機能と、ＩＣカード
３１、３２に対する命令電文信号及び命令電文信号に対
するＩＣカード３１、３２の応答電文信号（以下「Ｉ／
Ｏ信号」と称する）の送信及び受信のための伝送線３
３、３４を備え、また、メインＣＰＵ２１とＩＣカード
インターフェース回路４１、４２との間には、各々アド
レスバス、データバスとリセット信号を送信する信号線
とを設けて、これにより、メインＣＰＵ２１の制御の基
にＩＣカードインターフェース回路４１、４２を使用し
てＩＣカード３１、３２とのデータ伝送を各々可能にす
るものである。
【０００５】上述した従来の考え方からすると、ＩＣカ
ードリーダライタ５１、５２に挿入される各々のＩＣカ
ード３１、３２に１対１で対応した合計２個のインター
フェース回路４１、４２が必要となる。
【０００６】即ち、図５に示す例では、２枚のＩＣカー
ド３１、３２に対してアクセスするためにカード供給信
号、Ｉ／Ｏ信号を供給する２個のＩＣカードインターフ
ェース回路４１、４２が必要となっている。
【０００７】一般に、データ伝送は、送信側、受信側の
両者が従うべき伝送ルールである通信プロトコルに従っ
て行われる必要があり、図２に示すように、通信プロト
コルには複数の伝送先を有するシステムのために伝送先
のアドレス（ノードアドレス（以下「ＮＡＤ」と称す
る）を電文の一部に持つものがある。
【０００８】複数の伝送先がある情報記憶媒体処理シス
テムでは、ＮＡＤによりデータを送るべき先を判断し、
そのアドレスにデータ伝送している。また、複数のＩＣ
カードを持つ情報記憶媒体処理システムには、ＩＣカー
ドにセキュリティー情報を持たせ、これをセキュリティ
ーのキーとして使用するものもある。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た図５に示す従来の情報記憶媒体処理システムにおける
ＩＣカード３１、３２へのアクセス方法について検討す
ると、以下のような課題がある。
【００１０】（１）１つの情報記憶媒体処理システム内
に、複数（本従来例では２個）のＩＣカードインターフ
ェース回路４１、４２が必要である。即ち、アクセスが
必要なＩＣカードの数だけＩＣカードインターフェース
回路も必要となるため、情報記憶媒体処理システム全体
として構成部品が多く、また占有スペースも増大してし
まう。
【００１１】（２）それぞれのＩＣカード３１、３２に
対するインターフェース回路４１、４２があり、メイン
ＣＰＵは２１はこれら全てのＩＣカードインターフェー
ス回路４１、４２の制御を行なう必要があり、これらの
制御のためのメインＣＰＵ２１の負担が大きくなってし
まう。
【００１２】（３）複数のＩＣカード３１、３２に対
し、活性化、非活性化処理を行う際にはそれぞれに対し
て行なわなければならず、複数のＩＣカード３１、３２
に対する活性化、非活性化処理に多くの時間を要してし
まう。
【００１３】（４）上述した図５に示す従来の情報記憶
媒体処理システムの場合、セキュリティー情報が書込ま
れたＩＣカードに対しても、格別の措置が講じられてお
らず、このため、容易にユーザーが触れることが可能
で、セキュリティー情報保護に関する安全性が低い。
【００１４】本発明は、上記事情に鑑みてなされたもの
であり、構成部品が少なく、また占有スペースも縮小で
き、制御手段の負担が少なく、複数のＩＣカードに対す
る活性化、非活性化処理も簡略化し、セキュリティー情
報の保護に関する安全性も高い複数情報記憶媒体処理シ
ステム、複数情報記憶媒体処理装置、複数ＩＣカード処
理システム、複数ＩＣカード処理装置及び複数ＩＣカー
ドアクセス方法を提供することを目的とするものであ
る。
【００１５】
【課題を解決するための手段】請求項１記載の発明に係
る複数情報記憶媒体処理システムは、情報記憶媒体の動
作制御に必要な媒体動作制御信号を、単一のインターフ
ェース回路を介して複数の情報記憶媒体を各々処理する
複数の媒体処理手段に共通に供給し、前記各情報記憶媒
体の書き込み処理、読み出し処理に伴う入出力信号の伝
送ラインの切り替えにより前記単一のインターフェース
回路のみで複数の情報記憶媒体の処理を可能としたこと
を特徴とするものである。
【００１６】この発明によれば、単一のインターフェー
ス回路を用い、各情報記憶媒体の書き込み処理、読み出
し処理に伴う入出力信号の伝送ラインを切り替えるよう
にしたものであるから、単一のインターフェース回路を
用いた簡略な構成で、構成部品を少なくし、占有スペー
スも縮小できる複数情報記憶媒体処理システムを構築で
きる。
【００１７】請求項２記載の発明に係る複数情報記憶媒
体処理システムは、制御手段から情報記憶媒体の動作制
御に必要な媒体動作制御信号を単一のインターフェース
回路を介して複数の情報記憶媒体に対する書き込み処
理、読み出し処理を行う各々複数の媒体処理手段に共通
に供給するとともに、前記インターフェース回路を介し
て制御手段と複数の媒体処理手段との間で送受される各
情報記憶媒体の書き込み処理、読み出し処理に伴う入出
力信号を、制御手段の制御の基に動作する選択手段によ
り切り替えることで、単一のインターフェース回路によ
り複数の情報記憶媒体の処理を可能としたことを特徴と
するものである。
【００１８】この発明によれば、単一のインターフェー
ス回路、選択手段を用いた構成で、複数の情報記憶媒体
に対する書き込み処理、読み出し処理を行う各々複数の
媒体処理手段に媒体動作制御信号を共通に供給し、前記
入出力信号の伝送先を制御手段の制御の基に動作する選
択手段により切り替えるようにしたので、個々にインタ
ーフェース回路を使用する場合に比べ、構成部品を少な
くし、占有スペースも縮小でき、制御手段の負担も少な
くすることが可能な複数情報記憶媒体処理システムを構
築できる。
【００１９】請求項３記載の発明に係る複数情報記憶媒
体処理システムは、全体の制御を行う制御手段から、情
報記憶媒体の動作制御に必要な電力信号、クロック信
号、リセット信号からなる媒体動作制御信号を単一のイ
ンターフェース回路を介して各々情報記憶媒体に対する
書き込み処理、読み出し処理を行う複数の媒体処理手段
に共通に供給するとともに、前記インターフェース回路
と複数の媒体処理手段との間に設けられ、前記制御手段
から出力される選択信号により動作する選択手段によ
り、前記制御手段と複数の媒体処理手段との間で送受さ
れる前記各情報記憶媒体の書き込み処理、読み出し処理
に伴う入出力信号を切り替えることで、単一のインター
フェース回路により複数の情報記憶媒体の処理を可能と
したことを特徴とするものである。
【００２０】この発明によれば、請求項２記載の発明の
場合と同様、単一のインターフェース回路、選択手段を
用いた構成で、複数の情報記憶媒体に対する書き込み処
理、読み出し処理を行う各々複数の媒体処理手段に電力
信号、クロック信号、リセット信号からなる媒体動作制
御信号を共通に供給し、前記入出力信号の伝送先を制御
手段の制御の基に動作する選択手段により切り替えるよ
うにしたので、個々にインターフェース回路を使用する
場合に比べ、構成部品を少なくし、占有スペースも縮小
でき、制御手段の負担も少なくすることが可能な複数情
報記憶媒体処理システムを構築できる。また、複数の情
報記憶媒体の活性化、非活性化処理も簡略化する。
【００２１】請求項４記載の発明に係る複数情報記憶媒
体処理装置は、複数の情報記憶媒体に対する情報の入出
力処理を各々行う複数の媒体処理手段と、複数の情報記
憶媒体に対する情報の入出力処理の制御を行う制御手段
と、この制御手段に接続され前記各情報記憶媒体の動作
制御に必要な媒体動作制御信号を複数の媒体処理手段に
共通に供給する単一のインターフェース回路と、前記制
御手段の制御の基に動作し、前記制御手段と複数の媒体
処理手段との間で送受される前記各情報記憶媒体の情報
の入出力処理に伴う入出力信号を選択的に切り替える選
択手段とを有することを特徴とするものである。
【００２２】この発明によれば、単一のインターフェー
ス回路、選択手段を用いた構成で、複数の情報記憶媒体
に対する書き込み処理、読み出し処理を行う各々複数の
媒体処理手段に媒体動作制御信号を共通に供給し、複数
の媒体処理手段との間で送受される入出力信号を制御手
段の制御の基に動作する選択手段により切り替えるよう
にしたので、個々にインターフェース回路を使用する場
合に比べ、構成部品を少なくし、占有スペースも縮小で
き、制御手段の負担も少なくすることが可能となる。ま
た、複数の情報記憶媒体の活性化、非活性化処理も簡略
化する。
【００２３】請求項５記載の発明に係る複数情報記憶媒
体処理装置は、複数の情報記憶媒体に対する情報の書き
込み、読み出しを各々行う複数の媒体処理手段と、複数
の情報記憶媒体に対する書き込み処理、読み出し処理の
制御を行う制御手段と、この制御手段に接続され前記各
情報記憶媒体の動作制御に必要な電力信号、クロック信
号、リセット信号からなる媒体動作制御信号を複数の媒
体処理手段に共通に供給する単一のインターフェース回
路と、前記制御手段から出力される選択信号により動作
し、前記制御手段と複数の媒体処理手段との間で送受さ
れる前記各情報記憶媒体の書き込み処理、読み出し処理
に伴う入出力信号を選択的に切り替える選択手段とを有
することを特徴とするものである。
【００２４】この発明によれば、請求項４記載の発明の
場合と同様、単一のインターフェース回路、選択手段を
用いた構成で、複数の情報記憶媒体に対する書き込み処
理、読み出し処理を行う各々複数の媒体処理手段に電力
信号、クロック信号、リセット信号からなる媒体動作制
御信号を共通に供給し、複数の媒体処理手段との間で送
受される入出力信号を制御手段の制御の基に動作する選
択手段により切り替えるようにしたので、個々にインタ
ーフェース回路を使用する場合に比べ、構成部品を少な
くし、占有スペースも縮小でき、制御手段の負担も少な
くすることが可能となる。また、複数の情報記憶媒体の
活性化、非活性化処理も簡略化する。
【００２５】請求項６記載の発明に係る複数ＩＣカード
処理システムは、ＩＣカードの動作制御に必要なＩＣカ
ード動作制御信号を、単一のインターフェース回路を介
して複数のＩＣカードを各々処理する複数のリーダライ
タに共通に供給するとともに、前記各ＩＣカードの書き
込み処理、読み出し処理に伴う入出力信号の伝送ライン
の切り替えにより前記単一のインターフェース回路のみ
で複数のＩＣカードの処理を可能としたことを特徴とす
るものである。
【００２６】この発明によれば、単一のインターフェー
ス回路を用い、ＩＣカード動作制御信号を複数のリーダ
ライタに共通に供給するとともに、単一のインターフェ
ース回路を介して各ＩＣカードの書き込み処理、読み出
し処理に伴う入出力信号の伝送ラインを切り替えるよう
にしたものであるから、単一のインターフェース回路を
用いた簡略な構成で、構成部品を少なくし、占有スペー
スも縮小できる複数ＩＣカード処理システムを構築でき
る。
【００２７】請求項７記載の発明に係る複数ＩＣカード
処理装置は、複数のＩＣカードに対する情報の書き込
み、読み出しを各々行う複数のカードリーダライタと、
複数のＩＣカードに対する書き込み処理、読み出し処理
の制御を行う制御手段と、この制御手段に接続され前記
各ＩＣカードの動作制御に必要な電力信号、クロック信
号、リセット信号からなるＩＣカード動作制御信号を複
数のカードリーダライタに共通に供給する単一のインタ
ーフェース回路と、前記制御手段から出力される選択信
号により動作し、前記制御手段と複数のカードリーダラ
イタとの間で送受される前記各ＩＣカードの書き込み処
理、読み出し処理に伴う入出力信号を選択的に切り替え
る選択手段とを有することを特徴とするものである。
【００２８】この発明によれば、単一のインターフェー
ス回路及び前記選択手段を用い、電力信号、クロック信
号、リセット信号からなるＩＣカード動作制御信号を複
数のリーダライタに共通に供給するとともに、各ＩＣカ
ードの書き込み処理、読み出し処理に伴う入出力信号の
伝送ラインを切り替えるようにしたものであるから、単
一のインターフェース回路を用いた簡略な構成で、請求
項６記載の発明の場合と同様、構成部品を少なくし、占
有スペースも縮小できる。
【００２９】請求項８記載の発明に係る複数ＩＣカード
処理装置は、２個のＩＣカードに対する情報の書き込
み、読み出しを各々行う２台のカードリーダライタと、
２個のＩＣカードに対する書き込み処理、読み出し処理
の制御を行う制御手段と、この制御手段に接続され前記
各ＩＣカードの動作制御に必要な電力信号、クロック信
号、リセット信号からなるＩＣカード動作制御信号を２
台のカードリーダライタに共通に供給する単一のインタ
ーフェース回路と、前記制御手段から出力される選択信
号により動作し、前記制御手段と２台のカードリーダラ
イタとの間で送受される前記各ＩＣカードの書き込み処
理、読み出し処理に伴う入出力信号を選択的に切り替え
る選択手段とを有することを特徴とするものである。
【００３０】この発明によれば、単一のインターフェー
ス回路及び前記選択手段を用い、電力信号、クロック信
号、リセット信号からなるＩＣカード動作制御信号を２
台のリーダライタに共通に供給するとともに、各ＩＣカ
ードの書き込み処理、読み出し処理に伴う入出力信号を
切り替えるようにしたものであるから、単一のインター
フェース回路及び前記選択手段を用いた簡略な構成で、
構成部品を少なくし、占有スペースも縮小でき、制御手
段の負担も少なくすることが可能であり、さらに、２個
のＩＣカードの活性化、非活性化処理も簡略化する。
【００３１】請求項９記載の発明に係る複数ＩＣカード
処理装置は、ユーザ用ＩＣカードに対する情報の書き込
み、読み出しを行うユーザ用リーダライタと、このユー
ザ用リーダライタと同一の筐体に設けた鍵付の部屋内に
配置され、セキュリティー用ＩＣカードに対する情報の
書き込み、読み出しを行うセキュリティー用リーダライ
タと、前記ユーザ用ＩＣカード及びセキュリティー用Ｉ
Ｃカードに対する書き込み処理、読み出し処理の制御を
行う制御手段と、この制御手段に接続され前記各ユーザ
用ＩＣカード及びセキュリティー用ＩＣカードの動作制
御に必要な電力信号、クロック信号、リセット信号から
なるＩＣカード動作制御信号を前記ユーザ用リーダライ
タ及びセキュリティー用リーダライタに共通に供給する
単一のインターフェース回路と、前記制御手段から出力
される選択信号により動作し、前記制御手段とユーザ用
リーダライタ及びセキュリティー用リーダライタとの間
で送受される前記各ＩＣカードの書き込み処理、読み出
し処理に伴う入出力信号を選択的に切り替える選択手段
とを有することを特徴とするものである。
【００３２】この発明によれば、前記単一のインターフ
ェース回路及び前記選択手段を用い、電力信号、クロッ
ク信号、リセット信号からなるＩＣカード動作制御信号
を前記ユーザ用リーダライタ、セキュリティー用リーダ
ライタに共通に供給するとともに、前記選択手段により
各ユーザ用ＩＣカード、セキュリティー用ＩＣカードの
各々の書き込み処理、読み出し処理に伴う入出力信号を
切り替えるようにしたものであるから、単一のインター
フェース回路及び前記選択手段を用いた簡略な構成で、
構成部品を少なくし、占有スペースも縮小でき、制御手
段の負担も少なくすることが可能であり、さらに、ユー
ザ用ＩＣカード及びセキュリティー用ＩＣカードの活性
化、非活性化処理も簡略化する。また、前記セキュリテ
ィー用リーダライタは鍵付の部屋内に配置されているの
で、セキュリティー用リーダライタが処理するセキュリ
ティー用ＩＣカードのセキュリティー情報の保護に関す
る安全性も高まる。
【００３３】請求項１０記載の発明に係る複数ＩＣカー
ドアクセス方法は、複数のＩＣカードに対する情報の書
き込み、読み出しを各々行う複数のカードリーダライタ
の動作に必要な電力信号、クロック信号、リセット信号
からなるＩＣカード動作制御信号を単一のインターフェ
ース回路から共通に供給し、前記複数のカードリーダラ
イタによる前記各ＩＣカードの書き込み処理、読み出し
処理に伴う入出力信号の伝送ラインを切り替えること
で、単一のインターフェース回路により複数のＩＣカー
ドに対するアクセスを可能としたことを特徴とするもの
である。
【００３４】この発明によれば、単一のインターフェー
ス回路を用い、前記入出力信号の伝送ラインの切り替え
処理により、複数のＩＣカードに対するアクセスを容易
に実行することができる。
【００３５】
【発明の実施の形態】以下に、本発明の実施の形態を詳
細に説明する。
【００３６】図１は、本発明の実施の形態の複数ＩＣカ
ード処理システムを実現する複数情報記憶媒体処理装置
の一例である複数ＩＣカード処理装置を示すものであ
り、制御手段であるメインＣＰＵ１から単一のＩＣカー
ドインターフェース回路２を介して媒体処理手段である
ユーザ用リーダライタ１３、セキュリティー用リーダラ
イタ１４に各々挿入される情報記憶媒体であるユーザ用
ＩＣカード１１、セキュリティー用ＩＣカード１２に対
してアクセスし、これらの間で情報伝送を実行するする
ものである。
【００３７】この複数ＩＣカード処理装置は、前記メイ
ンＣＰＵ１と、ＩＣカードインターフェース回路２との
間には、アドレスバス、データバスとリセット信号を送
信する信号線及び図示しない電力信号（ＶＳＳ、ＶＰ
Ｐ、ＧＮＤ）を供給する信号ラインとを設けている。
【００３８】また、ＩＣカードインターフェース回路２
と、ユーザ用リーダライタ１３、セキュリティー用リー
ダライタ１４との間には、例えば電磁リレーを用いて構
成した選択手段であるセレクタ３が接続され、このセレ
クタ３は、前記メインＣＰＵ１からの図３に示すような
ＮＡＤ（０１，０２）のような選択信号であるＩ／Ｏセ
レクト信号（入出力セレクト信号）を基に、ＩＣカード
インターフェース回路２から送出される入出力信号であ
るＩ／Ｏ信号（従来例と同様なユーザ用ＩＣカード１
１、セキュリティー用ＩＣカード１２に対する命令電文
及び命令電文に対するユーザ用ＩＣカード１１、セキュ
リティー用ＩＣカード１２の応答電文である）をユーザ
用リーダライタ１３又はセキュリティー用リーダライタ
１４のいずれか一方に選択的に切り替えて送信するよう
になっている。
【００３９】また、ＩＣカードインターフェース回路２
からユーザ用リーダライタ１３、セキュリティー用リー
ダライタ１４に対して共通のカード供給信号（従来例と
同様な電源電圧、リセット信号、クロック信号、接地信
号からなるＩＣカード動作制御信号であるカード供給信
号が供給され、ユーザ用ＩＣカード１１、セキュリティ
ー用ＩＣカード１２の活性化処理が実行されるようにな
っている。
【００４０】前記ユーザ用リーダライタ１３、セキュリ
ティー用リーダライタ１４の具体的構成例としては、例
えば、同一の筐体の一方側に何人も操作可能にユーザ用
リーダライタ１３を配置するとともに、前記筐体の他方
側に鍵付の部屋１５を設けてこの部屋１５内にセキュリ
ティー用リーダライタ１４を収納する例を挙げることが
できる。
【００４１】次に、上述した複数ＩＣカード処理装置の
動作を、図２乃至図４をも参照して説明する。尚、図２
はメインＣＰＵ１からユーザ用ＩＣカード１１又はセキ
ュリティー用ＩＣカード１２に対して伝送される伝送デ
ータのフォーマット例を示すものであり、ＮＡＤ（ノー
ドアドレス：伝送先アドレス）、ＬＥＮ（レングス：デ
ータ長）、ＤＡＴＥ（伝送する情報）から構成されるも
のである。
【００４２】まず、前記メインＣＰＵ１は、このメイン
ＣＰＵ１自体の初期設定を行い（ステップＳ１）、図示
していないがＲＡＭデータ領域の伝送データバッファよ
り伝送データを読み出し（ステップＳ２）、その伝送デ
ータのＮＡＤを参照してこれが（０１）か（０２）かを
判断する（ステップＳ３）。そして、ＮＡＤ＝０１であ
れば、メインＣＰＵ１は前記セレクタ３に対してＮＡＤ
＝０１に対応するＩ／Ｏセレクト信号を送り、ＩＣカー
ドインターフェース回路２とユーザ用リーダライタ１３
との間の信号の伝送ラインが形成されるようにセレクタ
３を（１）側、即ち、ユーザ用リーダライタ１３側に切
り替える（ステップＳ４）。
【００４３】この状態で、ＩＣカードインターフェース
回路２とユーザ用リーダライタ１３に挿入されるユーザ
用ＩＣカード１１との間で前記ＤＡＴＥの送信（ステッ
プＳ６）及びユーザ用ＩＣカード１１から読み出した応
答データの受信（ステップＳ７）が実行され、即ち、Ｉ
／Ｏ信号の送受信が実行され、さらに、メインＣＰＵ１
による処理結果の判定が行われる（ステップＳ８）。
【００４４】一方、前記ステップＳ３の処理で、メイン
ＣＰＵ１がＮＡＤ＝０２と判断した場合には、メインＣ
ＰＵ１は、前記セレクタ３に対してＮＡＤ＝０２に対応
するＩ／Ｏセレクト信号を送り、ＩＣカードインターフ
ェース回路２とセキュリティー用リーダライタ１４との
間の信号の伝送ラインが形成されるようにセレクタ３を
（２）側、即ち、セキュリティー用リーダライタ１４側
に切り替える（ステップＳ５）。この後の一連の処理は
上述したステップＳ６乃至ステップＳ８の場合と同様で
ある。
【００４５】このようにして、前記メインＣＰＵ１は伝
送データバッファより伝送データを順に読み出し、ＮＡ
Ｄの値に応じて伝送先を切り替えることで、単一の伝送
データバッファに伝送先の異なる伝送データが混在する
ことを可能にしているとともに、単一のＩＣカードイン
ターフェース回路２とセレクタ３とを用いた簡略な構成
で、構成部品を削減し、占有スペースも低減している。
【００４６】また、セキュリティー用ＩＣカード１２に
は、このシステムに用いるセキュリティー情報が書かれ
ているため、ユーザーの手に触れられることがないよう
に鍵のかかった室１５内にセキュリティー用リーダライ
タ１４を配置することで、セキュリティー情報が外部に
漏れることを防止でき、セキュリティー情報保護の安全
性が高まる。
【００４７】尚、セキュリティー用ＩＣカード１２の初
期応答確認は、この装置の電源がＯＮされた直後に済ま
せておくことで、ユーザ用ＩＣカード１１が挿入された
際には、ユーザ用ＩＣカード１１のみの初期応答確認の
みでよく、その確認後は前記カード供給信号によりユー
ザ用ＩＣカード１１及びセキュリティー用カード１２を
一括して活性化／非活性化ができる。
【００４８】本実施の形態により、複数のＩＣカードに
対してＩＣカードインターフェース回路が１つで良く、
使用部品が少なくてすむ利点がある。また、Ｉ／Ｏセレ
クト信号によリセレクタ３を切替えることのみで、複数
ＩＣカードへのアクセスが可能となり、メインＣＰＵ１
の負荷が軽減できる。さらに、複数ＩＣカードに対し初
期応答確認後は一括して活性化／非活性化処理できるた
め、それに要する時間が短縮される。さらにまた、セキ
ュリティー情報の書かれたセキュリティー用ＩＣカード
を鍵のかった室１５の中に入れておくことで、より高度
なセキュリティー保護を実現できる。
【００４９】
【発明の効果】本発明によれば、単一のインターフェー
ス回路、選択手段を用いた簡略な構成で、構成部品を少
なくし、占有スペースも縮小でき、さらには、制御手段
の負担も少なく、複数の情報記憶媒体の活性化、非活性
化処理も簡略な複数情報記憶媒体処理システムを提供す
ることができる。
【００５０】本発明によれば、個々にインターフェース
回路を使用する場合に比べ、構成部品を少なくし、占有
スペースも縮小でき、制御手段の負担も少なくすること
が可能であり、複数の情報記憶媒体の活性化、非活性化
処理も簡略な複数情報記憶媒体処理装置を提供すること
ができる。
【００５１】本発明によれば、単一のインターフェース
回路、選択手段を用いた簡略な構成で、構成部品を少な
くし、占有スペースも縮小できる複数ＩＣカード処理シ
ステムを提供することができる。
【００５２】本発明によれば、構成部品を少なくし、占
有スペースも縮小でき、制御手段の負担も少なくするこ
とが可能であり、さらに、２個のＩＣカードの活性化、
非活性化処理も簡略な複数ＩＣカード処理装置を提供す
ることができる。
【００５３】本発明によれば、構成部品を少なくし、占
有スペースも縮小でき、制御手段の負担も少なくするこ
とが可能であり、さらに、２個のＩＣカードの活性化、
非活性化処理も簡略化するとともに、さらに、セキュリ
ティー用ＩＣカードのセキュリティー情報の保護に関す
る安全性も高い複数ＩＣカード処理装置を提供すること
ができる。
【００５４】本発明によれば、単一のインターフェース
回路を用い、入出力信号の伝送ラインの切り替え処理に
より、複数のＩＣカードに対するアクセスを容易に実行
することができる複数ＩＣカードアクセス方法を提供す
ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における複数ＩＣカード処
理装置の構成を示すブロック図である。
【図２】本実施の形態における伝送データのフォーマッ
ト例を示す説明図である。
【図３】本実施の形態の複数の転送先に対する伝送デー
タのフォーマット例を示す説明図である。
【図４】本実施の形態の複数ＩＣカード処理装置の動作
を示すフローチャートである。
【図５】従来の複数ＩＣカード処理装置の構成を示すブ
ロック図である。
【符号の説明】
１ メインＣＰＵ ２ ＩＣカードインターフェース回路 ３ セレクタ １１ ユーザ用ＩＣカード １２ セキュリティー用ＩＣカード １３ ユーザ用リーダライタ １４ セキュリティー用リーダライタ １５ 室

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 情報記憶媒体の動作制御に必要な媒体動
    作制御信号を、単一のインターフェース回路を介して複
    数の情報記憶媒体を各々処理する複数の媒体処理手段に
    共通に供給するとともに、 前記各情報記憶媒体の書き込み処理、読み出し処理に伴
    う入出力信号の伝送ラインの切り替えにより前記単一の
    インターフェース回路のみで複数の情報記憶媒体の処理
    を可能としたこと、 を特徴とする複数情報記憶媒体処理システム。
  2. 【請求項２】 制御手段から情報記憶媒体の動作制御に
    必要な媒体動作制御信号を単一のインターフェース回路
    を介して複数の情報記憶媒体に対する書き込み処理、読
    み出し処理を行う各々複数の媒体処理手段に共通に供給
    するとともに、 前記インターフェース回路を介して制御手段と複数の媒
    体処理手段との間で送受される各情報記憶媒体の書き込
    み処理、読み出し処理に伴う入出力信号を、制御手段の
    制御の基に動作する選択手段により切り替えることで、
    単一のインターフェース回路により複数の情報記憶媒体
    の処理を可能としたこと、を特徴とする複数情報記憶媒
    体処理システム。
  3. 【請求項３】 全体の制御を行う制御手段から、情報記
    憶媒体の動作制御に必要な電力信号、クロック信号、リ
    セット信号からなる媒体動作制御信号を単一のインター
    フェース回路を介して各々情報記憶媒体に対する書き込
    み処理、読み出し処理を行う複数の媒体処理手段に共通
    に供給するとともに、 前記インターフェース回路と複数の媒体処理手段との間
    に設けられ、前記制御手段から出力される選択信号によ
    り動作する選択手段により、前記制御手段と複数の媒体
    処理手段との間で送受される前記各情報記憶媒体の書き
    込み処理、読み出し処理に伴う入出力信号を切り替える
    ことで、単一のインターフェース回路により複数の情報
    記憶媒体の処理を可能としたこと、 を特徴とする複数情報記憶媒体処理システム。
  4. 【請求項４】 複数の情報記憶媒体に対する情報の入出
    力処理を各々行う複数の媒体処理手段と、 複数の情報記憶媒体に対する情報の入出力処理の制御を
    行う制御手段と、 この制御手段に接続され前記各情報記憶媒体の動作制御
    に必要な媒体動作制御信号を複数の媒体処理手段に共通
    に供給する単一のインターフェース回路と、 前記制御手段の制御の基に動作し、前記制御手段と複数
    の媒体処理手段との間で送受される前記各情報記憶媒体
    の情報の入出力処理に伴う入出力信号を選択的に切り替
    える選択手段と、 を有することを特徴とする複数情報記憶媒体処理装置。
  5. 【請求項５】 複数の情報記憶媒体に対する情報の書き
    込み、読み出しを各々行う複数の媒体処理手段と、 複数の情報記憶媒体に対する書き込み処理、読み出し処
    理の制御を行う制御手段と、 この制御手段に接続され前記各情報記憶媒体の動作制御
    に必要な電力信号、クロック信号、リセット信号からな
    る媒体動作制御信号を複数の媒体処理手段に共通に供給
    する単一のインターフェース回路と、 前記制御手段から出力される選択信号により動作し、前
    記制御手段と複数の媒体処理手段との間で送受される前
    記各情報記憶媒体の書き込み処理、読み出し処理に伴う
    入出力信号を選択的に切り替える選択手段と、 を有することを特徴とする複数情報記憶媒体処理装置。
  6. 【請求項６】 ＩＣカードの動作制御に必要なＩＣカー
    ド動作制御信号を、単一のインターフェース回路を介し
    て複数のＩＣカードを各々処理する複数のリーダライタ
    に共通に供給するとともに、 前記各ＩＣカードの書き込み処理、読み出し処理に伴う
    入出力信号の伝送ラインの切り替えにより前記単一のイ
    ンターフェース回路のみで複数のＩＣカードの処理を可
    能としたこと、 を特徴とする複数ＩＣカード処理システム。
  7. 【請求項７】 複数のＩＣカードに対する情報の書き込
    み、読み出しを各々行う複数のカードリーダライタと、 複数のＩＣカードに対する書き込み処理、読み出し処理
    の制御を行う制御手段と、 この制御手段に接続され前記各ＩＣカードの動作制御に
    必要な電力信号、クロック信号、リセット信号からなる
    ＩＣカード動作制御信号を複数のカードリーダライタに
    共通に供給する単一のインターフェース回路と、 前記制御手段から出力される選択信号により動作し、前
    記制御手段と複数のカードリーダライタとの間で送受さ
    れる前記各ＩＣカードの書き込み処理、読み出し処理に
    伴う入出力信号を選択的に切り替える選択手段と、 を有することを特徴とする複数ＩＣカード処理装置。
  8. 【請求項８】 ２個のＩＣカードに対する情報の書き込
    み、読み出しを各々行う２台のカードリーダライタと、 ２個のＩＣカードに対する書き込み処理、読み出し処理
    の制御を行う制御手段と、 この制御手段に接続され前記各ＩＣカードの動作制御に
    必要な電力信号、クロック信号、リセット信号からなる
    ＩＣカード動作制御信号を２台のカードリーダライタに
    共通に供給する単一のインターフェース回路と、 前記制御手段から出力される選択信号により動作し、前
    記制御手段と２台のカードリーダライタとの間で送受さ
    れる前記各ＩＣカードの書き込み処理、読み出し処理に
    伴う入出力信号を選択的に切り替える選択手段と、 を有することを特徴とする複数ＩＣカード処理装置。
  9. 【請求項９】 ユーザ用ＩＣカードに対する情報の書き
    込み、読み出しを行うユーザ用リーダライタと、 このユーザ用リーダライタと同一の筐体に設けた鍵付の
    部屋内に配置され、セキュリティー用ＩＣカードに対す
    る情報の書き込み、読み出しを行うたセキュリティー用
    リーダライタと、 前記ユーザ用ＩＣカード及びセキュリティー用ＩＣカー
    ドに対する書き込み処理、読み出し処理の制御を行う制
    御手段と、 この制御手段に接続され前記各ユーザ用ＩＣカード及び
    セキュリティー用ＩＣカードの動作制御に必要な電力信
    号、クロック信号、リセット信号からなるＩＣカード動
    作制御信号を前記ユーザ用リーダライタ及びセキュリテ
    ィー用リーダライタに共通に供給する単一のインターフ
    ェース回路と、 前記制御手段から出力される選択信号により動作し、前
    記制御手段とユーザ用リーダライタ及びセキュリティー
    用リーダライタとの間で送受される前記各ＩＣカードの
    書き込み処理、読み出し処理に伴う入出力信号を選択的
    に切り替える選択手段と、 を有することを特徴とする複数ＩＣカード処理装置。
  10. 【請求項１０】 複数のＩＣカードに対する情報の書き
    込み、読み出しを各々行う複数のカードリーダライタの
    動作に必要な電力信号、クロック信号、リセット信号か
    らなるＩＣカード動作制御信号を単一のインターフェー
    ス回路から共通に供給し、 前記複数のカードリーダライタによる前記各ＩＣカード
    の書き込み処理、読み出し処理に伴う入出力信号の伝送
    ラインを切り替えることで、単一のインターフェース回
    路により複数のＩＣカードに対するアクセスを可能とし
    たことを特徴とする複数ＩＣカードアクセス方法。
JP9266142A 1997-09-30 1997-09-30 複数情報記憶媒体処理システム、複数情報記憶媒体処理装置、複数ｉｃカード処理システム、複数ｉｃカード処理装置及び複数ｉｃカードアクセス方法 Pending JPH11110091A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9266142A JPH11110091A (ja) 1997-09-30 1997-09-30 複数情報記憶媒体処理システム、複数情報記憶媒体処理装置、複数ｉｃカード処理システム、複数ｉｃカード処理装置及び複数ｉｃカードアクセス方法
EP98118146A EP0907137B1 (en) 1997-09-30 1998-09-24 IC card processing system and processing method
DE69821853T DE69821853T2 (de) 1997-09-30 1998-09-24 System und Verfahren zum Verarbeiten von Chipkarten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9266142A JPH11110091A (ja) 1997-09-30 1997-09-30 複数情報記憶媒体処理システム、複数情報記憶媒体処理装置、複数ｉｃカード処理システム、複数ｉｃカード処理装置及び複数ｉｃカードアクセス方法

Publications (1)

Publication Number Publication Date
JPH11110091A true JPH11110091A (ja) 1999-04-23

Family

ID=17426902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9266142A Pending JPH11110091A (ja) 1997-09-30 1997-09-30 複数情報記憶媒体処理システム、複数情報記憶媒体処理装置、複数ｉｃカード処理システム、複数ｉｃカード処理装置及び複数ｉｃカードアクセス方法

Country Status (3)

Country Link
EP (1) EP0907137B1 (ja)
JP (1) JPH11110091A (ja)
DE (1) DE69821853T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390366B1 (ko) * 1999-12-17 2003-07-07 주식회사 그로벌한넷 복합 카드 리더기 및 그 제어방법
KR20030097159A (ko) * 2002-06-19 2003-12-31 주식회사 에이엠아이 씨 전자 상거래용 단말기
KR100482674B1 (ko) * 2002-08-29 2005-04-14 에이캐시 주식회사 전자화폐 충전 시스템 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867366B (zh) * 2012-09-19 2014-10-15 中国工商银行股份有限公司 一种便携式银行卡数据处理装置、系统及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61278989A (ja) * 1985-06-04 1986-12-09 Toppan Moore Co Ltd Ｉｃカ−ドのリ−ダ・ライタ
DE69310255T2 (de) * 1992-03-04 1997-08-14 Thomson Multimedia Sa Methode und Vorrichtung zur Kontrolle mehrerer Chipkarten
IL111151A (en) * 1994-10-03 1998-09-24 News Datacom Ltd Secure access systems
WO1996030876A1 (en) * 1995-03-31 1996-10-03 Cheuk Fai Ho Improvements in or relating to security door locks

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390366B1 (ko) * 1999-12-17 2003-07-07 주식회사 그로벌한넷 복합 카드 리더기 및 그 제어방법
KR20030097159A (ko) * 2002-06-19 2003-12-31 주식회사 에이엠아이 씨 전자 상거래용 단말기
KR100482674B1 (ko) * 2002-08-29 2005-04-14 에이캐시 주식회사 전자화폐 충전 시스템 및 방법

Also Published As

Publication number Publication date
EP0907137A1 (en) 1999-04-07
DE69821853D1 (de) 2004-04-01
DE69821853T2 (de) 2004-12-30
EP0907137B1 (en) 2004-02-25

Similar Documents

Publication Publication Date Title
US5778195A (en) PC card
US6658497B1 (en) System for recognizing of a device connection state by reading structure information data which produced by pull-up resistor and pull-down resistor
JPH11509950A (ja) Ｎ本未満のｉ／ｏピンを伴うｎビットのデータバス幅をもつマイクロコントローラ及びそのための方法
EP0478149A2 (en) Workstation and method of configuring same
JPS58502027A (ja) 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置
JPH11110091A (ja) 複数情報記憶媒体処理システム、複数情報記憶媒体処理装置、複数ｉｃカード処理システム、複数ｉｃカード処理装置及び複数ｉｃカードアクセス方法
JP2753565B2 (ja) Ｉｃカードのデータ伝送方法
US20020004864A1 (en) Control method and electronic device
US6148351A (en) Method for data width conversion between a DMA controller and an interface unit with a bus width that is an integer multiple of the DMAC bus width
US6519650B1 (en) System and method for controlling data transfer between portable medias and a processor to minimize communication hardware requirements
JPH10187898A (ja) Ｉｃカード
US6813671B1 (en) Controller for hot swapping of extended I/O device to computer body
JPH04321193A (ja) 携帯可能電子装置
JP2001084173A (ja) メモリ装置
JPH06111085A (ja) 非接触記憶媒体
JP2868002B1 (ja) 磁気ディスクシステムおよび磁気ディスク制御装置
JPH0962313A (ja) フレキシブルｉ／ｏモジュールとプログラマブルコントローラ
EP1081584B1 (en) Information processing apparatus and storage medium control method
JPH0553923A (ja) 主記憶装置制御回路
JP4174272B2 (ja) デバイス制御装置
JPH05204830A (ja) 入出力制御装置
JPH10187587A (ja) プラグ＆プレイシステムの自動制御回路
JPH03105401A (ja) 外部記憶装置を利用可能な電子機器システム
JPH0667769A (ja) シングルチップマイクロコンピュータ
JPH10111852A (ja) 双方向バッファ制御式ｉ／ｏポート設定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106