JPH11111502A

JPH11111502A - 電子部品用セラミック基板

Info

Publication number: JPH11111502A
Application number: JP9267582A
Authority: JP
Inventors: Kenji Tanda; 健二反田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1997-09-30
Filing date: 1997-09-30
Publication date: 1999-04-23
Anticipated expiration: 2017-09-30
Also published as: JP3574730B2

Abstract

(57)【要約】【課題】各種電子部品の母材として用いられるセラミッ
ク基板１０において、チップ抵抗器等を製造する場合
に、端面電極を省略して製造工程を簡略化する。【解決手段】セラミック基板１０の厚みＴを０．１〜
０．３ｍｍとし、この厚みＴに対して３０〜７０％の深
さＤの分割溝１１を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チップ抵抗器等の
チップ状の電子部品を製造する際に、母材として用いら
れるセラミック基板に関する。

【０００２】

【従来の技術】従来より、チップ抵抗器は分割溝を有す
るセラミック基板上に抵抗体等を印刷し、分割すること
により製造している。

【０００３】まず、セラミックス原料のスラリーより成
形したグリーンシートに縦横の分割溝を形成し、外辺打
ち抜き後、焼成して、図５（ａ）に示すセラミック基板
１０を得る。そして、このセラミック基板１０の一方又
は両方の面に導体と抵抗体を印刷し焼き付けた後、トリ
ミングを行って抵抗調整する。次に、オーバーコートガ
ラス等の保護層を印刷し焼き付けた後、一方方向の１次
分割溝１１より分割を行って、図５（ｂ）に示す短冊状
とする。その後、短冊状をしたセラミック基板１０の両
端を保持して、分割した破面１３に端面電極を成す導体
を印刷し焼き付けた後、更に他方向の２次分割溝１２で
分割し、図５（ｃ）に示すチップ抵抗器２０を得てい
た。

【０００４】即ち、このチップ抵抗器２０は、セラミッ
ク基板１０の一方の面に、抵抗体２２とこれに接続する
導体２１及び保護層２３を有し、また端面に端面電極２
４を有している。そして、回路基板３０の所定位置に備
えた導体３１上にハンダ３２を盛り、マウンターを用い
て上記のチップ抵抗器２０を搭載し、各端面電極２４を
ハンダ３２と接続させて固定するようになっている。

【０００５】なお、上記セラミック基板１０は、アルミ
ナを主成分とするセラミックスからなり、その厚みは最
も薄いもので０．３４〜０．４８ｍｍ程度のものが使用
されている。

【０００６】

【発明が解決しようとする課題】ところで、近年、電子
機器の小型化に伴って、各種電子部品も小型化が進んで
いる。例えば、チップ抵抗器２０の寸法は、３．２×
１．６ｍｍから２×１．２５ｍｍ、１．６×０．８ｍ
ｍ、１×０．５ｍｍ、さらには０．６×０．３ｍｍと非
常に小さなものが求められており、その母材となるセラ
ミック基板１０の要求特性も厳しいものとなっており、
さまざまな問題が生じている。

【０００７】例えば、セラミック基板１０を１次分割溝
１１に沿って短冊状に分割する際に、２次分割溝１２ま
で同時に割れてしまうという不都合があった。

【０００８】即ち、図５（ｃ）に示すように、チップ抵
抗器２０には端面電極２４が必要であり、この端面電極
２４を効率的に印刷するために、図５（ｂ）に示すよう
にセラミック基板１０をまず１次分割溝１１のみで分割
して短冊状にし、その破面１３に導体を印刷する必要が
ある。この時、２次分割溝１２が同時に割れてしまう
と、導体を印刷する装置が頻繁に停止する等の問題が発
生する。

【０００９】なお、この問題を解決するために、１次分
割溝１１と２次分割溝１２の深さを異ならせることも行
われている。しかし、分割溝の先端に存在するマイクロ
クラックのためにその深さが安定せず、またセラミック
基板１０に不均一な反りやうねり、あるいは厚みのばら
つきが生じると、ローラー等で分割する際に不均一な力
が基板に加わるために、やはり１次分割溝１１で分割す
る際に２次分割溝１２も割れる事があった。

【００１０】さらに、近年、上記チップ抵抗器２０をマ
ウンターで回路基板３０上に搭載する速度を極限まで高
めているために、搭載時に大きな圧力がチップ抵抗器２
０に加わり、セラミック基板１０に割れやクラックが発
生するという問題があり、その結果回路の信頼性を低下
させる原因となっていた。

【００１１】また、上記分割溝を形成する場合は、一定
間隔で並べた刃をセラミックグリーンシートに押し当て
て形成していたが、チップ抵抗器２０の小型化に伴い、
刃の間隔が小さくなると、押し当てた刃にグリーンシー
トが張りついてしまうことがあった。このような場合
は、空気を噴出して剥がすことが行われているが、特に
グリーンシートが薄くなると、均一に剥がすことが困難
になり、金型の二重押しや、最悪の場合金型破損等の問
題が生じていた。

【００１２】さらに、チップ抵抗器等が小さくなると、
上記セラミック基板１０上に導体２１を印刷する際に、
分割溝を伝わって他の導体２１と繋がってしまい、トリ
ミング工程で正しく抵抗値を測定できなくなるという不
都合もあった。

【００１３】

【課題を解決するための手段】そこで本発明は、各種電
子部品の母材として用いられるセラミック基板におい
て、厚みが０．１〜０．３ｍｍであり、この厚みに対し
て３０〜７０％の深さの分割溝を有することを特徴とす
る。

【００１４】即ち、本発明では、セラミック基板の厚み
を０．１〜０．３ｍｍと非常に薄くすることによって、
一方側の面に備えた導体のみで回路基板上のハンダと接
続することができ、端面電極の必要をなくせることを見
出した。そのため、端面電極の印刷工程が必要ないこと
から、製造工程を簡略化できるとともに、１次分割溝の
分割時に２次分割溝まで割れてしまっても大きな問題と
なることはない。さらに、このように薄くすることによ
って、より小型の電子部品に好適に対応することができ
る。

【００１５】また、本発明は、各種電子部品の母材とし
て用いられるセラミック基板において、縦横の分割溝を
有し、この分割溝に囲まれる最小領域の短辺に対する基
板の厚みの比を０．２５〜１．０の範囲にしたことを特
徴とする。

【００１６】即ち、本発明は、非常に小型の電子部品で
あっても、その短辺と厚みの比を上記範囲内とすること
によって、高速で搭載する際に割れやクラックが生じる
ことを防止できるようにしたものである。

【００１７】さらに本発明は、各種電子部品の母材とし
て用いられるセラミック基板であって、縦横の１次分割
溝と２次分割溝を有し、１次分割溝の深さと角度をそれ
ぞれ２次分割溝よりも大きくしたことを特徴とする。

【００１８】また、本発明は、上記１次分割溝の角度を
３０〜６０°、２次分割溝の角度を２５〜４０°の範囲
としたことを特徴とする。

【００１９】即ち、より深く形成する１次分割溝の角度
を大きくすることによって、グリーンシートに刃を押し
当てて加工する際に、刃へのグリーンシートの張りつき
を防止できるようにしたものである。

【００２０】さらに本発明は、上記１次分割溝の幅を、
２次分割溝との交点で狭くなるようにしたことによっ
て、印刷した導体が分割溝を伝わって他の導体と繋がる
ことを防止するようにしたものである。

【００２１】また本発明は、上記セラミック基板が、９
３〜９７重量％のＡｌ₂Ｏ₃を主成分とし、添加成分の
重量比がＳｉＯ₂５２〜６８％、ＣａＯ２〜１０．５
％、ＭｇＯ２５．５〜４２％であることを特徴とする。
さらに本発明は、上記セラミック基板が、平均粒径１２
μｍ以下のアルミナセラミックスからなることを特徴と
する。

【００２２】即ち、上記組成や平均粒径の範囲内とする
ことによって、強度の高いセラミック基板を得られるた
め、上述したように厚みを非常に薄くしても破損等を防
止することができる。また、電子部品を高速で搭載する
際にも割れやクラックの発生を防止できる。

【００２３】

【発明の実施の形態】以下、本発明の実施形態を図に基
づいて詳細に説明する。

【００２４】図１に示すセラミック基板１０は、表面に
互いに直交する１次分割溝１１と２次分割溝１２を有し
ており、このセラミック基板１０の表面に抵抗体や導体
等を印刷した後、１次分割溝１１と２次分割溝１２で分
割することによって、図２に示すようなチップ抵抗器２
０を製造することができる。

【００２５】また、このセラミック基板１０は、その厚
みＴを０．１〜０．３ｍｍと非常に薄くしてあり、その
１次（２次）分割溝１１（１２）の深さＤを厚みＴの３
０〜７０％としてある。そのため、詳細を後述するよう
に、チップ抵抗器を構成する際に端面電極を省略するこ
とができる。

【００２６】なお、ここで、厚みＴを上記範囲としたの
は、０．１ｍｍ未満では、薄すぎるために強度が非常に
小さくなり、取扱時等に破損が生じやすくなるためであ
り、０．３ｍｍを超えると端面電極を省略することがで
きなくなるためである。また、厚みＴに対する分割溝の
深さＤの比を上記範囲としたのは、３０％未満では分割
性が低下し、７０％を超えると搬送工程等で誤って分割
されてしまう恐れが生じるためである。

【００２７】さらに、このセラミック基板１０は、縦横
の１次分割溝１１と２次分割溝１２に囲まれる最小領域
の短辺の長さＸに対する基板の厚みＴの比Ｔ／Ｘを０．
２５〜１．０の範囲にしてある。そのため、分割後のセ
ラミック基板１０の強度を高め、高速でのマウント時に
破損等を生じることを防止できる。

【００２８】ここで、比Ｔ／Ｘを上記範囲としたのは、
０．２５未満では厚みが薄すぎるために高速マウント時
に破損しやすく、一方１．０を超えると厚すぎて分割性
が低下するためである。

【００２９】なお、このセラミック基板１０の製造方法
は、所定のセラミックス原料のスラリーより成形したグ
リーンシートに刃を押し当てて縦横の１次分割溝１１、
２次分割溝１２を形成し、外辺を打ち抜いた後、焼成す
ることによって得ることができる。

【００３０】次に、このセラミック基板１０を用いて図
２に示すようなチップ抵抗器２０を製造する場合は、セ
ラミック基板１０の一方の面に導体２１と抵抗体２２を
印刷し焼き付けた後、トリミングを行って抵抗調整す
る。次に、オーバーコートガラス等の保護層２３を印刷
し焼き付けた後、１次分割溝１１及び２次分割溝１２よ
り分割を行って、図２に示すようなチップ抵抗器２０を
得ることができる。

【００３１】この時、１次分割溝１１の深さＤは基板厚
みＴの３０〜７０％まで形成していることから、上記導
体２１の印刷時に、導体２１はこの１次分割溝１１の中
まで入り込み、更に焼き付けにより分割溝先端に発生し
ているマイクロクラックまで流れ込むため、最終的なチ
ップ抵抗器２０の端面上部まで塗布されることになる。
しかも、セラミック基板１０の厚みＴが０．１〜０．３
ｍｍと非常に薄いため、チップ抵抗器２０の端面にはか
なりの部分まで導体２１が存在することになり、従来の
ような端面電極を省略することができる。

【００３２】即ち、回路基板３０上の所定位置に備えた
導体３１上にハンダ３２を盛り、この上に上記チップ抵
抗器２０を搭載し、熱をかけて接着する。この時、セラ
ミック基板１０が非常に薄く、また端面上部まで導体２
１が塗布されていることから、端面電極なしでもこの導
体２１とハンダ３２を接続することができるのである。

【００３３】このように、本発明のセラミック基板１０
を用いれば、端面電極を省略してチップ抵抗器２０を得
ることができる。そのため、図３（ｂ）に示すように短
冊状に分割して破面１３に導体印刷を行う必要がない。
したがって、チップ抵抗器２０の製造工程を簡略化でき
るとともに、一度短冊状とする必要もないため、１次分
割溝１１の分割時に２次分割溝１２が割れてしまっても
不都合が生じることはない。

【００３４】次に本発明の他の実施形態を説明する。

【００３５】図３（ａ）（ｂ）に示すように、本発明の
セラミック基板１０は、１次分割溝１１の深さＤ₁、角
度θ₁をそれぞれ２次分割溝１２の深さＤ₂、角度θ₂
よりも大きくしてある。

【００３６】これは、最初に分割する１次分割溝１１の
方を深くすることによって、１次分割溝１１での分割時
に２次分割溝１２で割れてしまうことを防止するためで
ある。また、１次分割溝１１側の角度θ₁を大きくして
おくことによって、グリーンシートの加工時における刃
への張りつきを防止することができる。

【００３７】即ち、図３（ｃ）に示すように、グリーン
シート１０’に刃１９を押し当てて分割溝を形成する場
合、その刃先角度θが小さいほど応力Ｆが横方向に伝わ
り、隣接する刃１９にグリーンシート１０’を押しつ
け、張りつきが生じやすくなる。そのため、刃先角度θ
を大きくするほど、グリーンシート１０’の張りつきを
防止できることになる。

【００３８】ただし、チップ抵抗器等が小型化されるに
つれて、この刃先角度θも極力小さくすることが求めれ
ていることから、本発明では、より深く形成する１次分
割溝１１側のみ角度θ₁を大きくすることによって、グ
リーンシート１０’の張りつきを防止するようにしたの
である。

【００３９】しかも、２次分割溝１２側の角度θ₂を小
さくしておけば、導体２１が２次分割溝１２を伝わって
流れることを防止できる。

【００４０】なお、上記１次分割溝１１の角度θ₁は３
０〜６０°、２次分割溝１２の角度θ₂は２５〜４０°
とし、両者の差θ₁−θ₂は５〜２５°の範囲とするこ
とが好ましい。

【００４１】また、上記１次分割溝１１の深さＤ₁と２
次分割溝１２の深さＤ₂の差Ｄ₁−Ｄ₂は０．０３〜
０．１ｍｍの範囲内とすることが好ましい。

【００４２】そして、上記のように１次分割溝１１と２
次分割溝１２の角度や深さを設定しておけば、１次分割
溝１１の分割時に２次分割溝１２が割れてしまうことを
防止できるため、図５（ｂ）に示すような短冊状に分割
して端面電極を印刷する工程を行っても不良が生じるこ
とを防止できる。

【００４３】さらに、本発明の他の実施形態を図４に示
すように、上記１次分割溝１１における２次分割溝１２
との交点近傍を狭くすることもできる。そのため、１次
分割溝１１上に印刷した導体ペーストが２次分割溝１２
側に伝わることを防止することができる。

【００４４】なお、図４に示すような形状とするために
は、まずグリーンシート１０’に刃１９を押し当てて１
次分割溝１１側を先に形成した後、これと直角方向に刃
１９を押し当てて２次分割溝１２を形成し、この時に先
に形成した１次分割溝１１側がやや変形するように刃１
９を押し当てることによって、図４に示すように１次分
割溝１１側の交点近傍を狭くすることができる。

【００４５】また、１次分割溝１１は、通常、セラミッ
ク基板１０上に形成される最小領域の短辺側を形成し、
多連チップ抵抗等を製造するためにスルーホールを有す
る場合は、スルーホール上に形成される分割溝が１次分
割溝１１となる。

【００４６】以上の本発明のセラミック基板１０では、
上述したように厚みＴを非常に薄くしてあるため、搬送
や印刷、焼成工程での破損を防止するために、その組
成、粒径を以下のように設定する。

【００４７】即ち、上記セラミック基板１０は、９３〜
９７重量％のＡｌ₂Ｏ₃を主成分とし、添加成分の重量
比がＳｉＯ₂５２〜６８％、ＣａＯ２〜１０．５％、Ｍ
ｇＯ２５．５〜４２％の範囲内となるようにしてある。
また、その平均粒径を１２μｍ以下としてある。

【００４８】ここで、Ａｌ₂Ｏ₃含有量を上記範囲とし
たのは、９３重量％未満では強度が低下するために、分
割溝が入った状態で印刷時の圧力やその他の取り扱い時
の衝撃等により破損する恐れがあるためである。また、
９７重量％を超えると、製造コスト、主に焼成コストや
設備コストが高くなるともに、導体２１等との接着性が
低下するためである。

【００４９】また、添加成分の重量比を上記範囲内とす
ることにより、焼成時のαーアルミナやスピネル以外の
異常結晶の晶出を防止し、安定した分割性を維持するこ
とができる。

【００５０】さらに、平均結晶粒径を上記範囲内とした
のは、１２μｍを超えると強度が低下して、印刷時や取
扱時等に破損する恐れが生じるためである。

【００５１】なお、上記実施形態ではセラミック基板１
０の片面側に１次分割溝１１、２次分割溝１２を形成し
た例を示したが、両面にこれらの分割溝を形成すること
もできる。この場合は、両面の深さの和を分割溝の深さ
Ｄとし、この深さＤをセラミック基板１０の厚みＴの３
０〜７０％の範囲内としておけば良い。

【００５２】また、以上の実施形態では、チップ抵抗器
２０を例にとって説明したが、本発明のセラミック基板
１０はその他に、チップコンデンサやハイブリッドＩＣ
用基板等の各種電子部品の製造に用いることができる。

【００５３】

【実施例】実施例１Ａｌ₂Ｏ₃含有量９６重量％のアルミナセラミックスを
用い、その厚みＴを表１に示すように種々に変化させ、
分割溝の深さＤは基板の厚みＴの６０％とし、分割溝で
囲まれる最小領域の大きさを０．６×０．３ｍｍとした
セラミック基板１０を作製した。

【００５４】それぞれ、片面のみに導体２１と抵抗体２
２を印刷し、１次分割後の破面に導体印刷を行わずに２
次分割を行ってチップ抵抗器２０を作製した。それぞ
れ、回路基板３０上に搭載して、ハンダ３２との接続に
より導通が取れるかどうかを調べた。その結果、導通が
取れたものを○、とれないものを×として表１に示す。

【００５５】この結果より、厚みＴが０．３ｍｍを超え
るものでは導通が取れなかったのに対し、厚みＴを０．
３ｍｍ以下とすれば導通を取ることができた。

【００５６】

【表１】

【００５７】実施例２次に、実施例１と同様にして、セラミック基板１０の厚
さＴと、これに対する１次分割溝１１の深さＤの比を表
２に示すように種々に変化させたものを作製した。

【００５８】それぞれのセラミック基板１０を、導体２
１や抵抗体２２を印刷する工程に流し、工程中にセラミ
ック基板１０の割れの評価を行った。その結果、工程中
に割れが生じたものを×、割れなかったものを○で示
す。

【００５９】結果を表２に示すように、セラミック基板
１０の厚みＴが０．１ｍｍ未満では、他の工程で分割溝
の割れが発生しやすかった。したがって、実施例１の結
果と合わせて、厚みＴは０．１〜０．３ｍｍの範囲が好
ましいことがわかる。

【００６０】また、厚みＴを０．１ｍｍ以上とし、１次
分割溝１１の深さＤをこの厚みＴの７０％以下としてお
けば、他の工程での分割溝の割れの発生を防止すること
ができる。

【００６１】

【表２】

【００６２】実施例３次に、実施例２と同様にセラミック基板１０の厚みＴと
１次分割溝１１の深さＤを変更し、導体２１や抵抗体２
２を印刷、焼き付けした後、１次分割溝１１より分割機
を用い、短冊状に分割した。この時、１次分割溝１１だ
けで分割できたものを○、他でも割れたものを×で示
す。

【００６３】結果を表３に示すように、セラミック基板
１０の厚みＴを０．１〜０．３ｍｍの範囲とした場合、
Ｄ／Ｔを３０％以上としておけば、良好な分割性が得ら
れることがわかる。

【００６４】

【表３】

【００６５】実施例４次に、Ａｌ₂Ｏ₃含有量９６重量％のアルミナセラミッ
クスを用い、その厚みＴを表４に示すように種々に変化
させ、分割溝の深さＤは基板の厚みＴの６０％とし、分
割溝で囲まれる最小領域の短辺の長さＸを種々に変化さ
せたセラミック基板１０を作製した。

【００６６】各セラミック基板１０を用いてチップ抵抗
器２０を製造し、分割性の評価を行った。次に、得られ
たチップ抵抗器２０を回路基板３０に高速マウントした
際の導通及びクラックの有無を調べた。なお、分割性に
ついては、分割溝に沿って正しく割れたものを○、割れ
なかったものを×で示す。また、導通及びクラックの検
査は、１０００個中１個でもクラック又は導通不良が発
生しているものを×、発生していないものを○で示す。

【００６７】結果を表４に示すように、短辺の長さＸに
対する厚みＴの比Ｔ／Ｘを０．２５〜１．０の範囲とし
ておけば、分割性が良好で、マウント時のクラックや導
通不良を防止できることがわかる。

【００６８】

【表４】

【００６９】実施例５次に、上記と同様のセラミック基板１０において、１次
分割溝１１の深さＤ₁を厚みＴの６０％、２次分割溝１
２の深さＤ₂を厚みＴの５０％とし、１次分割溝１１の
角度θ₁を種々に変化させたものを作製した。なお、い
ずれも２次分割溝１２の角度θ₂はθ₁よりも小さくし
た。

【００７０】それぞれ、グリーンシート１０’に分割溝
を敷設する際に、刃１９にグリーンシート１０’が付着
しないものを○、付着するものを×で示す。また、導体
ペースト印刷時に隣の導体と１次分割溝１１を介して短
絡しないものを○、短絡するものを×で示す。

【００７１】結果を表５に示すように、１次分割溝１１
の角度θ₁を３０〜６０°としておけば、刃１９への付
着はなく、導体ペーストの短絡も防止できることがわか
る。

【００７２】

【表５】

【００７３】実施例６次に、実施例５と同様にして、２次分割溝１２の角度θ
₂を種々に変化させたものを作製した。

【００７４】それぞれ、導体２１、抵抗体２２、オーバ
ーコートガラスの保護層２３を印刷、焼付けを行いトリ
ミング後、１次分割溝１１より分割を行い、破面１３に
導体ペーストを塗布して２次分割溝１２へのペーストの
はい上がりを確認した。はい上がりが顕著で２次分割溝
１２を介して両方の破面１３がペーストでつながったら
×、つながらなかったら○で示す。更に分割溝形成時に
刃１９にグリーンシート１０’が付着したものを×、付
着しなかったものを○で示す。

【００７５】結果を表６に示すように、２時分割溝１２
の角度θ₂を２５〜４０°の範囲内としておけば、導電
ペーストの短絡やグリーンシートの刃への付着を防止で
きることがわかる。なお、２次分割溝１２の深さＤ₂は
１次分割溝１１よりも小さいために、２次分割溝１２で
は角度θ₂を２５゜まで小さくしても付着が発生しなか
った。

【００７６】

【表６】

【００７７】実施例７次に、本発明のセラミック基板１０を形成するアルミナ
セラミックスとして、セラミックスの平均結晶粒径とＡ
ｌ₂Ｏ₃含有量を変更し、抗折強度を測定した結果を表
７に示す。

【００７８】一般に、搬送時等の破損を防止するために
は抗折強度が３０ｋｇ／ｍｍ²以上必要であり、この点
から、平均結晶粒径１２μｍ以下、Ａｌ₂Ｏ₃含有量９
３重量％以上としておけば良いことがわかる。

【００７９】

【表７】

【００８０】実施例８次に、実施例７と同様にして、Ａｌ₂Ｏ₃含有量と添加
物の組成比を変更し、それぞれ焼結性と異常結晶の有無
を評価した。なお、焼結性については、比重が３．６５
以上のものを○、３．６５未満のものを焼結不良として
×で示す。また、異常結晶については、αアルミナとス
ピネル以外の結晶が析出したものを×、その他のものを
○とした。

【００８１】結果を表８に示すように、Ａｌ₂Ｏ₃含有
量９３〜９７重量％で、添加成分の重量比がＳｉＯ₂５
２〜６８％、ＣａＯ２〜１０．５％、ＭｇＯ２５．５〜
４２％の範囲内であれば、焼結性に優れ、異常結晶の発
生を防ぐことができる。

【００８２】

【表８】

【００８３】

【発明の効果】以上にように本発明によれば、各種電子
部品の母材として用いられるセラミック基板であって、
厚みを０．１〜０．３ｍｍとし、この厚みに対して３０
〜７０％の深さの分割溝を有することによって、このセ
ラミック基板を用いてチップ抵抗器等を製造する場合
は、基板の片側のみに導体や抵抗体等を塗布するだけで
よく、端面電極を塗布せずに回路基板上に搭載すること
ができる。そのため、チップ抵抗器等の製造工程を簡略
化できるとともに、１次分割溝の分割次に２時分割溝で
割れてしまっても不都合が生じることがなく、また、各
種電子部品の小型化に対応することができる。

【００８４】また、本発明によれば、各種電子部品の母
材として用いられるセラミック基板であって、縦横の分
割溝を有し、この分割溝に囲まれる最小領域の短辺に対
する基板の厚みの比を０．２５〜１．０の範囲としたこ
とによって、優れた分割性を維持したまま、高速で回路
基板上にマウントした場合でも、クラック等の発生を防
止できる。

【００８５】さらに本発明によれば、各種電子部品の母
材として用いられるセラミック基板であって、縦横の１
次分割溝と２次分割溝を有し、１次分割溝の深さと角度
をそれぞれ２次分割溝よりも大きくしたことによって、
グリーンシートに分割溝を加工する際に、刃に張りつく
ことを防止できるとともに、導電ペーストが分割溝を流
れて短絡することを防止し、また１次分割溝の分割時に
２次分割溝が割れてしまうことを防止できる。

【００８６】また、上記セラミック基板の材質として、
９３〜９７重量％のＡｌ₂Ｏ₃を主成分とし、添加成分
の重量比がＳｉＯ₂５２〜６８％、ＣａＯ２〜１０．５
％、ＭｇＯ２５．５〜４２％であるアルミナセラミック
スを用いることにより、基板の強度を向上し、搬送時等
での破損を防止できる。

【図面の簡単な説明】

【図１】（ａ）は本発明のセラミック基板を示す斜視
図、（ｂ）は断面図である。

【図２】本発明のセラミック基板を用いたチップ抵抗器
を回路基板に搭載した状態の断面図である。

【図３】（ａ）は本発明の他の実施形態のセラミック基
板の１次分割溝に沿った断面図、（ｂ）は１次分割溝に
垂直な断面図、（ｃ）はグリーンシートの加工方法を示
す断面図である。

【図４】本発明のセラミック基板の分割溝を示す平面図
である。

【図５】（ａ）は従来のセラミック基板を示す斜視図、
（ｂ）は短冊状に分割した状態の斜視図、（ｃ）はこの
基板を用いたチップ抵抗器を回路基板に搭載した状態の
断面図である。

【符号の説明】

１０：セラミック基板１１：１次分割溝１２：２次分割溝２０：チップ抵抗器２１：導体２２：抵抗体２３：保護層３０：回路基板３１：導体３２：ハンダ

Claims

【特許請求の範囲】

【請求項１】各種電子部品の母材として用いられるセラ
ミック基板であって、厚みが０．１〜０．３ｍｍであ
り、この厚みに対して３０〜７０％の深さの分割溝を有
することを特徴とする電子部品用セラミック基板。
【請求項２】各種電子部品の母材として用いられるセラ
ミック基板であって、縦横の分割溝を有し、この分割溝
に囲まれる最小領域の短辺に対する基板の厚みの比を
０．２５〜１．０の範囲にしたことを特徴とする電子部
品用セラミック基板。
【請求項３】各種電子部品の母材として用いられるセラ
ミック基板であって、縦横の１次分割溝と２次分割溝を
有し、１次分割溝の深さと角度をそれぞれ２次分割溝よ
りも大きくしたことを特徴とする電子部品用セラミック
基板。
【請求項４】上記１次分割溝の角度を３０〜６０°、２
次分割溝の角度を２５〜４０°の範囲としたことを特徴
とする請求項３記載の電子部品用セラミック基板。
【請求項５】各種電子部品の母材として用いられるセラ
ミック基板であって、縦横の１次分割溝と２次分割溝を
有し、上記１次分割溝の幅が、２次分割溝との交点で狭
くなっていることを特徴とする電子部品用セラミック基
板。
【請求項６】上記セラミック基板が、９３〜９７重量％
のＡｌ₂Ｏ₃を主成分とし、添加成分の重量比がＳｉＯ
₂５２〜６８％、ＣａＯ２〜１０．５％、ＭｇＯ２５．
５〜４２％であることを特徴とする請求項１、２、３又
は５記載の電子部品用セラミック基板。
【請求項７】上記セラミック基板が、平均粒径１２μｍ
以下のアルミナセラミックスからなることを特徴とする
請求項１、２、３又は５記載の電子部品用セラミック基
板。