JPH11111742A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11111742A
JPH11111742A JP9283054A JP28305497A JPH11111742A JP H11111742 A JPH11111742 A JP H11111742A JP 9283054 A JP9283054 A JP 9283054A JP 28305497 A JP28305497 A JP 28305497A JP H11111742 A JPH11111742 A JP H11111742A
Authority
JP
Japan
Prior art keywords
lead
pellet
resin
leads
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9283054A
Other languages
English (en)
Inventor
Hiroyuki Isobe
博之 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP9283054A priority Critical patent/JPH11111742A/ja
Publication of JPH11111742A publication Critical patent/JPH11111742A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 パッケージの縮小および製造コストの低減を
図る。 【解決手段】 表面実装形樹脂封止パッケージを備えた
ダイオード10は、ダイオード素子が作り込まれた正方
形板形状のペレット11の互いに表裏となる第1主面1
2、第2主面13にカソード電極14、アノード電極1
5を形成され、カソード電極14にはカソード側リード
16がボンディング層17で機械的かつ電気的に接続さ
れ、アノード電極15にはアノード側リード19がワイ
ヤボンディング法で形成されたバンプ18を介して機械
的かつ電気的に接続されている。カソード側リード16
とアノード側リード19の間には樹脂封止体20がペレ
ット11を樹脂封止するようにポッティング法で成形さ
れている。 【効果】 樹脂封止パッケージを縮小化できるため、プ
リント配線基板上の実装密度を向上でき、部品点数、加
工工数を減少でき、製造コストを低減できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、表面実装形樹脂封止パッケージの製造技術
に関し、例えば、表面実装形樹脂封止パッケージを備え
ているダイオードの生産に利用して有効な技術に関す
る。
【0002】
【従来の技術】表面実装形樹脂封止パッケージを備えて
いるダイオードは、ダイオード素子が作り込まれた正方
形板形状の半導体ペレット(以下、ペレットという。)
を備えており、ペレットの一主面には電極が形成されて
いる。ペレットは電極と反対側の主面においてタブにボ
ンディングされており、タブには第1インナリードが一
体的に連結されている。第1インナリードには第1アウ
タリードが一体的に連結されている。第1インナリード
と反対側には第2アウタリードに一体的に連結された第
2インナリードが配置されており、第2インナリードは
ワイヤによって電極に電気的に接続されている。ペレッ
ト、タブ、両インナリードおよびワイヤは樹脂封止体に
よって樹脂封止されており、樹脂封止体の対向する一対
の側面から外部に突出された両アウタリードはガル・ウ
イング形状に屈曲されている。この樹脂封止体とガル・
ウイング形状に屈曲された一対のアウタリードとによっ
て表面実装形樹脂封止パッケージが構成されている。
【0003】なお、ダイオードの製造技術を述べてある
例としては、特開平9−7905号公報がある。
【0004】
【発明が解決しようとする課題】従来の表面実装形樹脂
封止パッケージを備えているダイオードにおいては、パ
ッケージの縮小および製造コストの低減に限界がある。
【0005】本発明の目的は、パッケージの縮小および
製造コストの低減を図ることができる画期的な半導体装
置を提供することにある。
【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0007】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0008】すなわち、半導体装置は、半導体ペレット
の互いに表裏となる一対の端面に異なる電極がそれぞれ
形成されているとともに、両電極には互いに異なるリー
ドがそれぞれ機械的かつ電気的に接続されており、両リ
ードの間には前記半導体ペレットを樹脂封止する樹脂封
止体が成形されていることを特徴とする。
【0009】前記した手段によれば、一対のリードで半
導体ペレットが挟み込まれ、両リード間に樹脂封止体が
成形されているため、パッケージはきわめて縮小化する
ことができ、また、部品点数および加工工数が少ないた
め、製造コストを大幅に低減することができる。
【0010】
【発明の実施の形態】図1は本発明の一実施形態である
ダイオードを示しており、(a)は斜視図、(b)は正
面断面図である。図2は本発明の一実施形態であるダイ
オードの製造方法を示す工程図である。図3以降はその
各工程を示す各模式図である。
【0011】本実施形態において、本発明に係る半導体
装置は、表面実装形樹脂封止パッケージを備えているダ
イオードとして構成されている。このダイオード10は
ダイオード素子が作り込まれた正方形板形状の半導体ペ
レット(以下、ペレットという。)11を備えており、
ペレット11の互いに表裏となる第1主面12および第
2主面13には一対の電極であるカソード電極14およ
びアノード電極15がそれぞれ形成されている。カソー
ド電極14にはカソード側リード16が金−シリコン共
晶層からなるボンディング層17によって機械的かつ電
気的に接続されており、アノード電極15にはアノード
側リード19がワイヤボンディングによって形成された
バンプ18を介して機械的かつ電気的に接続されてい
る。カソード側リード16とアノード側リード19の間
には樹脂封止体20がペレット11を樹脂封止するよう
にポッティング法によって成形されている。
【0012】次に、本発明の一実施形態であるダイオー
ドの製造方法を説明する。この説明により、前記ダイオ
ードの構成の詳細が共に明らかにされる。
【0013】図2に示されているように、ダイオードの
製造方法に使用されるペレット11は、半導体装置の製
造工程における所謂前工程においてウエハに多数個が作
り込まれて、個々に分断(ダイシング)されることによ
って製造される。すなわち、所謂前工程において、ダイ
オード素子がウエハに各ペレット毎に作り込まれるとと
もに、ウエハの両方の主面にカソード電極およびアノー
ド電極がそれぞれ形成される。その後、ダイシング工程
において、ウエハは各ペレット毎にダイシングされる。
【0014】ダイシングされたペレット11は図3に示
されているように立方体形状に形成されており、ウエハ
の裏面側に相当する第1主面12にはカソード電極14
が形成され、ウエハの表面側に相当する第2主面13に
はアノード電極15が形成されている。カソード電極1
4はウエハの裏面全体に金(Au)を蒸着されて形成さ
れた金蒸着層によって構成されており、ダイオード素子
のカソード側に電気的に接続されている(図示せず)。
アノード電極15はウエハに各ペレット毎にパターニン
グされて形成されたアルミニウム配線によって構成され
ており、ダイオード素子のアノード側に電気的に接続さ
れている(図示せず)。
【0015】このダイオードの製造方法においては、カ
ソード側多連リードフレームおよびアノード側多連リー
ドフレームが使用されるが、カソード側多連リードフレ
ームとアノード側多連リードフレームとは同一の構成を
有するため、図2に示されているように、同一の多連リ
ードフレーム準備工程において準備される。
【0016】カソード側多連リードフレームとアノード
側多連リードフレームとに共用される多連リードフレー
ム21は、図3に示されているように、単位リードフレ
ーム22が多数個一連に連結されて構成されており、細
長い板形状に形成された外枠23を備えている。外枠2
3には位置決め孔23a群が長手方向に等間隔に開設さ
れており、外枠23の一方の長辺には吊りリード24が
複数本、長手方向に等間隔に配されて直角方向に一体的
に突設されている。各吊りリード24の先端にはカソー
ド側リード16およびアノード側リード19を構成する
ためのリード25が一体的に突設されており、リード2
5は平面形状がペレット11よりも若干大きめの正方形
の平板形状に形成されている。リード25のボンディン
グ側の主面には金めっき層26が形成されている。
【0017】図2に示されているように、多連リードフ
レーム準備工程において製造された多連リードフレーム
は第1リード接続工程に供給される。第1リード接続工
程において、図4に示されているように、ペレット11
は多連リードフレーム21のリード25の上にペレット
ボンディングされる。
【0018】すなわち、図4に示されているように、ダ
イシングされたペレット11はペレットボンディング装
置のコレット31によって真空吸着保持されて、多連リ
ードフレーム21のリード25の上に押接される。この
とき、リード25はヒートブロック32によって加熱さ
れているため、ペレット11の第1主面12とリード2
5との間には金−シリコン共晶層からなるボンディング
層17が形成される。このペレットボンディングによっ
て、ペレット11のカソード電極14にはカソード側リ
ード16がボンディング層17を介して機械的かつ電気
的に接続された状態になる。
【0019】第1リード接続工程を経たペレットと多連
リードフレームの組立体は、図2に示されているように
バンプ形成工程に送られ、各ペレット11のアノード電
極15に金(Au)からなるバンプ18を図5に示され
ているようにワイヤボンディング法によって形成され
る。
【0020】すなわち、図5(a)に示されているよう
に、熱圧着式ワイヤボンディング装置のキャピラリー4
1に挿通された金線42の先端にはバンプの素になるボ
ール43が、先端から所定の長さテール出しされた状態
でトーチによって加熱溶融されることにより形成され
る。図5(b)に示されているように、ボール43はヒ
ートブロック44によって支持された多連リードフレー
ム21のペレット11のアノード電極15の上にキャピ
ラリー41によって押接されて、熱圧着される。次い
で、金線42が引き上げられると、金線42はボール4
3との接続部位で引き千切られるため、図5(c)に示
されているように、ペレット11のアノード電極15に
はボール43によって金からなるバンプ18が形成され
た状態になる。
【0021】バンプ形成工程を経た組立体は図2に示さ
れているように第2リード接続工程に送られ、各ペレッ
ト11のアノード電極15にアノード側リード19をバ
ンプ18を介して図6に示されているように機械的かつ
電気的に接続される。
【0022】すなわち、第2リード接続工程には多連リ
ードフレーム21がアノード側多連リードフレームとし
て図2に示されているように供給されており、この多連
リードフレーム21は各リード25が各ペレット11の
バンプ18に整合する状態で組立体の上に図6(a)に
示されているように配置される。この状態で、図6
(b)に示されているようにカソード側多連リードフレ
ームにおけるリード25がヒートブロック51によって
加熱されながら、アノード側多連リードフレームのリー
ド25がボンディングツール52によってバンプ18に
押接されると、バンプ18がアノード側多連リードフレ
ームのリード25に熱圧着されるため、ペレット11の
アノード電極15にはアノード側リード19としてのリ
ード25がバンプ18によって機械的かつ電気的に接続
された状態になる。
【0023】第2リード接続工程を経た組立体は図2に
示されているように樹脂封止体成形工程に送られ、カソ
ード側リード16とアノード側リード19との間に樹脂
封止体20がペレット11を樹脂封止するようにポッテ
ィング法によって図7に示されているように成形され
る。
【0024】すなわち、図7に示されているように、カ
ソード側リード16とアノード側リード19との間の空
間にポッティングレジン61がポッティングツール62
によって注入された後に硬化されることにより、ペレッ
ト11を樹脂封止する樹脂封止体20がペレット11の
外周を取り囲むように成形される。
【0025】樹脂封止体成形工程を経た成形品は図2に
示されているようにリード切断工程に送られ、多連リー
ドフレーム21の吊りリード24とリード25との接続
部位で切断される。以上のようにして図1に示されてい
るダイオード10が製造されたことなる。
【0026】以上のように製造される前記構成に係るダ
イオード10は図1に示されているようにプリント配線
基板に表面実装される。すなわち、プリント配線基板7
1にそれぞれ形成された一対のランド72、72にカソ
ード側リード16およびアノード側リード19が整合さ
れた状態で、リフロー半田付けによって形成される各半
田付け層73を介して機械的かつ電気的に接続される。
【0027】前記実施形態によれば次の効果が得られ
る。 カソード側リードとアノード側リードとによってペ
レットを挟み込み、カソード側リードとアノード側リー
ドとの間に樹脂封止体を成形することにより、樹脂封止
パッケージをきわめて縮小化することができるため、プ
リント配線基板上の実装密度を向上することができる。
【0028】 アノード側電極とアノード側リードと
をバンプによって機械的かつ電気的に接続することによ
り、ボンディングワイヤの第2ボンディングを省略する
ことができるため、部品点数および加工工数を減少する
ことができ、製造コストを大幅に低減することができ
る。
【0029】 カソード側リードとアノード側リード
との間に樹脂をポッティングして樹脂封止体を成形する
ことにより、樹脂封止体成形用の成形型を省略すること
ができるため、製造コストを大幅に低減することができ
る。
【0030】図8は本発明の他の実施形態であるダイオ
ードを示しており、(a)は斜視図、(b)は正面断面
図である。
【0031】本実施形態2が前記実施形態1と異なる点
は、カソード側リード16Aおよびアノード側リード1
9AがL字形状にそれぞれ屈曲されている点である。本
実施形態2によれば、半田付け代を増加させることがで
きるため、実装強度を高めることができる。
【0032】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【0033】例えば、樹脂封止体はポッティング法によ
って成形するに限らず、トランジスタ成形法等の加圧成
形法によって成形してもよい。
【0034】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるダイオ
ードの生産技術に適用した場合について説明したが、そ
れに限定されるものではなく、抵抗器やコンデンサ、ト
ランジスタおよびICの生産技術等の半導体装置の生産
技術全般に適用することができる。
【0035】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0036】一対のリードで半導体ペレットを挟み込
み、両リード間に樹脂封止体を成形することにより、パ
ッケージをきわめて縮小化することができ、また、部品
点数および加工工数が少ないため、製造コストを大幅に
低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態であるダイオードを示して
おり、(a)は斜視図、(b)は正面断面図である。
【図2】本発明の一実施形態であるダイオードの製造方
法を示す工程図である。
【図3】ペレットおよび多連リードフレームを示す分解
斜視図である。
【図4】(a)、(b)は第1リード接続工程を示す各
一部省略一部切断正面図である。
【図5】(a)、(b)、(c)はバンプ形成工程を示
す各一部省略一部切断正面図である。
【図6】(a)、(b)は第2リード接続工程を示す各
一部省略一部切断正面図である。
【図7】樹脂封止体成形工程を示す一部省略斜視図であ
る。
【図8】本発明の他の実施形態であるダイオードを示し
ており、(a)は斜視図、(b)は正面断面図である。
【符号の説明】
10…ダイオード(半導体装置)、11…ペレット(半
導体ペレット)、12…第1主面、13…第2主面、1
4…カソード電極、15…アノード電極、16…カソー
ド側リード、17…ボンディング層、18…バンプ、1
9…アノード側リード、20…樹脂封止体、21…多連
リードフレーム、22…単位リードフレーム、23…外
枠、23a…位置決め孔、24…吊りリード、25…リ
ード、26…金めっき層、31…コレット、32…ヒー
トブロック、41…キャピラリー、42…金線、43…
ボール、44…ヒートブロック、51…ヒートブロッ
ク、52…ボンディングツール、61…ポッティングレ
ジン、62…ポッティングツール、71…プリント配線
基板、72…ランド、73…半田付け層。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体ペレットの互いに表裏となる一対
    の端面に異なる電極がそれぞれ形成されているととも
    に、両電極には互いに異なるリードがそれぞれ機械的か
    つ電気的に接続されており、両リードの間には前記半導
    体ペレットを樹脂封止する樹脂封止体が成形されている
    ことを特徴とする半導体装置。
  2. 【請求項2】 前記リードの一方が前記電極に金−シリ
    コン共晶層によって接続されていることを特徴とする請
    求項1に記載の半導体装置。
  3. 【請求項3】 前記リードの一方が前記電極にワイヤボ
    ンディングによって形成されたバンプを介して接続され
    ていることを特徴とする請求項1または2に記載の半導
    体装置。
  4. 【請求項4】 前記樹脂封止体がポッティング法によっ
    て成形されていることを特徴とする請求項1、2または
    3に記載の半導体装置。
  5. 【請求項5】 前記樹脂封止体がトランスファ成形法に
    よって成形されていることを特徴とする請求項1、2ま
    たは3に記載の半導体装置。
  6. 【請求項6】 前記半導体ペレットがダイオード素子で
    あることを特徴とする請求項1、2、3、4または5に
    記載の半導体装置。
  7. 【請求項7】 半導体ペレットの互いに表裏となる一対
    の端面にそれぞれ形成された一対の電極の一方にリード
    が機械的かつ電気的に接続される第1リード接続工程
    と、 この半導体ペレットに前記リードと異なるリードが前記
    一対の電極の他方に機械的かつ電気的に接続される第2
    リード接続工程と、 前記両リードの間に前記半導体ペレットを樹脂封止する
    樹脂封止体が成形される樹脂封止体成形工程と、を備え
    ていることを特徴とする半導体装置の製造方法。
  8. 【請求項8】 前記リードの一方が前記電極に金−シリ
    コン共晶層によって接続されることを特徴とする請求項
    7に記載の半導体装置の製造方法。
  9. 【請求項9】 前記リードの一方が前記電極にワイヤボ
    ンディングによって形成されたバンプを介して接続され
    ることを特徴とする請求項7または8に記載の半導体装
    置の製造方法。
  10. 【請求項10】 前記樹脂封止体がポッティング法によ
    って成形されることを特徴とする請求項7、8または9
    に記載の半導体装置の製造方法。
JP9283054A 1997-09-30 1997-09-30 半導体装置およびその製造方法 Pending JPH11111742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9283054A JPH11111742A (ja) 1997-09-30 1997-09-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9283054A JPH11111742A (ja) 1997-09-30 1997-09-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11111742A true JPH11111742A (ja) 1999-04-23

Family

ID=17660613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9283054A Pending JPH11111742A (ja) 1997-09-30 1997-09-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11111742A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176058B2 (en) 2002-03-18 2007-02-13 Samsung Electro-Mechanics Co., Ltd. Chip scale package and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176058B2 (en) 2002-03-18 2007-02-13 Samsung Electro-Mechanics Co., Ltd. Chip scale package and method of fabricating the same
DE10301510B4 (de) * 2002-03-18 2009-07-23 Samsung Electro-Mechanics Co., Ltd., Suwon Verfahren zur Herstellung eines Verkleinerten Chippakets

Similar Documents

Publication Publication Date Title
US6479888B1 (en) Semiconductor device and a method of manufacturing the same
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US6940154B2 (en) Integrated circuit package and method of manufacturing the integrated circuit package
US6790710B2 (en) Method of manufacturing an integrated circuit package
KR100392713B1 (ko) 전자장치
US6621152B2 (en) Thin, small-sized power semiconductor package
US8105932B2 (en) Mixed wire semiconductor lead frame package
US20040100772A1 (en) Packaged microelectronic component assemblies
US20040080031A1 (en) Window-type ball grid array semiconductor package with lead frame as chip carrier and method for fabricating the same
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
KR100621555B1 (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
JPH0444347A (ja) 半導体装置及びその製造方法
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2004146577A (ja) 半導体装置およびその製造方法
JP2651427B2 (ja) 半導体装置の製造方法
JP2660732B2 (ja) 半導体装置
JP2001135767A (ja) 半導体装置およびその製造方法
JPH11340400A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP2564694B2 (ja) 半導体素子の製造方法
JP3747991B2 (ja) 半導体装置の製造方法
JPH0451056B2 (ja)
JPH08279575A (ja) 半導体パッケージ
US6472731B2 (en) Solder clad lead frame for assembly of semiconductor devices and method
JP2002057244A (ja) 半導体装置およびその製造方法
JPH0333068Y2 (ja)