JPH11111843A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH11111843A JPH11111843A JP9268277A JP26827797A JPH11111843A JP H11111843 A JPH11111843 A JP H11111843A JP 9268277 A JP9268277 A JP 9268277A JP 26827797 A JP26827797 A JP 26827797A JP H11111843 A JPH11111843 A JP H11111843A
- Authority
- JP
- Japan
- Prior art keywords
- copper layer
- film
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 銅層を備えている配線層の高性能化および高
信頼度化ができる半導体集積回路装置およびその製造方
法を提供する。 【解決手段】 半導体基板（基板）１上の層間絶縁膜
（絶縁膜）１０に溝１１が形成されており、溝１１に埋
め込まれている銅層１３を備えている配線層が形成され
ており、銅層１３の表面に窒化シリコン膜からなるキャ
ップバリア膜１５が形成されており、銅層１３の側部と
底部または側部のみに絶縁膜または金属膜からなるバリ
ア膜１２が形成されているものである。
信頼度化ができる半導体集積回路装置およびその製造方
法を提供する。 【解決手段】 半導体基板（基板）１上の層間絶縁膜
（絶縁膜）１０に溝１１が形成されており、溝１１に埋
め込まれている銅層１３を備えている配線層が形成され
ており、銅層１３の表面に窒化シリコン膜からなるキャ
ップバリア膜１５が形成されており、銅層１３の側部と
底部または側部のみに絶縁膜または金属膜からなるバリ
ア膜１２が形成されているものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造方法に関し、特に、銅（Ｃｕ）層を備
えている配線層の高性能化および高信頼度化ができる半
導体集積回路装置およびその製造方法に関するものであ
る。
置およびその製造方法に関し、特に、銅（Ｃｕ）層を備
えている配線層の高性能化および高信頼度化ができる半
導体集積回路装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】ところで、本発明者は、半導体集積回路
装置の製造方法について検討した。以下は、本発明者に
よって検討された技術であり、その概要は次のとおりで
ある。
装置の製造方法について検討した。以下は、本発明者に
よって検討された技術であり、その概要は次のとおりで
ある。
【０００３】すなわち、半導体集積回路装置における配
線層の製造方法は、層間絶縁膜上に例えばアルミニウム
層などの配線用金属層をスパッタリング法を使用して形
成した後、フォトリソグラフィ工程により配線用金属層
上に配置しているフォトレジスト膜に配線パターンと同
一形状のフォトレジスト膜パターンを形成し、そのフォ
トレジスト膜をマスクとしてドライエッチング工程によ
り配線パターンを形成している。
線層の製造方法は、層間絶縁膜上に例えばアルミニウム
層などの配線用金属層をスパッタリング法を使用して形
成した後、フォトリソグラフィ工程により配線用金属層
上に配置しているフォトレジスト膜に配線パターンと同
一形状のフォトレジスト膜パターンを形成し、そのフォ
トレジスト膜をマスクとしてドライエッチング工程によ
り配線パターンを形成している。
【０００４】この場合、ＬＳＩ（Large Scale Integrat
ed Circuit）の微細化に伴う配線遅延やマイグレーショ
ン耐性の問題を解決するために、層間絶縁膜に溝を形成
し、その溝に銅層を埋め込んだ態様の配線層を採用する
ことが検討されている。
ed Circuit）の微細化に伴う配線遅延やマイグレーショ
ン耐性の問題を解決するために、層間絶縁膜に溝を形成
し、その溝に銅層を埋め込んだ態様の配線層を採用する
ことが検討されている。
【０００５】なお、半導体集積回路装置における配線層
の形成技術について記載されている文献としては、例え
ば平成元年１１月２日、（株）プレスジャーナル発行の
「’９０最新半導体プロセス技術」ｐ２６７〜ｐ２７３
に記載されているものがある。
の形成技術について記載されている文献としては、例え
ば平成元年１１月２日、（株）プレスジャーナル発行の
「’９０最新半導体プロセス技術」ｐ２６７〜ｐ２７３
に記載されているものがある。
【０００６】
【発明が解決しようとする課題】ところが、前述した半
導体集積回路装置における配線層の製造方法において、
層間絶縁膜に溝を形成し、その溝に銅層を埋め込んだ態
様の配線層を採用する場合、単層からなる銅層を用いる
と、電界のかかった層間絶縁膜としての酸化シリコン膜
中で、銅イオンが高速にドリフトし、ＴＤＤＢ（Time D
ependence on Dielectric Breakdown,時間依存性の絶縁
破壊）が発生するという問題点がある。
導体集積回路装置における配線層の製造方法において、
層間絶縁膜に溝を形成し、その溝に銅層を埋め込んだ態
様の配線層を採用する場合、単層からなる銅層を用いる
と、電界のかかった層間絶縁膜としての酸化シリコン膜
中で、銅イオンが高速にドリフトし、ＴＤＤＢ（Time D
ependence on Dielectric Breakdown,時間依存性の絶縁
破壊）が発生するという問題点がある。
【０００７】そのため、層間絶縁膜に形成されている溝
の底部と側部に、ＴｉＮ、Ｔａ、Ｗ、ＷＮなどのバリア
材料からなるバリア膜を形成して、ＴＤＤＢが発生する
のを防止する手法が検討されているが、前述したバリア
膜を備えている銅層からなる配線層であっても、ＴＤＤ
Ｂが発生するのを防止することができないということが
明らかとなった。すなわち、溝上部にバリア膜がない構
造となっている。
の底部と側部に、ＴｉＮ、Ｔａ、Ｗ、ＷＮなどのバリア
材料からなるバリア膜を形成して、ＴＤＤＢが発生する
のを防止する手法が検討されているが、前述したバリア
膜を備えている銅層からなる配線層であっても、ＴＤＤ
Ｂが発生するのを防止することができないということが
明らかとなった。すなわち、溝上部にバリア膜がない構
造となっている。
【０００８】本発明の目的は、銅層を備えている配線層
の高性能化および高信頼度化ができる半導体集積回路装
置およびその製造方法を提供することにある。
の高性能化および高信頼度化ができる半導体集積回路装
置およびその製造方法を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、本発明の半導体集積回路装置
は、半導体基板などの基板上の層間絶縁膜などの絶縁膜
に溝が形成されており、溝に埋め込まれている銅層を備
えている配線層が形成されており、銅層の表面に窒化シ
リコン膜からなるキャップバリア膜が形成されており、
銅層の側部と底部または側部のみに絶縁膜または金属膜
からなるバリア膜が形成されているものである。
は、半導体基板などの基板上の層間絶縁膜などの絶縁膜
に溝が形成されており、溝に埋め込まれている銅層を備
えている配線層が形成されており、銅層の表面に窒化シ
リコン膜からなるキャップバリア膜が形成されており、
銅層の側部と底部または側部のみに絶縁膜または金属膜
からなるバリア膜が形成されているものである。
【００１２】また、本発明の半導体集積回路装置の製造
方法は、半導体基板などの基板上の層間絶縁膜などの絶
縁膜に溝を形成した後、溝の側部と底部または側部のみ
に、絶縁膜または金属膜からなるバリア膜を形成する工
程と、基板の上に、銅層を堆積した後、ＣＭＰ法を使用
して、不要な銅層を取り除くと共に溝に埋め込まれてい
る銅層からなる配線層を形成する工程およびキャップバ
リア膜のためのリセスを形成する工程と、基板の上に、
窒化シリコン膜からなるキャップバリア膜を堆積した
後、溝に埋め込まれている銅層の表面に堆積されている
キャップバリア膜以外の不要なキャップバリア膜を取り
除く工程とを有するものである。
方法は、半導体基板などの基板上の層間絶縁膜などの絶
縁膜に溝を形成した後、溝の側部と底部または側部のみ
に、絶縁膜または金属膜からなるバリア膜を形成する工
程と、基板の上に、銅層を堆積した後、ＣＭＰ法を使用
して、不要な銅層を取り除くと共に溝に埋め込まれてい
る銅層からなる配線層を形成する工程およびキャップバ
リア膜のためのリセスを形成する工程と、基板の上に、
窒化シリコン膜からなるキャップバリア膜を堆積した
後、溝に埋め込まれている銅層の表面に堆積されている
キャップバリア膜以外の不要なキャップバリア膜を取り
除く工程とを有するものである。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
【００１４】図１〜図１２は、本発明の一実施の形態で
ある半導体集積回路装置の製造工程を示す概略断面図で
ある。本実施の形態の半導体集積回路装置の製造方法の
特徴は、溝に埋め込まれている銅層からなる配線層の製
造方法であり、それ以外の半導体集積回路装置の製造方
法は、種々の態様を適用することができる。同図を用い
て、本実施の形態の半導体集積回路装置およびその製造
方法を具体的に説明する。
ある半導体集積回路装置の製造工程を示す概略断面図で
ある。本実施の形態の半導体集積回路装置の製造方法の
特徴は、溝に埋め込まれている銅層からなる配線層の製
造方法であり、それ以外の半導体集積回路装置の製造方
法は、種々の態様を適用することができる。同図を用い
て、本実施の形態の半導体集積回路装置およびその製造
方法を具体的に説明する。
【００１５】まず、図１に示すように、例えば単結晶シ
リコンからなるｐ型の半導体基板（基板）１を用意し、
先行技術などの種々の技術を使用して、ＭＯＳＦＥＴを
形成する。
リコンからなるｐ型の半導体基板（基板）１を用意し、
先行技術などの種々の技術を使用して、ＭＯＳＦＥＴを
形成する。
【００１６】すなわち、例えば単結晶シリコンからなる
ｐ型の半導体基板１の表面の選択的な領域を熱酸化して
ＬＯＣＯＳ（Local Oxidation of Silicon）構造の酸化
シリコン膜からなる素子分離用のフィールド絶縁膜２を
形成する。
ｐ型の半導体基板１の表面の選択的な領域を熱酸化して
ＬＯＣＯＳ（Local Oxidation of Silicon）構造の酸化
シリコン膜からなる素子分離用のフィールド絶縁膜２を
形成する。
【００１７】次に、半導体基板１の表面に例えば酸化シ
リコン膜などからなるゲート絶縁膜３を形成した後、導
電性の多結晶シリコン膜からなるゲート電極４を堆積す
る。その後、ゲート電極４の上に酸化シリコン膜などか
らなる絶縁膜５を形成した後、フォトリソグラフィ技術
と選択エッチング技術とを使用して、ゲート電極４など
のパターンを形成した後、ゲート電極４の側壁に、酸化
シリコン膜などからなるサイドウォールスペーサ６を形
成する。
リコン膜などからなるゲート絶縁膜３を形成した後、導
電性の多結晶シリコン膜からなるゲート電極４を堆積す
る。その後、ゲート電極４の上に酸化シリコン膜などか
らなる絶縁膜５を形成した後、フォトリソグラフィ技術
と選択エッチング技術とを使用して、ゲート電極４など
のパターンを形成した後、ゲート電極４の側壁に、酸化
シリコン膜などからなるサイドウォールスペーサ６を形
成する。
【００１８】その後、半導体基板１に例えばリンなどの
ｎ型の不純物をイオン注入し、拡散してＭＯＳＦＥＴの
ソースおよびドレインとなるｎ型の半導体領域７を形成
する。次に、半導体基板１の上に絶縁膜８を形成する。
絶縁膜８は、例えば酸化シリコン膜をＣＶＤ（Chemical
Vapor Deposition ）法により形成した後、表面研磨を
行いその表面を平坦化処理することにより、平坦化され
た絶縁膜８を形成する。平坦化処理は、絶縁膜８の表面
を例えばエッチバック法またはＣＭＰ（Chemical Mecha
nical Polishing 、化学機械研磨）法などにより平坦に
する態様を採用することができる。その後、フォトリソ
グラフィ技術および選択エッチング技術を用いて、絶縁
膜８の選択的な領域にスルーホール（接続孔）を形成し
た後、スルーホールに例えば導電性多結晶シリコンまた
はタングステンなどの導電性材料を埋め込んで、スルー
ホールにプラグ（plug）９を形成する。
ｎ型の不純物をイオン注入し、拡散してＭＯＳＦＥＴの
ソースおよびドレインとなるｎ型の半導体領域７を形成
する。次に、半導体基板１の上に絶縁膜８を形成する。
絶縁膜８は、例えば酸化シリコン膜をＣＶＤ（Chemical
Vapor Deposition ）法により形成した後、表面研磨を
行いその表面を平坦化処理することにより、平坦化され
た絶縁膜８を形成する。平坦化処理は、絶縁膜８の表面
を例えばエッチバック法またはＣＭＰ（Chemical Mecha
nical Polishing 、化学機械研磨）法などにより平坦に
する態様を採用することができる。その後、フォトリソ
グラフィ技術および選択エッチング技術を用いて、絶縁
膜８の選択的な領域にスルーホール（接続孔）を形成し
た後、スルーホールに例えば導電性多結晶シリコンまた
はタングステンなどの導電性材料を埋め込んで、スルー
ホールにプラグ（plug）９を形成する。
【００１９】次に、半導体基板１の上に、１層目の層間
絶縁膜（絶縁膜）１０を形成した後、それに配線用の溝
１１を形成する（図２）。すなわち、半導体基板１の上
に、層間絶縁膜１０として例えば酸化シリコン膜をＣＶ
Ｄ法を使用して形成した後、フォトリソグラフィ技術と
ドライエッチングなどの選択エッチング技術とを使用し
て、配線層を配置する部分に溝１１を形成する。
絶縁膜（絶縁膜）１０を形成した後、それに配線用の溝
１１を形成する（図２）。すなわち、半導体基板１の上
に、層間絶縁膜１０として例えば酸化シリコン膜をＣＶ
Ｄ法を使用して形成した後、フォトリソグラフィ技術と
ドライエッチングなどの選択エッチング技術とを使用し
て、配線層を配置する部分に溝１１を形成する。
【００２０】この場合、１層目の層間絶縁膜１０は、溝
１１内に形成される配線層およびこの層間絶縁膜１０が
介在している配線層の容量を低減するために、誘電率が
小さい酸化シリコン膜（誘電率が約4.２である絶縁膜）
または無機ＳＯＧ（Spin OnGlass ）膜などの塗布絶縁
膜（誘電率が約４以下である絶縁膜）などを使用してい
る。そのため、窒化シリコン膜（誘電率が約８である絶
縁膜）などの誘電率が高い絶縁膜の使用を避けている。
１１内に形成される配線層およびこの層間絶縁膜１０が
介在している配線層の容量を低減するために、誘電率が
小さい酸化シリコン膜（誘電率が約4.２である絶縁膜）
または無機ＳＯＧ（Spin OnGlass ）膜などの塗布絶縁
膜（誘電率が約４以下である絶縁膜）などを使用してい
る。そのため、窒化シリコン膜（誘電率が約８である絶
縁膜）などの誘電率が高い絶縁膜の使用を避けている。
【００２１】また、溝１１の深さは、例えば５００〜１
０００nmとしており、本実施の形態の場合、５００nmと
している。
０００nmとしており、本実施の形態の場合、５００nmと
している。
【００２２】その後、半導体基板１の上に、スパッタリ
ング法を使用して、例えば５０nmの膜厚を有する窒化シ
リコン膜からなるバリア膜（窒化シリコンバリア膜）１
２を堆積する（図３）。
ング法を使用して、例えば５０nmの膜厚を有する窒化シ
リコン膜からなるバリア膜（窒化シリコンバリア膜）１
２を堆積する（図３）。
【００２３】この場合、窒化シリコン膜からなるバリア
膜１２は、後述する銅層を備えている配線層に接触され
ている層間絶縁膜１０のＴＤＤＢ寿命を長くして、耐銅
拡散性を良くするための膜として、使用されている。ま
た、窒化シリコン膜からなるバリア膜１２は、後述する
銅層を備えている配線層と層間絶縁膜１０との密着性を
向上させるための膜として、使用されている。
膜１２は、後述する銅層を備えている配線層に接触され
ている層間絶縁膜１０のＴＤＤＢ寿命を長くして、耐銅
拡散性を良くするための膜として、使用されている。ま
た、窒化シリコン膜からなるバリア膜１２は、後述する
銅層を備えている配線層と層間絶縁膜１０との密着性を
向上させるための膜として、使用されている。
【００２４】したがって、バリア膜１２として、窒化シ
リコン膜を適用すると、従来技術に使用されている金属
層からなるバリア膜に比べて、後述する銅層を備えてい
る配線層に接触されている層間絶縁膜１０のＴＤＤＢ寿
命を長くすることができて、耐銅拡散性を良くすること
ができる。
リコン膜を適用すると、従来技術に使用されている金属
層からなるバリア膜に比べて、後述する銅層を備えてい
る配線層に接触されている層間絶縁膜１０のＴＤＤＢ寿
命を長くすることができて、耐銅拡散性を良くすること
ができる。
【００２５】次に、フォトリソグラフィ技術と選択エッ
チング技術とを使用して、プラグ９の上の窒化シリコン
膜からなるバリア膜１２を取り除く作業を行う（図
４）。
チング技術とを使用して、プラグ９の上の窒化シリコン
膜からなるバリア膜１２を取り除く作業を行う（図
４）。
【００２６】その後、半導体基板１の上に、スパッタリ
ング法を使用して、銅層１３を例えば８００nmの膜厚を
もって堆積して、溝１１に銅層１３を埋め込む作業を行
う（図５）。この場合、配線層としての銅層１３を溝１
１に完全に埋め込むために、銅層１３を堆積する際に、
溝１１の深さ（例えば５００nm）よりも大きい膜厚（例
えば８００nm）としている。
ング法を使用して、銅層１３を例えば８００nmの膜厚を
もって堆積して、溝１１に銅層１３を埋め込む作業を行
う（図５）。この場合、配線層としての銅層１３を溝１
１に完全に埋め込むために、銅層１３を堆積する際に、
溝１１の深さ（例えば５００nm）よりも大きい膜厚（例
えば８００nm）としている。
【００２７】次に、ＣＭＰ装置を用いたＣＭＰ法を使用
して、銅層１３の表面から銅層１３を表面研磨して、溝
１１に埋め込まれている銅層１３以外の銅層１３を取り
除く作業を行う（図６）。この場合、溝１１に埋め込ま
れている銅層１３の表面は、層間絶縁膜１０の表面と同
一面となり、層間絶縁膜１０の上の窒化シリコン膜から
なるバリア膜１２は取り除かれる。
して、銅層１３の表面から銅層１３を表面研磨して、溝
１１に埋め込まれている銅層１３以外の銅層１３を取り
除く作業を行う（図６）。この場合、溝１１に埋め込ま
れている銅層１３の表面は、層間絶縁膜１０の表面と同
一面となり、層間絶縁膜１０の上の窒化シリコン膜から
なるバリア膜１２は取り除かれる。
【００２８】その後、前記の不要な銅層１３を取り除く
作業を行った後に、ＣＭＰ装置を使用して、オーバエッ
チングを行い、溝１１に埋め込まれている銅層１３の表
層部にリセス（recess，凹み）１４を例えば５０nmの深
さをもって形成する（図７）。この場合、本発明者の検
討の結果、ＣＭＰ装置におけるＣＭＰ研磨パッドにソフ
トな材料を使用するなどの態様とすることにより、溝１
１に埋め込まれている銅層１３の表層部に、断面形状が
長方形となったリセス１４を形成することができる。
作業を行った後に、ＣＭＰ装置を使用して、オーバエッ
チングを行い、溝１１に埋め込まれている銅層１３の表
層部にリセス（recess，凹み）１４を例えば５０nmの深
さをもって形成する（図７）。この場合、本発明者の検
討の結果、ＣＭＰ装置におけるＣＭＰ研磨パッドにソフ
トな材料を使用するなどの態様とすることにより、溝１
１に埋め込まれている銅層１３の表層部に、断面形状が
長方形となったリセス１４を形成することができる。
【００２９】次に、溝１１に埋め込まれている銅層１３
に、水素アニール（水素雰囲気中での熱処理）を行っ
て、ＣＭＰ処理などにより酸化された銅層１３の表層部
を還元すると共に銅層１３の表面に形成されている微細
な凹凸を滑らかにして平坦化する作業を行う（図８）。
に、水素アニール（水素雰囲気中での熱処理）を行っ
て、ＣＭＰ処理などにより酸化された銅層１３の表層部
を還元すると共に銅層１３の表面に形成されている微細
な凹凸を滑らかにして平坦化する作業を行う（図８）。
【００３０】その後、半導体基板１の上に、スパッタリ
ング法を使用して、例えば５０nmの膜厚を有する窒化シ
リコン膜からなるキャップバリア膜（窒化シリコンキャ
ップバリア膜）１５を形成する（図９）。
ング法を使用して、例えば５０nmの膜厚を有する窒化シ
リコン膜からなるキャップバリア膜（窒化シリコンキャ
ップバリア膜）１５を形成する（図９）。
【００３１】この場合、窒化シリコン膜からなるキャッ
プバリア膜１５は、配線層としての銅層１３に接触され
ている層間絶縁膜１０のＴＤＤＢ寿命を長くして、耐銅
拡散性を良くするための膜として、使用されている。
プバリア膜１５は、配線層としての銅層１３に接触され
ている層間絶縁膜１０のＴＤＤＢ寿命を長くして、耐銅
拡散性を良くするための膜として、使用されている。
【００３２】したがって、配線層としての銅層１３をキ
ャップするキャップバリア膜１５として、窒化シリコン
膜を適用していることにより、層間絶縁膜１０およびそ
の上に形成する２層目の層間絶縁膜の例えば酸化シリコ
ン膜などの材料と異なることにより、それらの選択エッ
チング技術（例えば、スルーホールを形成する場合に使
用される選択エッチング技術）における選択比が高くで
き、しかも配線層としての銅層１３を保護することがで
きる。
ャップするキャップバリア膜１５として、窒化シリコン
膜を適用していることにより、層間絶縁膜１０およびそ
の上に形成する２層目の層間絶縁膜の例えば酸化シリコ
ン膜などの材料と異なることにより、それらの選択エッ
チング技術（例えば、スルーホールを形成する場合に使
用される選択エッチング技術）における選択比が高くで
き、しかも配線層としての銅層１３を保護することがで
きる。
【００３３】次に、配線層としての銅層１３をキャップ
している窒化シリコン膜からなるキャップバリア膜１５
以外の窒化シリコン膜からなるキャップバリア膜１５
を、取り除く作業を行う。この場合、後述するように、
不要な窒化シリコン膜からなるキャップバリア膜１５を
取り除く方法として、フォトリソグラフィ技術と選択エ
ッチング技術とを使用して行う方法またはＣＭＰ法を使
用して行う方法を適用できる。
している窒化シリコン膜からなるキャップバリア膜１５
以外の窒化シリコン膜からなるキャップバリア膜１５
を、取り除く作業を行う。この場合、後述するように、
不要な窒化シリコン膜からなるキャップバリア膜１５を
取り除く方法として、フォトリソグラフィ技術と選択エ
ッチング技術とを使用して行う方法またはＣＭＰ法を使
用して行う方法を適用できる。
【００３４】まず、配線層としての銅層１３をキャップ
している窒化シリコン膜からなるキャップバリア膜１５
以外の窒化シリコン膜からなるキャップバリア膜１５
を、フォトリソグラフィ技術と選択エッチング技術とを
使用して、取り除く作業を説明する。
している窒化シリコン膜からなるキャップバリア膜１５
以外の窒化シリコン膜からなるキャップバリア膜１５
を、フォトリソグラフィ技術と選択エッチング技術とを
使用して、取り除く作業を説明する。
【００３５】すなわち、図１０に示すように、配線層と
しての銅層１３の上の窒化シリコン膜からなるキャップ
バリア膜１５の上に、フォトリソグラフィ技術を使用し
て、パターン化されたフォトレジスト膜１６を形成した
後、フォトレジスト膜１６をエッチング用マスクとして
用いて、ドライエッチングなどを用いた選択エッチング
技術を使用して、層間絶縁膜１０の上に堆積されている
窒化シリコン膜からなるキャップバリア膜１５（不要な
キャップバリア膜１５）を取り除く作業を行う。
しての銅層１３の上の窒化シリコン膜からなるキャップ
バリア膜１５の上に、フォトリソグラフィ技術を使用し
て、パターン化されたフォトレジスト膜１６を形成した
後、フォトレジスト膜１６をエッチング用マスクとして
用いて、ドライエッチングなどを用いた選択エッチング
技術を使用して、層間絶縁膜１０の上に堆積されている
窒化シリコン膜からなるキャップバリア膜１５（不要な
キャップバリア膜１５）を取り除く作業を行う。
【００３６】その後、不要となったフォトレジスト膜１
６をアッシング装置などのレジスト剥離装置を使用し
て、取り除く（図１１）。この場合、配線層としての銅
層１３の表面が窒化シリコン膜からなるキャップバリア
膜１５によってキャップされていることにより、アッシ
ング処理のような酸素雰囲気中に銅層１３が露出してい
ないので、アッシング処理などの場合に、銅層１３の酸
化を防止でき、その結果、銅層１３の配線層としての性
能および信頼度が低減するのを防止することができる。
６をアッシング装置などのレジスト剥離装置を使用し
て、取り除く（図１１）。この場合、配線層としての銅
層１３の表面が窒化シリコン膜からなるキャップバリア
膜１５によってキャップされていることにより、アッシ
ング処理のような酸素雰囲気中に銅層１３が露出してい
ないので、アッシング処理などの場合に、銅層１３の酸
化を防止でき、その結果、銅層１３の配線層としての性
能および信頼度が低減するのを防止することができる。
【００３７】次に、配線層としての銅層１３をキャップ
している窒化シリコン膜からなるキャップバリア膜１５
以外の窒化シリコン膜からなるキャップバリア膜１５
を、ＣＭＰ法を使用して、取り除く作業を説明する。
している窒化シリコン膜からなるキャップバリア膜１５
以外の窒化シリコン膜からなるキャップバリア膜１５
を、ＣＭＰ法を使用して、取り除く作業を説明する。
【００３８】すなわち、図１２に示すように、配線層と
しての銅層１３の上の窒化シリコン膜からなるキャップ
バリア膜１５の表層部から、ＣＭＰ装置を用いたＣＭＰ
法を使用して、表面研磨して、層間絶縁膜１０の上に堆
積されている窒化シリコン膜からなるキャップバリア膜
（不要なキャップバリア膜）１５を取り除く作業を行
う。
しての銅層１３の上の窒化シリコン膜からなるキャップ
バリア膜１５の表層部から、ＣＭＰ装置を用いたＣＭＰ
法を使用して、表面研磨して、層間絶縁膜１０の上に堆
積されている窒化シリコン膜からなるキャップバリア膜
（不要なキャップバリア膜）１５を取り除く作業を行
う。
【００３９】この場合、配線層としての銅層１３の表面
の窒化シリコン膜からなるキャップバリア膜１５は、リ
セス１４に埋め込まれていることにより、配線層として
の銅層１３の表面の窒化シリコン膜からなるキャップバ
リア膜１５が取り除かれることなく、層間絶縁膜１０の
上に堆積されている窒化シリコン膜からなるキャップバ
リア膜（不要なキャップバリア膜）１５のみを取り除く
ことができる。
の窒化シリコン膜からなるキャップバリア膜１５は、リ
セス１４に埋め込まれていることにより、配線層として
の銅層１３の表面の窒化シリコン膜からなるキャップバ
リア膜１５が取り除かれることなく、層間絶縁膜１０の
上に堆積されている窒化シリコン膜からなるキャップバ
リア膜（不要なキャップバリア膜）１５のみを取り除く
ことができる。
【００４０】その後、設計仕様に応じて、前述した１層
目の層間絶縁膜１０および１層目の配線層としての銅層
１３を形成する製造方法を適用して、半導体基板１の上
に、２層目の層間絶縁膜を堆積した後、その選択的な領
域に２層目の配線層を形成するための溝を形成し、その
溝に２層目の配線層としての銅層を形成する。また、前
述した製造工程を繰り返し使用して多層配線層を必要に
応じて形成した後、パシベーション膜（図示を省略）を
形成して、本実施の形態の半導体集積回路装置の製造工
程を終了する。
目の層間絶縁膜１０および１層目の配線層としての銅層
１３を形成する製造方法を適用して、半導体基板１の上
に、２層目の層間絶縁膜を堆積した後、その選択的な領
域に２層目の配線層を形成するための溝を形成し、その
溝に２層目の配線層としての銅層を形成する。また、前
述した製造工程を繰り返し使用して多層配線層を必要に
応じて形成した後、パシベーション膜（図示を省略）を
形成して、本実施の形態の半導体集積回路装置の製造工
程を終了する。
【００４１】前述した本実施の形態の半導体集積回路装
置およびその製造方法によれば、層間絶縁膜（絶縁膜）
１０に形成されている溝１１に配線層としての銅層１３
を埋め込んでいる態様の配線層としていることにより、
フォトリソグラフィ技術と選択エッチング技術とを使用
して配線層のパターンを形成する従来の配線層のパター
ンの製造工程を使用せずに、配線層としての銅層１３を
形成していることによって、配線層幅および隣接配線層
間の距離が極めて小さい配線層構造であろうとも微細加
工により高精度な寸法精度をもって配線層を製造するこ
とができる。
置およびその製造方法によれば、層間絶縁膜（絶縁膜）
１０に形成されている溝１１に配線層としての銅層１３
を埋め込んでいる態様の配線層としていることにより、
フォトリソグラフィ技術と選択エッチング技術とを使用
して配線層のパターンを形成する従来の配線層のパター
ンの製造工程を使用せずに、配線層としての銅層１３を
形成していることによって、配線層幅および隣接配線層
間の距離が極めて小さい配線層構造であろうとも微細加
工により高精度な寸法精度をもって配線層を製造するこ
とができる。
【００４２】したがって、ＬＳＩなどの半導体集積回路
装置の微細化を行うことができる。また、溝１１に埋め
込まれている銅層１３からなる配線層としていることに
より、配線遅延やマイグレーション耐性の問題を解決す
ることができる。
装置の微細化を行うことができる。また、溝１１に埋め
込まれている銅層１３からなる配線層としていることに
より、配線遅延やマイグレーション耐性の問題を解決す
ることができる。
【００４３】本実施の形態の半導体集積回路装置および
その製造方法によれば、層間絶縁膜（絶縁膜）１０に形
成されている溝１１に配線層としての銅層１３の表面に
窒化シリコン膜からなるキャップバリア膜１５を形成し
ており、しかも銅層１３の側部と底部（側部および底
部）に窒化シリコン膜からなるバリア膜１２を形成して
いることにより、電界のかかった層間絶縁膜（例えば酸
化シリコン膜）１０中で、銅イオンが高速にドリフト
し、ＴＤＤＢが発生するという問題点を防止することが
できる。すなわち、ＴＤＤＢ寿命を長くすることがで
き、耐銅拡散性を良くすることができることにより、高
性能でしかも高信頼度の銅層１３からなる配線層とする
ことができる。
その製造方法によれば、層間絶縁膜（絶縁膜）１０に形
成されている溝１１に配線層としての銅層１３の表面に
窒化シリコン膜からなるキャップバリア膜１５を形成し
ており、しかも銅層１３の側部と底部（側部および底
部）に窒化シリコン膜からなるバリア膜１２を形成して
いることにより、電界のかかった層間絶縁膜（例えば酸
化シリコン膜）１０中で、銅イオンが高速にドリフト
し、ＴＤＤＢが発生するという問題点を防止することが
できる。すなわち、ＴＤＤＢ寿命を長くすることがで
き、耐銅拡散性を良くすることができることにより、高
性能でしかも高信頼度の銅層１３からなる配線層とする
ことができる。
【００４４】この場合、銅層１３の底部にスルーホール
が形成されており、銅層１３の底部にプラグ９が電気的
に接続されている場合には、銅層１３の底部を除いた側
部のみに窒化シリコン膜からなるバリア膜１２を配置す
るだけでよい。また、銅層１３の側部と底部または側部
のみに形成するバリア膜１２は、窒化シリコン膜以外
に、窒化シリコン膜におけるシリコンが部分的に酸化さ
れている絶縁膜を使用することができる。また、銅層１
３の側部と底部または側部のみに形成するバリア膜１２
は、高融点金属膜（チタン膜、タングステン膜またはタ
ンタル膜など）またはＴｉＮ（チタンナイトライド）膜
などの金属膜を使用することができる。
が形成されており、銅層１３の底部にプラグ９が電気的
に接続されている場合には、銅層１３の底部を除いた側
部のみに窒化シリコン膜からなるバリア膜１２を配置す
るだけでよい。また、銅層１３の側部と底部または側部
のみに形成するバリア膜１２は、窒化シリコン膜以外
に、窒化シリコン膜におけるシリコンが部分的に酸化さ
れている絶縁膜を使用することができる。また、銅層１
３の側部と底部または側部のみに形成するバリア膜１２
は、高融点金属膜（チタン膜、タングステン膜またはタ
ンタル膜など）またはＴｉＮ（チタンナイトライド）膜
などの金属膜を使用することができる。
【００４５】本実施の形態の半導体集積回路装置および
その製造方法によれば、配線層としての銅層１３の表面
にのみ、窒化シリコン膜からなるキャップバリア膜１５
を形成していることにより、容量が大きい窒化シリコン
膜をキャップバリア膜１５として使用していても、容量
を低減することができる。
その製造方法によれば、配線層としての銅層１３の表面
にのみ、窒化シリコン膜からなるキャップバリア膜１５
を形成していることにより、容量が大きい窒化シリコン
膜をキャップバリア膜１５として使用していても、容量
を低減することができる。
【００４６】また、配線層としての銅層１３の表面を窒
化シリコン膜からなるキャップバリア膜１５により被覆
していることにより、キャップバリア膜１５としての窒
化シリコン膜と層間絶縁膜１０としての酸化シリコン膜
との選択エッチングにおける選択比を高くすることがで
きるので、キャップバリア膜１５としての窒化シリコン
膜または層間絶縁膜１０としての酸化シリコン膜を選択
エッチング技術を使用してパターン化する際に、パター
ン化が正確にできると共に余計なエッチングを防止する
ことができる。また、それらの選択エッチングなどの種
々の製造工程の際に、配線層としての銅層１３の表面を
窒化シリコン膜からなるキャップバリア膜１５により被
覆していることにより、配線層としての銅層１３を保護
することができるので、配線層としての銅層１３の性能
および信頼度が低減されるのを防止することができる。
化シリコン膜からなるキャップバリア膜１５により被覆
していることにより、キャップバリア膜１５としての窒
化シリコン膜と層間絶縁膜１０としての酸化シリコン膜
との選択エッチングにおける選択比を高くすることがで
きるので、キャップバリア膜１５としての窒化シリコン
膜または層間絶縁膜１０としての酸化シリコン膜を選択
エッチング技術を使用してパターン化する際に、パター
ン化が正確にできると共に余計なエッチングを防止する
ことができる。また、それらの選択エッチングなどの種
々の製造工程の際に、配線層としての銅層１３の表面を
窒化シリコン膜からなるキャップバリア膜１５により被
覆していることにより、配線層としての銅層１３を保護
することができるので、配線層としての銅層１３の性能
および信頼度が低減されるのを防止することができる。
【００４７】さらに、配線層としての銅層１３の表面を
窒化シリコン膜からなるキャップバリア膜１５により被
覆していることにより、配線層としての銅層１３の上に
層間絶縁膜を形成し、その層間絶縁膜にスルーホールを
選択エッチング技術を使用して形成する場合に、窒化シ
リコン膜からなるキャップバリア膜１５がストッパーと
しての機能を備えているために、配線層としての銅層１
３を保護することができるので、配線層としての銅層１
３の性能および信頼度が低減されるのを防止することが
できる。
窒化シリコン膜からなるキャップバリア膜１５により被
覆していることにより、配線層としての銅層１３の上に
層間絶縁膜を形成し、その層間絶縁膜にスルーホールを
選択エッチング技術を使用して形成する場合に、窒化シ
リコン膜からなるキャップバリア膜１５がストッパーと
しての機能を備えているために、配線層としての銅層１
３を保護することができるので、配線層としての銅層１
３の性能および信頼度が低減されるのを防止することが
できる。
【００４８】さらにまた、不要となったフォトレジスト
膜１６をアッシング装置などのレジスト剥離装置を使用
して、取り除く場合に、配線層としての銅層１３の表面
が窒化シリコン膜からなるキャップバリア膜１５によっ
てキャップされていることにより、アッシング処理のよ
うな酸素雰囲気中に銅層１３が露出していないので、ア
ッシング処理などの場合に、銅層１３の酸化を防止で
き、その結果、銅層１３の配線層としての性能および信
頼度が低減するのを防止することができる。
膜１６をアッシング装置などのレジスト剥離装置を使用
して、取り除く場合に、配線層としての銅層１３の表面
が窒化シリコン膜からなるキャップバリア膜１５によっ
てキャップされていることにより、アッシング処理のよ
うな酸素雰囲気中に銅層１３が露出していないので、ア
ッシング処理などの場合に、銅層１３の酸化を防止で
き、その結果、銅層１３の配線層としての性能および信
頼度が低減するのを防止することができる。
【００４９】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００５０】例えば、本発明は、半導体素子を形成して
いる半導体基板をＳＯＩ（Siliconon Insulator）基板
に変更することができ、ＭＯＳＦＥＴ、ＣＭＯＳＦＥＴ
およびバイポーラトランジスタなどの種々の半導体素子
を組み合わせた態様の半導体集積回路装置およびその製
造方法とすることができる。
いる半導体基板をＳＯＩ（Siliconon Insulator）基板
に変更することができ、ＭＯＳＦＥＴ、ＣＭＯＳＦＥＴ
およびバイポーラトランジスタなどの種々の半導体素子
を組み合わせた態様の半導体集積回路装置およびその製
造方法とすることができる。
【００５１】さらに、本発明は、ＭＯＳＦＥＴ、ＣＭＯ
ＳＦＥＴなどを構成要素とするロジック系あるいはＤＲ
ＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（St
aticRandom Access Memory ）などのメモリ系などを有
する種々の半導体集積回路装置およびその製造方法に適
用できる。
ＳＦＥＴなどを構成要素とするロジック系あるいはＤＲ
ＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（St
aticRandom Access Memory ）などのメモリ系などを有
する種々の半導体集積回路装置およびその製造方法に適
用できる。
【００５２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５３】（１）．本発明の半導体集積回路装置およ
びその製造方法によれば、層間絶縁膜（絶縁膜）に形成
されている溝に配線層としての銅層を埋め込んでいる態
様の配線層としていることにより、フォトリソグラフィ
技術と選択エッチング技術とを使用して配線層のパター
ンを形成する従来の配線層のパターンの製造工程を使用
せずに、配線層としての銅層を形成していることによっ
て、配線層幅および隣接配線層間の距離が極めて小さい
配線層構造であろうとも微細加工により高精度な寸法精
度をもって配線層を製造することができる。
びその製造方法によれば、層間絶縁膜（絶縁膜）に形成
されている溝に配線層としての銅層を埋め込んでいる態
様の配線層としていることにより、フォトリソグラフィ
技術と選択エッチング技術とを使用して配線層のパター
ンを形成する従来の配線層のパターンの製造工程を使用
せずに、配線層としての銅層を形成していることによっ
て、配線層幅および隣接配線層間の距離が極めて小さい
配線層構造であろうとも微細加工により高精度な寸法精
度をもって配線層を製造することができる。
【００５４】したがって、ＬＳＩなどの半導体集積回路
装置の微細化を行うことができる。また、溝に埋め込ま
れている銅層からなる配線層としていることにより、配
線遅延やマイグレーション耐性の問題を解決することが
できる。
装置の微細化を行うことができる。また、溝に埋め込ま
れている銅層からなる配線層としていることにより、配
線遅延やマイグレーション耐性の問題を解決することが
できる。
【００５５】（２）．本発明の半導体集積回路装置およ
びその製造方法によれば、層間絶縁膜（絶縁膜）に形成
されている溝に配線層としての銅層の表面に窒化シリコ
ン膜からなるキャップバリア膜を形成しており、しかも
銅層の側部と底部または側部のみに窒化シリコン膜から
なるバリア膜を形成していることにより、電界のかかっ
た層間絶縁膜（例えば酸化シリコン膜）中で、銅イオン
が高速にドリフトし、ＴＤＤＢが発生するという問題点
を防止することができる。すなわち、ＴＤＤＢ寿命を長
くすることができ、耐銅拡散性を良くすることができる
ことにより、高性能でしかも高信頼度の銅層１３からな
る配線層とすることができる。
びその製造方法によれば、層間絶縁膜（絶縁膜）に形成
されている溝に配線層としての銅層の表面に窒化シリコ
ン膜からなるキャップバリア膜を形成しており、しかも
銅層の側部と底部または側部のみに窒化シリコン膜から
なるバリア膜を形成していることにより、電界のかかっ
た層間絶縁膜（例えば酸化シリコン膜）中で、銅イオン
が高速にドリフトし、ＴＤＤＢが発生するという問題点
を防止することができる。すなわち、ＴＤＤＢ寿命を長
くすることができ、耐銅拡散性を良くすることができる
ことにより、高性能でしかも高信頼度の銅層１３からな
る配線層とすることができる。
【００５６】（３）．本発明の半導体集積回路装置およ
びその製造方法によれば、配線層としての銅層の表面に
のみ、窒化シリコン膜からなるキャップバリア膜を形成
していることにより、容量が大きい窒化シリコン膜をキ
ャップバリア膜として使用していても、容量を低減する
ことができる。
びその製造方法によれば、配線層としての銅層の表面に
のみ、窒化シリコン膜からなるキャップバリア膜を形成
していることにより、容量が大きい窒化シリコン膜をキ
ャップバリア膜として使用していても、容量を低減する
ことができる。
【００５７】また、配線層としての銅層の表面を窒化シ
リコン膜からなるキャップバリア膜により被覆している
ことにより、キャップバリア膜としての窒化シリコン膜
と層間絶縁膜（絶縁膜）としての酸化シリコン膜との選
択エッチングにおける選択比を高くすることができるの
で、キャップバリア膜としての窒化シリコン膜または層
間絶縁膜としての酸化シリコン膜を選択エッチング技術
を使用してパターン化する際に、パターン化が正確にで
きると共に余計なエッチングを防止することができる。
また、それらの選択エッチングなどの種々の製造工程の
際に、配線層としての銅層の表面を窒化シリコン膜から
なるキャップバリア膜により被覆していることにより、
配線層としての銅層を保護することができるので、配線
層としての銅層の性能および信頼度が低減されるのを防
止することができる。
リコン膜からなるキャップバリア膜により被覆している
ことにより、キャップバリア膜としての窒化シリコン膜
と層間絶縁膜（絶縁膜）としての酸化シリコン膜との選
択エッチングにおける選択比を高くすることができるの
で、キャップバリア膜としての窒化シリコン膜または層
間絶縁膜としての酸化シリコン膜を選択エッチング技術
を使用してパターン化する際に、パターン化が正確にで
きると共に余計なエッチングを防止することができる。
また、それらの選択エッチングなどの種々の製造工程の
際に、配線層としての銅層の表面を窒化シリコン膜から
なるキャップバリア膜により被覆していることにより、
配線層としての銅層を保護することができるので、配線
層としての銅層の性能および信頼度が低減されるのを防
止することができる。
【００５８】さらに、配線層としての銅層の表面を窒化
シリコン膜からなるキャップバリア膜により被覆してい
ることにより、配線層としての銅層の上に層間絶縁膜を
形成し、その層間絶縁膜にスルーホールを選択エッチン
グ技術を使用して形成する場合に、窒化シリコン膜から
なるキャップバリア膜がストッパーとしての機能を備え
ているために、配線層としての銅層を保護することがで
きるので、配線層としての銅層の性能および信頼度が低
減されるのを防止することができる。
シリコン膜からなるキャップバリア膜により被覆してい
ることにより、配線層としての銅層の上に層間絶縁膜を
形成し、その層間絶縁膜にスルーホールを選択エッチン
グ技術を使用して形成する場合に、窒化シリコン膜から
なるキャップバリア膜がストッパーとしての機能を備え
ているために、配線層としての銅層を保護することがで
きるので、配線層としての銅層の性能および信頼度が低
減されるのを防止することができる。
【００５９】さらにまた、不要となったフォトレジスト
膜をアッシング装置などのレジスト剥離装置を使用し
て、取り除く場合に、配線層としての銅層の表面が窒化
シリコン膜からなるキャップバリア膜によってキャップ
されていることにより、アッシング処理のような酸素雰
囲気中に銅層が露出していないので、アッシング処理な
どの場合に、銅層の酸化を防止でき、その結果、銅層の
配線層としての性能および信頼度が低減するのを防止す
ることができる。
膜をアッシング装置などのレジスト剥離装置を使用し
て、取り除く場合に、配線層としての銅層の表面が窒化
シリコン膜からなるキャップバリア膜によってキャップ
されていることにより、アッシング処理のような酸素雰
囲気中に銅層が露出していないので、アッシング処理な
どの場合に、銅層の酸化を防止でき、その結果、銅層の
配線層としての性能および信頼度が低減するのを防止す
ることができる。
【図１】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図２】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図３】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図４】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図５】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図６】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図７】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図８】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図９】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図１０】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す概略断面図である。
装置の製造工程を示す概略断面図である。
【図１１】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す概略断面図である。
装置の製造工程を示す概略断面図である。
【図１２】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す概略断面図である。
装置の製造工程を示す概略断面図である。
１ 半導体基板（基板） ２ フィールド絶縁膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ 絶縁膜 ６ サイドウォールスペーサ ７ 半導体領域 ８ 絶縁膜 ９ プラグ １０ 層間絶縁膜（絶縁膜） １１ 溝 １２ バリア膜 １３ 銅層 １４ リセス １５ キャップバリア膜 １６ フォトレジスト膜
Claims (9)
- 【請求項１】 基板上の絶縁膜に溝が形成されており、
前記溝に埋め込まれている銅層を備えている配線層が形
成されており、前記銅層の表面に窒化シリコン膜からな
るキャップバリア膜が形成されており、前記銅層の側部
と底部または側部のみにバリア膜が形成されていること
を特徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置であ
って、各々の前記銅層の表面に形成されている窒化シリ
コン膜からなるキャップバリア膜は、隣接している他の
前記銅層の表面に形成されている窒化シリコン膜からな
るキャップバリア膜と接触されていないことを特徴とす
る半導体集積回路装置。 - 【請求項３】 請求項１または２記載の半導体集積回路
装置であって、前記銅層の側部と底部または側部のみに
形成されているバリア膜は、絶縁膜または金属膜が使用
されていることを特徴とする半導体集積回路装置。 - 【請求項４】 基板上の絶縁膜に溝を形成する工程と、 前記溝の側部と底部または側部のみに、絶縁膜または金
属膜からなるバリア膜を形成する工程と、 前記基板の上に、銅層を堆積した後、ＣＭＰ法を使用し
て、不要な前記銅層を取り除くと共に前記溝に埋め込ま
れている前記銅層からなる配線層を形成する工程と、 前記基板の上に、窒化シリコン膜からなるキャップバリ
ア膜を堆積した後、前記溝に埋め込まれている前記銅層
の表面に堆積されている前記キャップバリア膜以外の不
要な前記キャップバリア膜を取り除く工程とを有するこ
とを特徴とする半導体集積回路装置の製造方法。 - 【請求項５】 請求項４記載の半導体集積回路装置の製
造方法であって、前記溝に埋め込まれている前記銅層か
らなる配線層を形成する工程の後に、前記銅層の表層部
を取り除いて、前記銅層の表面にリセスを形成する工程
を有することを特徴とする半導体集積回路装置の製造方
法。 - 【請求項６】 請求項５記載の半導体集積回路装置の製
造方法であって、前記銅層の表層部を取り除いて、前記
銅層の表面にリセスを形成する際に、ＣＭＰ法を使用し
ていることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項７】 請求項４〜６のいずれか１項に記載の半
導体集積回路装置の製造方法であって、前記溝に埋め込
まれている前記銅層の表面に堆積されている前記キャッ
プバリア膜以外の不要な前記キャップバリア膜を取り除
く際に、フォトリソグラフィ技術と選択エッチング技術
とを使用していることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項８】 請求項４〜６のいずれか１項に記載の半
導体集積回路装置の製造方法であって、前記溝に埋め込
まれている前記銅層の表面に堆積されている前記キャッ
プバリア膜以外の不要な前記キャップバリア膜を取り除
く際に、ＣＭＰ法を使用していることを特徴とする半導
体集積回路装置の製造方法。 - 【請求項９】 請求項４〜８のいずれか１項に記載の半
導体集積回路装置の製造方法であって、前記銅層の側部
と底部または側部のみに形成するバリア膜として、窒化
シリコン膜を使用していることを特徴とする半導体集積
回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9268277A JPH11111843A (ja) | 1997-10-01 | 1997-10-01 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9268277A JPH11111843A (ja) | 1997-10-01 | 1997-10-01 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111843A true JPH11111843A (ja) | 1999-04-23 |
Family
ID=17456328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9268277A Pending JPH11111843A (ja) | 1997-10-01 | 1997-10-01 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111843A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002050894A3 (en) * | 2000-12-20 | 2002-12-05 | Intel Corp | Structural reinforcement of highly porous low k dielectric films by cu diffusion barrier structures |
| US6890846B2 (en) | 2001-12-18 | 2005-05-10 | Renesas Technology Corp. | Method for manufacturing semiconductor integrated circuit device |
| WO2006112202A1 (ja) * | 2005-04-08 | 2006-10-26 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
| JP2009170794A (ja) * | 2008-01-18 | 2009-07-30 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置の製造方法 |
| JP2012204501A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 半導体装置、電子デバイス、及び、半導体装置の製造方法 |
-
1997
- 1997-10-01 JP JP9268277A patent/JPH11111843A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002050894A3 (en) * | 2000-12-20 | 2002-12-05 | Intel Corp | Structural reinforcement of highly porous low k dielectric films by cu diffusion barrier structures |
| US7115995B2 (en) | 2000-12-20 | 2006-10-03 | Intel Corporation | Structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures |
| US6890846B2 (en) | 2001-12-18 | 2005-05-10 | Renesas Technology Corp. | Method for manufacturing semiconductor integrated circuit device |
| WO2006112202A1 (ja) * | 2005-04-08 | 2006-10-26 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
| JP2009170794A (ja) * | 2008-01-18 | 2009-07-30 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置の製造方法 |
| JP2012204501A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 半導体装置、電子デバイス、及び、半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4718021B2 (ja) | 半導体デバイスの製造方法。 | |
| TW201735259A (zh) | 半導體結構及其製造方法 | |
| JPH10116905A (ja) | 半導体装置の製造方法 | |
| JP3502750B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| US6368956B2 (en) | Method of manufacturing a semiconductor device | |
| KR100475118B1 (ko) | 2중 콘택 스페이서를 포함하는 반도체 소자의 제조방법 | |
| US20220293515A1 (en) | Via landing on first and second barrier layers to reduce cleaning time of conductive structure | |
| JPH11111843A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN111211095B (zh) | 导电互连线的制造方法 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JPH10223897A (ja) | 半導体装置及びその製造方法 | |
| KR100574645B1 (ko) | 텅스텐 플러그 형성 방법 | |
| KR100798270B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100390915B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2000091340A (ja) | 半導体装置の配線形成方法 | |
| KR100307561B1 (ko) | 반도체소자의 금속배선 형성방법_ | |
| CN100487886C (zh) | 形成半导体器件的位线的方法 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH0547756A (ja) | 半導体装置の製造方法 | |
| JPH1187263A (ja) | 半導体集積回路装置の製造方法 | |
| CN121711993A (zh) | 半导体装置及其形成方法 | |
| KR100485180B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100565432B1 (ko) | 반도체 장치의 트랜지스터 및 그 제조 방법 | |
| KR20000027651A (ko) | 에스오아이(soi)구조를 갖는 반도체 소자 제조방법 |