JPH11112005A

JPH11112005A - 半導体装置

Info

Publication number: JPH11112005A
Application number: JP26845997A
Authority: JP
Inventors: Yoshio Terasawa; 義雄寺沢; Takayuki Sekiya; 高幸関谷; Yuichiro Imanishi; 雄一郎今西
Original assignee: NGK Insulators Ltd
Current assignee: NGK Insulators Ltd
Priority date: 1997-10-01
Filing date: 1997-10-01
Publication date: 1999-04-23

Abstract

(57)【要約】【課題】高速動作が可能で、オン電圧が低く、高耐圧
でしかも洩れ電流が小さな整流特性を有する半導体装置
を提供するものである。【解決手段】Ｎ型で低不純物濃度のシリコン基板11の
表面に凹部12を形成して、これらの間にアノード領域13
を形成し、凹部の底部にＰ型で高不純物濃度のカットオ
フ領域14を形成する。アノード領域13とショットキー接
合を形成する金属材料より成るアノード電極18を設け、
凹部の内面に形成した金属膜15によってカットオフ領域
14をアノード電極に接続する。シリコン基板11の反対側
の表面にはＮ型で高不純物濃度のカソード領域16と、そ
の上のカソード電極17とを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置、特にシ
ョットキー接合型のダイオードと、PN接合型のダイオー
ドとの特性を合わせ持った半導体装置に関するものであ
る。

【０００２】

【従来の技術】図１は最近高速動作する半導体整流素子
として広く使用されているショットキー接合型ダイオー
ドの構造を示すものである。Ｎ型の半導体基板１の表面
にＰ型のカットオフ領域２を形成してアノード領域３を
形成し、このアノード領域の表面に、アノード電極４を
形成している。また、半導体基板１の裏面にはN ⁺型の
カソード領域５を形成するとともにその上にカソード電
極６を形成している。アノード電極４は、アノード領域
３を構成する半導体材料とショットキー接合を形成する
ような金属材料で形成されている。このような従来のシ
ョットキー接合型ダイオードにおいては、ショットキー
接合面積、すなわちアノード電極４の面積はチャネルの
断面積に等しいかまたはそれよりも小さくなっている。
このショットキー接合型のダイオードは高速で動作する
とともに電流が立ち上がり始めるオン電圧（立ち上がり
電圧）が約0.2Vと低い利点がある。このようなショット
キー接合型のダイオードは、例えばN.G.Anantha, K.G.A
sharによる" Planar mesa Schottcky barrier diode",
IBM JK. Res. Devel, 15, 442-445 (1971)に記載されて
いる。一方、高耐圧の半導体整流素子としてはPN接合型
ダイオードが広く用いられている。このPN接合型ダイオ
ードは高い逆電圧印加時に洩れ電流が小さいという利
点、すなわち高耐圧であるという利点がある。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
たショットキー接合型のダイオードでは、耐圧が低いと
いう欠点がある。また、PN接合型のダイオードにおいて
は、立ち上がり電圧が約0.6Vと高く、そして少数キャリ
ア蓄積効果に起因して逆回復時間が長く、高速動作でき
ないという欠点がある。従来は上述したショットキー接
合型ダイオードとPN接合型ダイオードの特性を考慮し
て、それぞれの用途に適したものを使用するようにして
いるが、高速動作が可能で、立ち上がり電圧が低く、高
耐圧で、オフ時の洩れ電流が小さな半導体装置が望まし
い用途も多く、そのような場合には何れかの特性を犠牲
にせざるを得なかった。

【０００４】特開昭56-2672 号公報およびY. Shimizu,
Y. Terasawa et al による"IEEEE Trans. on Electron
Deivces", Vol. ED-31(9), 1314-1319 (1984) には、シ
ョットキー接合型ダイオードの逆方向耐圧を改善するた
め、金属電極と接触するショットキー障壁を形成する基
板表面の導電体層とは反対の導電型の領域を同一基板表
面に設け、基板との間にＰＮ接合を形成し、このＰＮ接
合をショットキー接合の逆耐圧よりも低い逆電圧で逆バ
イアスして基板の全表面に空乏層を形成することにより
大きな逆電圧を阻止することが提案されている。このよ
うなデバイスでは、順方向電流を流す際のショットキー
接合の面積は反対導電型領域の表面積分だけ減少してし
まう。例えば上述した"IEEEE Trans. on Electron Deiv
ces"では、基板とＰＮ接合を形成する反対導電型領域の
巾が15μm であるのに対し、導電領域となるチャネルの
巾は6 μm と小さくなっている。このように反対導電型
領域の形成は耐圧を高める反面、導通面積が狭くなり、
通電できる最大電流量が制限を受けるようになるという
問題がある。

【０００５】したがって、本発明の目的は、上述したシ
ョットキー接合型ダイオードとPN接合型ダイオードにお
けるそれぞれの良好な特性を併せ持った半導体装置、す
なわちショットキー接合型ダイオードの高速動作および
低オン電圧、ＰＮ接合型ダイオードの高耐圧、小洩れ電
流といった優れた特性を有する半導体装置を提供しよう
とするものである。

【０００６】

【課題を解決するための手段】本発明による半導体装置
は、Ｎ型の半導体基板と、この半導体基板の一方の表面
に形成された複数の凹部と、前記半導体基板の、これら
凹部の間にある部分によって形成されたメサ型のアノー
ド領域と、前記凹部の少なくとも底部に形成され、逆バ
イアス時に空乏層を拡げて電流通路を遮断するＰ型のカ
ットオフ領域と、前記アノード領域に接続され、アノー
ド領域との間でショットキー接合を形成するアノード電
極と、前記半導体基板の他方の表面に形成されたＮ型の
カソード領域と、このカソード領域に接続されたカソー
ド電極とを具えることを特徴とするものである。

【０００７】このような本発明による半導体装置におい
ては、アノード領域とアノード電極との間にショットキ
ー接合が形成され、オン時にはショットキー接合型ダイ
オードと同様に動作するので、高速動作が可能であると
ともに低い立ち上がり電圧を実現できる。また、アノー
ド電極とカソード電極間に逆電圧が印加されると、凹部
の底部に形成された反対導電型のカットオフ領域から一
導電型の基板内部に広がる高抵抗の空乏領域が互いに繋
がってアノード−カソード間の電流チャネルが閉じら
れ、PN接合型ダイオードと同様に動作するので、耐圧が
高くなるとともにオフ時の洩れ電流も小さなものとな
る。

【０００８】図２は本発明による半導体装置を図１に示
した従来の半導体装置と対比して示したものである。本
発明では、Ｎ型半導体基板１の表面に凹部７を形成して
メサ型のアノード領域３を形成し、凹部の底部にＰ型の
カットオフ領域２を形成する。その他の構造は図１に示
した従来のショットキー接合型ダイオードと同様であ
る。本発明においては、アノード領域３とは逆の導電型
のカットオフ領域２をアノード領域表面と同一の平面に
形成しないため、次のような長所がある。逆電圧印加時
のピンチオフ領域は、凹部底面あるいは側面に設けられ
た反対導電型のカットオフ領域２によって拡がるためア
ノード領域からは離間したものとなる。したがって、隣
接するカットオフ領域間に挟まれたピンチオフ領域の導
通方向に垂直な断面、すなわち従来のショットキー接合
型ダイオードのショットキー接合面積よりもショットキ
ー接合面積を広く取ることが可能となり、このことによ
り導通時には大きな電流を低抵抗で流すことができると
いう利点が得られる。

【０００９】本発明の好適な実施例においては、前記凹
部の内面に金属膜を形成し、この金属膜を介してカット
オフ領域をアノード電極に接続する。この場合、前記カ
ットオフ領域との間では逆電圧印加時にオーミック接触
を形成し、順電圧印加時には非オーミック接触を形成
し、前記アノード領域との間ではショットキー接合を形
成する金属材料より成る金属膜を凹部表面およびアノー
ド領域表面上に一様に形成するのが好適である。また、
アノード電極をアノード領域との間でショットキー接合
を形成する金属プレートを半導体基体表面に接合した半
導体装置の場合には、凹部表面に形成した金属膜を半導
体基体の表面においてアノード電極プレートと接触させ
るのが好適である。また、この場合、凹部表面に形成す
る金属膜は、逆電圧印加時にカットオフ領域とオーミッ
ク接触を形成するような金属材料で形成すれば良い。

【００１０】また、本発明においては、上述した導電型
および電極の極性を逆とすることもできる。すなわち、
本発明の半導体装置は、Ｐ型の半導体基板と、この半導
体基板の一方の表面に形成された複数の凹部と、前記半
導体基板の、これら凹部の間にある部分によって形成さ
れたメサ型のカソード領域と、前記凹部の少なくとも底
部に形成され、逆バイアス時に空乏層を拡げて電流通路
を遮断するＮ型のカットオフ領域と、前記カソード領域
に接続され、カソード領域との間でショットキー接合を
形成するカソード電極と、前記半導体基板の他方の表面
に形成されたＰ型のアノード領域と、このアノード領域
に接続されたアノード電極とを具えるものである。

【００１１】

【発明の実施の形態】図３は本発明による半導体装置の
第１の実施例の構造を示す断面図である。後に説明する
他の実施例と同様に、図面は線図的に示されており、各
種領域の寸法関係は実際のものとは相違している。不純
物濃度が10^13-14原子/cm³程度のN ^-型シリコン基板11
の一方の表面には、多数の凹部12を形成し、これらの凹
部の間に存在するシリコン基板の部分によって形成され
る一導電型のメサ状の凸部でN ^-型アノード領域13を画
成する。このような凹部12は１回の等方性エッチングよ
り形成することができる。さらに、凹部12の底部には反
対導電型の不純物を拡散して、不純物濃度が10¹⁷原子/c
m³程度のP ⁺型の領域14を形成する。後述するように、
このP ⁺型領域14は、半導体装置に逆バイアスを印加し
たときに、電流を遮断する作用を有するので、本明細書
においてはカットオフ領域と称する。凹部12の内面に
は、シリコン基板11と接触してショットキー接合を形成
する金属の一例としてアルミニウム膜15を形成する。こ
のアルミニウム膜15はP ⁺型カットオフ領域14とオーミ
ック接触を形成する。したがって、このような本発明で
は、図１に示したようにシリコン基板の表面にカットオ
フ領域を形成した従来のダイオードよりもショットキー
接合面積を広くできるので、オン抵抗の小さいダイオー
ドを実現できる。

【００１２】シリコン基板11の他方の表面には、不純物
濃度が10¹⁹〜10²⁰原子/cm³程度のN ⁺型のカソード領域
16を形成し、さらにその上にアルミニウムより成る厚さ
１μm 程度のカソード電極膜17を形成する。このN ⁺型
シリコンより成るカソード領域16とアルミニウムより成
るカソード電極膜17との接触はオーミック接触となって
いる。また、シリコン基板11の一方の表面には、上述し
たアノード領域13の表面と接触するようにアノード電極
18を形成する。本発明においては、このアノード電極18
を、アノード領域13とショットキー接合を構成するよう
な材料で形成する。本例では、アノード領域13はN ^-型
シリコンで構成されているので、アノード電極18をアル
ミニウムで形成することによりショットキー接合を形成
することができる。このようにN ^-型シリコンとショッ
トキー接合を形成する電極材料としては、アルミニウム
の他にアルミニウムシリコン(AlSi)やクロム、チタン、
モリブデン、バナジウムなどを用いることができる。

【００１３】本例においては、上述したようにN ^-型シ
リコンより成るアノード領域13とショットキー接合を形
成するアルミニウムより成るアノード電極18を厚さが約
１ｍｍのアルミニウム板を以て構成し、このアルミニウ
ム板をシリコン基板11の一方の表面に接合させる接合型
のデバイスとする。したがって、このようなアノード電
極をアノード電極板とも呼ぶことにする。このシリコン
基板11とアノード電極板18との接合は加圧下および／ま
たは非加圧下で両者を接触させて実施することができ
る。このような接合型のデバイスとすることにより、ア
ノード領域13へのアノード電極膜材料の不所望な拡散を
抑止することができるとともにアノード電極板18はヒー
トシンクとしても機能するので熱特性が改善される。

【００１４】次に本例の半導体装置の動作を説明する。
先ず、アノード電極板18とカソード電極膜17との間に順
方向電圧を印加すると、電流はアノード領域13からカソ
ード領域16へ流れる。この場合、P ⁺型カットオフ領域
14とN ^-型シリコン基板11との間のPN接合は順方向にバ
イアスされるので、カットオフ領域から空乏領域は広が
らず、電流は隣接するカットオフ領域の間に形成される
チャネルを経て流れる。したがって、この状態では半導
体装置はショットキー型ダイオードと同様に動作する。
このショットキー接合ダイオード動作では、少数キャリ
アの注入や蓄積が本質的にないので、高速動作が可能と
なるともにオン電圧も約0.2Vと低くなる。一方、アノー
ド電極板18とカソード電極膜17との間に逆方向の電圧を
印加すると、P ⁺型カットオフ領域14から空乏領域が広
がり、隣接する空乏領域が互いに連絡してチャネルが閉
じられるので、電流は流れなくなる。この場合の動作は
PN接合型ダイオードと同様の動作であり、したがって耐
圧は高くなるとともに洩れ電流も小さくなる。このよう
にして、本発明による半導体装置においては、高速動
作、低オン電圧というショットキー型ダイオードの特性
と、高耐圧、小洩れ電流というPN接合型ダイオードの特
性との双方の特性が得られることになる。

【００１５】図４は本発明による半導体装置の第２の実
施例の構成を示す線図的断面図である。本例において
も、N ^-型シリコン基板21の一方の表面には、多数の凹
部22を１回の等方性エッチングにより形成し、シリコン
基板の、これらの凹部の間に存在する一導電型の凸部で
メサ型のアノード領域23を形成する。また、凹部22の底
部には反対導電型、すなわちP ⁺型のカットオフ領域24
を拡散により形成する。シリコン基板21の他方の表面に
はN ⁺型のカソード領域26を形成し、さらにその上にア
ルミニウムより成るカソード電極膜27を形成する。ここ
までの構造は上述した第１の実施例と同様である。本例
においては、シリコン基板21の一方の表面に、アノード
領域23とショットキー接合を形成するとともにP ⁺型カ
ットオフ領域24との間で逆電圧印加時にオーミック接触
を形成する材料、本例ではアルミニウムより成るアノー
ド電極膜29を形成する。本例においては、このようにア
ノード領域23および凹部22の内面を覆うアルミニウム膜
を一様に形成してアノード電極膜29を設けるようにした
ので、構成が簡単になるとともに製造プロセスも簡単と
なる。また、メサ型のアノード領域23の上面だけでなく
側面もアノード電極膜29が形成されているので、シリコ
ン基板21の表面にカットオフ領域を形成する従来のショ
ットキー接合型ダイオードに比較してショットキー接合
の面積が大きくなり、電流容量が大きくなる利点もあ
る。本例の動作は前例と同様であり、ショットキー接合
型ダイオードの利点と、PN接合型ダイオードの利点とを
併せ持つものとなる。

【００１６】図５は本発明による半導体装置の第３の実
施例の構成を線図的に示す断面図である。本例ではN 型
シリコン基板41の表面に２段の等方性エッチングにより
凹部42を形成し、隣接する凹部の間に存在するシリコン
基板の部分を以てメサ型のアノード領域43を形成する。
凹部42の底面からP 型不純物を拡散してP ⁺型カットオ
フ領域44を形成する。さらに、凹部42の表面およびアノ
ード領域43の表面を覆うように、P ⁺型カットオフ領域
44とはオーミック接触を形成し、N型アノード領域43と
はショットキー接合を形成する金属、本例ではアルミニ
ウムより成るアノード電極膜45を形成する。また、シリ
コン基板41の反対側の表面にはN ⁺型のカソード領域46
を形成し、その上にカソード電極膜47を形成する。本例
の半導体装置の動作は図４に示した第２の実施例の動作
と同様である。

【００１７】図６は本発明による半導体装置の第４の実
施例の構成を線図的に示す断面図である。本例のダイオ
ード部分の構成は図５に示した第３の実施例と同様であ
るので、図５で使用した符号を付けて示し、その説明は
省略する。本例では、ダイオードを形成するのと同時に
電界制限リング（フィールド・リミッティング・リン
グ）を形成したものである。N 型シリコン基板41のダイ
オードを形成する領域を囲むように複数の凹部48を形成
し、これら凹部の底部にP ⁺型の電界制限リング49を形
成する。また、凹部48の内面およびシリコン基板41の表
面はシリコン酸化膜50で覆う。凹部48は凹部42と同時に
形成でき、また電界制限リング49はカットオフ領域44と
同時に形成することができ、したがって、プロセスが容
易となる。

【００１８】図７は本発明による半導体装置の第５の実
施例の線図的断面図である。本例においては、N 型シリ
コン基板81の一方の表面に異方性エッチングによって凹
部82を形成し、隣接する凹部の間にメサ型のアノード領
域83を画成する。凹部82の底部からP 型不純物を拡散し
てP ⁺型カットオフ領域84を形成する。また、凹部82の
内面およびシリコン基板81に形成したアノード領域83の
表面を一様に覆うようにアルミニウムより成るアノード
電極膜85を形成する。これによってカットオフ領域84は
アノード電極膜85に直接接続されることになる。さら
に、シリコン基板81の他方の表面にN ⁺型カソード領域
86を形成し、その上にカソード電極膜87を形成する。本
例においては、図４に示した第２の実施例と同様にアノ
ード電極85はアノード領域83の上面だけでなく側面にも
接触するので、ショットキー接合の面積が大きくなり、
電流容量が大きくなる。

【００１９】図８は本発明による半導体装置の第６実施
例の構成を示す線図的断面図である。本例では、N 型シ
リコン基板101 の一方の表面に異方性エッチングおよび
等方性エッチングを行なうことによって形成した凹部10
2 を設け、隣接する凹部の間のシリコン基板によってア
ノード領域103 を画成する。すなわち、先ず最初に異方
性エッチングを行ってアスペクト比の高いトレンチ構造
を有する凹部を形成し、続いてこの凹部の底面から等方
性エッチングを行って湾曲した断面構造を有する凹部を
形成することにより図11に示すような形状の凹部102 を
形成することができる。このように、異方性エッチング
と等方性エッチングとの２段エッチングを行なうことに
よりアスペクト比が高く、しかも深さの深い凹部を形成
することができる。

【００２０】次に、上述した凹部102 の湾曲部の表面か
らP 型不純物を拡散してP ⁺型カットオフ領域104 を形
成する。さらに、シリコン基板101 の一方の表面全体を
アルミニウム膜105 で覆う。シリコン基板101 の他方の
表面にはN ⁺型カソード領域106 を形成し、さらにその
上にカソード電極膜107 を形成する。本例では、隣接す
るP ⁺型カットオフ領域104 の間に形成されるチャネル
領域の面積よりもアノード領域103 の面積を大きくする
ことができるので、大きな電流を高速で制御することが
できるとともに耐圧の高いものとなる。

【００２１】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例では半導体基板をシリコン基板を以
て構成したが、シリコン以外の半導体材料の基板を用い
ることもできる。この場合、基板の半導体材料に対して
ショットキー接合を形成するアノード電極膜材料を選択
する必要があることは勿論である。また、上述した図３
に示す第１の実施例において、凹部12の内面にアルミニ
ウム膜15を形成してP ⁺型カットオフ領域14をアノード
電極膜18に接続するようにしたが、凹部12を島状に形成
し、この島状凹部以外の部分でP ⁺型カットオフ領域14
をシリコン基板11の表面まで延在させてアノード電極膜
18と接続するようにしても良い。この場合には、凹部12
の内面に絶縁膜を形成することもできる。さらに、上述
した実施例では多数の凹部および多数のアノード領域を
形成したが、凹部は少なくとも２個とすることができ
る。凹部を２個形成する場合には、アノード領域は１個
となる。さらに、上述した全ての実施例において、半導
体材料の導電型を逆とするとともにアノードとカソード
とを逆とすることもできる。

【００２２】

【発明の効果】上述した本発明による半導体装置によれ
ば、オン動作時にはショットキー接合型ダイオードと同
様に、高速動作および低オン電圧が得られるとともにオ
フ時にはPN接合型ダイオードと同様に、高耐圧および小
洩れ電流が得られるとともに大きな電流容量が得られ、
広い用途に適用することができる。

【図面の簡単な説明】

【図１】図１は、従来のショットキー接合型ダイオード
の構造を示す線図的断面図である。

【図２】図２は、本発明による半導体装置であるショッ
トキー接合型ダイオードの基本的な構造を示す線図的断
面図である。

【図３】図３は、本発明による半導体装置の第１の実施
例の構造を示す線図的断面図である。

【図４】図４は、本発明による半導体装置の第２の実施
例の構造を示す線図的断面図である。

【図５】図５は、本発明による半導体装置の第３の実施
例の構造を示す線図的断面図である。

【図６】図６は、本発明による半導体装置の第４の実施
例の構造を示す線図的断面図である。

【図７】図７は、本発明による半導体装置の第５の実施
例の構造を示す線図的断面図である。

【図８】図８は、本発明による半導体装置の第５の実施
例の構造を示す線図的断面図である。

【符号の説明】

11 N ^-型シリコン基板、 12 凹部、 13 N ^-型ア
ノード領域、 14 P ⁺型カットオフ領域、 15 アル
ミニウム膜、 16 N ⁺型カソード領域、 17カソード
電極膜、 18 アノード電極板、 21 N ^-型シリコン
基板、 22 凹部、 23 N ^-型アノード領域、 24
P ⁺型カットオフ領域、 26 N ⁺型カソード領域、
27 カソード電極膜、 29 アノード電極膜、 41 N
型シリコン基板、 42 凹部、 43 アノード領域、
44 P ⁺型カットオフ領域、 45アノード電極膜、 46
N ⁺型カソード領域、 47 カソード電極膜、 48凹
部、 49 電界制限リング領域、 50 シリコン酸化
膜、 81 N型シリコン基板、 82 凹部、 83 アノー
ド領域、 84 P ⁺型カットオフ領域、 85 アノード
電極膜、 86 N ⁺型カソード領域、 87 カソード電
極膜、 101 N型シリコン基板、 102 凹部、 103
アノード領域、 104 P ⁺型カットオフ領域、 1
05 アルミニウム膜、 106 N ⁺型カソード領域、
107 カソード電極膜

Claims

【特許請求の範囲】

【請求項１】Ｎ型の半導体基板と、この半導体基板の一
方の表面に形成された複数の凹部と、前記半導体基板
の、これら凹部の間にある部分によって形成されたメサ
型のアノード領域と、前記凹部の少なくも底部に形成さ
れ、逆バイアス時に空乏層を拡げて電流通路を遮断する
Ｐ型のカットオフ領域と、前記アノード領域の表面に設
けられ、アノード領域との間でショットキー接合を形成
する金属材料より成るアノード電極と、前記半導体基板
の他方の表面に形成されたＮ型のカソード領域と、この
カソード領域に接続されたカソード電極とを具えること
を特徴とする半導体装置。
【請求項２】前記アノード電極を、アノード領域との間
でショットキー接合を形成する金属板を以て構成し、こ
の金属板を半導体基板の一方の表面に接合したことを特
徴とする請求項１に記載の半導体装置。
【請求項３】前記凹部の内面に、前記カットオフ領域と
オーミック接合を形成する金属材料の膜を設け、この金
属膜を前記半導体基板の一方の表面において前記アノー
ド電極に接触させたことを特徴とする請求項１に記載の
半導体装置。
【請求項４】前記アノード領域の表面に形成した金属膜
を以てアノード電極を構成し、前記凹部内面に形成され
た金属膜をアノード領域の表面においてアノード電極と
接触させたことを特徴とする請求項３に記載の半導体装
置。
【請求項５】前記アノード領域の表面に接合された金属
板を以て前記アノード電極を構成し、前記凹部の内面に
形成した金属膜を前記金属板の裏面に接触させたことを
特徴とする請求項３に記載の半導体装置。
【請求項６】前記アノード領域との間ではショットキー
接合を形成するが前記カットオフ領域との間で逆電圧印
加時にはオーミック接触を形成する金属材料の膜を前記
アノード領域の表面および前記凹部の内面に連続して形
成したことを特徴とする請求項１に記載の半導体装置。
【請求項７】前記カットオフ領域を、前記凹部の内面に
沿って半導体基板の一方の表面まで延在するように形成
し、このカットオフ領域の前記半導体基板の表面に露出
する部分を前記アノード電極に接触させたことを特徴と
する請求項１または２に記載の半導体装置。
【請求項８】前記凹部の表面を絶縁膜で被覆したことを
特徴とする請求項１に記載の半導体装置。
【請求項９】前記アノード領域の表面に形成した金属膜
を以て前記アノード電極を構成したことを特徴とする請
求項８に記載の半導体装置。
【請求項１０】前記アノード領域の表面に接合した金属
板を以て前記アノード電極を構成したことを特徴とする
請求項８に記載の半導体装置。
【請求項１１】前記半導体基板の一方の表面に、前記凹
部と同時に形成された凹部を設け、この凹部の少なくと
も底部に前記カットオフ領域と同時に形成された反対導
電型の電界制限リング領域を設けたことを特徴とする請
求項１〜１０の何れかに記載の半導体装置。
【請求項１２】前記半導体基板の一方の表面に形成した
凹部を、１回の等方性エッチングにより形成した凹部を
以て構成したことを特徴とする請求項１〜１１１何れか
に記載の半導体装置。
【請求項１３】前記半導体基板の一方の表面に形成した
凹部を、２回の等方性エッチングにより形成した凹部を
以て構成したことを特徴とする請求項１〜１１の何れか
に記載の半導体装置。
【請求項１４】前記半導体基板の一方の表面に形成した
凹部を、１回の異方性エッチングにより形成した凹部を
以て構成したことを特徴とする請求項１〜１１の何れか
に記載の半導体装置。
【請求項１５】前記半導体基板の一方の表面に形成した
凹部を、異方性エッチングおよびそれに続く等方性エッ
チングにより形成した凹部を以て構成したことを特徴と
する請求項１〜１１の何れかに記載の半導体装置。
【請求項１６】導電型および電極の極性をそれぞれ逆と
したことを特徴とする請求項１〜１５の何れかに記載の
半導体装置。
【請求項１７】前記ショットキー接合の面積がチャネル
断面積よりも大きいことを特徴とする請求項１〜１６の
何れかに記載の半導体装置。