JPH11112298A - リング発振回路 - Google Patents

Abstract

(57)【要約】 【課題】リング発振回路の発振周波数が幅広く変更でき
ない。 【解決手段】当該リング発振回路を構成する遅延回路
は、各ベースが入力端子Ｔin, Ｔ/in にそれぞれ接続さ
れ各コレクタが出力抵抗２，４と出力端子Ｔout,Ｔ/out
にそれぞれ接続され利得が可変な第１の差動トランジス
タ対Ｑ１，Ｑ２と、各ベースがＴin, Ｔ/in にそれぞれ
接続されＱ１，Ｑ２と同位相又は逆位相の出力を利得を
変えて得ることができる第２の差動トランジスタ対Ｑ
３，Ｑ４と、各ベースがＱ３，Ｑ４の出力の一方または
他方にそれぞれ接続されている２つのトランジスタＱ７
ａ，Ｑ８ａ（又はＱ７ｂ，Ｑ８ｂ）と、その各エミッタ
とＱ１，Ｑ２の各コレクタとの間にそれぞれ接続されて
いる２つのキャパシタ１０ａ，１２ａ（又は１０ｂ，１
２ｂ）とを有する。２つのトランジスタの組の切替回路
は、第３および第４の差動トランジスタ対Ｑ１１〜Ｑ１
４から構成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、反転または非反転
な遅延回路を複数段、直列接続し最終段出力を初段入力
に帰還させてなるリング発振回路に関する。

【０００２】

【従来の技術】図１５に示すように、奇数個、例えば３
個の反転遅延回路ＤＬＹ１，ＤＬＹ２，ＤＬＹ３と非反
転遅延回路ＤＬＹｎ，…をリング状に接続することによ
り、リング発振回路が構成される。

【０００３】図１６は、従来の反転遅延回路の構成を示
す回路図である。この反転遅延回路は、トランジスタＱ
１，Ｑ２、２つの出力抵抗Ｒ、キャパシタＣおよび電流
源により構成されている。トランジスタＱ１，Ｑ２のベ
ースは、それぞれ入力端子Ｔin, Ｔ/in に接続され、コ
レクタはそれぞれ出力抵抗Ｒを介して電源電圧Ｖ_CCの供
給線に接続され、エミッタは共通に接続されている。ト
ランジスタＱ１，Ｑ２の各コレクタは、キャパシタＣ
（容量値Ｃ）の各ノードに接続され、それぞれ出力端子
Ｔout, Ｔ/outに接続されている。トランジスタＱ１，
Ｑ２の共通エミッタと接地線ＧＮＤとの間に、前記電流
源をなすトランジスタＱ３および抵抗Ｒ０が直列接続さ
れている。トランジスタＱ３のベースに制御電圧Ｖが入
力され、これにより電流源の電流値ｉが調整される。

【０００４】かかる構成の反転遅延回路ＤＬＹ１（図１
５）において、いま、電流源に所定電流ｉを流す制御電
圧Ｖが印加された状態で、入力端子Ｔinに入力信号ＩＮ
が入力され、反転入力端子Ｔ/in に入力信号ＩＮの反転
信号（反転入力信号ＩＮｎ）が入力され、トランジスタ
Ｑ１のベースが“ローレベル（Ｌ）”から“ハイレベル
（Ｈ）”に、トランジスタＱ２のベースが“Ｌ”から
“Ｈ”に推移すると仮定する。トランジスタＱ１がオ
ン、トランジスタＱ２がオフとなるので、トランジスタ
Ｑ１に電流ｉが流れキャパシタＣのトランジスタＱ１側
のノードが電位低下し、他方のノードに出力抵抗Ｒを介
して電源電圧線から電荷が供給される。このため、出力
端子Ｔout に現れる出力信号ＯＵＴのレベルが低下する
一方で、反転出力端子Ｔ/outに現れる反転出力信号ＯＵ
Ｔｎのレベルが出力抵抗ＲとキャパシタＣにより決まる
時定数τで漸増する。次いで、トランジスタＱ１のベー
スが“Ｈ”から“Ｌ”に、トランジスタＱ２のベースが
“Ｈ”から“Ｌ”に推移すると、トランジスタＱ１がオ
フ、トランジスタＱ２がオンとなる。キャパシタＣは上
記とは逆にトランジスタＱ２側ノードが放電しトランジ
スタＱ１側ノードが時定数τで充電されので、反転出力
信号ＯＵＴｎのレベルが低下する一方で、出力信号ＯＵ
Ｔレベルが時定数τで漸増する。

【０００５】この結果、次段の反転遅延回路ＤＬＹ２の
反転動作が、時定数τにより決まる時間ｔpdだけ遅延す
ることとなる。この遅延動作が遅延回路ＤＬＹ３，…，
ＤＬＹｎと繰り返される間に遅延時間ｔpdが積算され、
その積算遅延時間が最終段ＤＬＹｎから初段ＤＬＹに戻
されるときに信号の半周期Ｔ／２に合致すれば、このリ
ング発振回路は周期Ｔで発振する。言い換えると、遅延
回路の段数をｍとすれば、次の式を満足する遅延時間ｔ
pdが得られるように出力抵抗ＲとキャパシタＣの定数を
設定することが安定発振の条件となる。

【０００６】

【数１】 Ｔ／２＝ｍ×ｔpd …（１）

【０００７】

【発明が解決しようとする課題】しかし、この従来のリ
ング発振回路では、出力抵抗ＲとキャパシタＣの定数で
決まる時定数τが固定され、発振周波数の変更はできな
い。とくに、出力抵抗Ｒは出力信号振幅を規定している
のでむやみに変えられず、図１７示す遅延回路の容量が
キャパシタ定数（固定値）から動かないことが、従来の
リング発振回路において、発振周波数の変更ができない
要因となっていた。

【０００８】本発明は、このような実情に鑑みてなさ
れ、実効的な容量値の調整ができ、これによって発振周
波数を幅広く変更可能なリング発振回路を提供すること
を目的とする。

【０００９】

【課題を解決するための手段】上述した従来技術の問題
点を解決し、上記目的を達成するために、本発明に係る
第１のリング発振回路は、反転または非反転な遅延回路
を複数段、直列接続し最終段出力を初段入力に帰還させ
てなるリング発振回路であって、前記遅延回路は、各ベ
ースが入力端子にそれぞれ接続され、各コレクタが出力
抵抗と出力端子にそれぞれ接続され利得が可変な第１の
差動トランジスタ対と、各ベースが入力端子にそれぞれ
接続され、前記第１の差動トランジスタ対と逆位相の出
力を利得を変えて得ることができる第２の差動トランジ
スタ対と、各ベースが前記第２の差動トランジスタ対の
出力の一方または他方にそれぞれ接続されている２つの
トランジスタと、前記２つのトランジスタの各エミッタ
と前記第１の差動トランジスタ対の各コレクタとの間に
それぞれ接続されている２つのキャパシタとを有するこ
とを特徴とする。好ましくは、少なくとも前記第１また
は第２の差動トランジスタ対の共通エミッタ側それぞれ
に、電流量の調整を個々に可能な電流源が接続されてい
る。

【００１０】この第１のリング発振回路では、２つのト
ランジスタが第２の差動トランジスタ対からみるとエミ
ッタフォロアをなす。そのため、高周波領域において、
エミッタフォロアのコレクタ接続容量がほぼゲイン倍さ
れてベースとコレクタ間に実効的に挿入される効果（ミ
ラー効果）によって、エミッタに接続されたキャパシタ
の容量値が、見かけ上キャパシタ定数より大きくなる。
その上、容量値の増加分は第１および第２の差動トラン
ジスタ対の増幅度で規定される。したがって、このリン
グ発振回路では、第１および第２の差動トランジスタ対
の増幅度、例えば電流源の電流値を変えることによって
キャパシタの容量値を実質的に増加させることが可能で
ある。

【００１１】本発明に係る第２のリング発振回路では、
第１および第２の差動トランジスタ対、エミッタフォロ
アをなす前記２つのトランジスタ、及び前記２つのキャ
パシタから構成されていることは上記第１のリング発振
回路と同じであるが、その第２の差動トランジスタ対
が、例えば上記第１のリング発振回路における前記第２
の差動トランジスタ対の出力を逆接続とすることで同位
相を出力するものである。この場合、上述したミラー効
果による付加容量はキャパシタの容量値を見かけ上キャ
パシタ定数より小さくするように作用する。このため、
当該第２のリング発振回路では、例えば電流源の電流値
を変えることによってキャパシタの容量値を実質的に減
少させることが可能となる。

【００１２】本発明の第３のリング発振回路は、更に、
エミッタフォロアとなる複数のトランジスタ間で選択的
に動作させる切換回路を付加することによって、第２の
差動トランジスタ対から同位相または逆位相の出力を選
択的に取り出すものである。より具体的な構成として
は、例えば、エミッタフォロアをなすトランジスタは合
計４個設けられ、前記切換回路として、入力される選択
信号に応じて、前記４個のトランジスタのうち第２の差
動トランジスタ対から前記同位相または逆位相の出力を
取り出す２つのトランジスタを選択する第３および第４
の差動トランジスタ対を、当該４個のトランジスタのエ
ミッタに接続させるとよい。この第３のリング発振回路
は、上述した本発明の第１および第２のリング発振回路
の機能を併せもち、これらの機能を選択信号によって電
気的に切り換えることができるので、キャパシタの容量
値をキャパシタ定数を中心に正側、負側の両方向に変化
させることが可能となる。その変化量は、上記第１およ
び第２のリング発振回路と同様、例えば第１および第２
の差動トランジスタ対の電流源で流す電流値を変えるこ
とによって調整できる。このため、非常に広範囲な発振
周波数の変更が可能となる。

【００１３】

【発明の実施の形態】以下、本発明に係るリング発振回
路を、図面を参照しながら詳細に説明する。

【００１４】図１は、このリング発振回路の構成例を示
す図である。本実施形態に係るリング発振回路は、ｎ段
の非反転遅延回路ＤＬＹ１，ＤＬＹ２，ＤＬＹ３，…，
ＤＬＹｎを直列接続させ、最終段の非反転遅延回路ＤＬ
Ｙｎの出力を外部で互いに入れ替えて初段の非反転回路
ＤＬＹ１の入力に接続させている。これと同じ機能は、
反転遅延回路を奇数段、直列接続させるか、奇数個の反
転遅延回路を適宜、非反転遅延回路列に挿入することに
よっても達成可能である。反転遅延回路は非反転遅延回
路の出力端子への内部接続を相互に入れ替えることによ
って達成できることから、以下の説明は、非反転遅延回
路の構成が異なる各種リング発振回路について行う。

【００１５】第１実施形態 本実施形態は、容量値を実質的に増加可能なリング発振
回路に関する。図２は、本実施形態に係る非反転遅延回
路の構成を示す回路である。この非反転遅延回路は、ｎ
ｐｎ型バイポーラトランジスタＱ１〜Ｑ１０、抵抗素子
２と４（抵抗値：Ｒ１）、６と８（抵抗値：Ｒ２）及び
Ｒ３〜Ｒ６、キャパシタ１０と１２（容量値の定数：
Ｃ）から構成されている。

【００１６】トランジスタＱ１とＱ２が第１の差動トラ
ンジスタ対をなしている。トランジスタＱ１とＱ２のベ
ースがそれぞれ入力端子Ｔin, Ｔ/in に接続され、コレ
クタがそれぞれ出力端子Ｔ/out, Ｔout に接続され、エ
ミッタが共通に接続されている。また、トランジスタＱ
１とＱ２のコレクタは、それぞれ出力抵抗２，４を介し
て電源電圧Ｖ_CCの共通線（以下、Ｖ_CC線）に接続され、
共通エミッタと接地線ＧＮＤとの間には、トランジスタ
Ｑ５と抵抗素子Ｒ３からなる電流源が接続されている。
トランジスタＱ５は、ベースに入力される制御電圧Ｖ１
によって電流ｉ１の値が設定される。同様に、トランジ
スタＱ３とＱ４が第２の差動トランジスタ対をなしてい
る。トランジスタＱ３とＱ４のベースがそれぞれ入力端
子Ｔin, Ｔ/in に接続され、エミッタが共通に接続され
ている。また、トランジスタＱ１とＱ２のコレクタは、
それぞれ出力抵抗６，８を介してＶ_CC線に接続され、共
通エミッタと接地線ＧＮＤとの間には、トランジスタＱ
６と抵抗素子Ｒ４からなる電流源が接続されている。ト
ランジスタＱ６は、ベースに入力される制御電圧Ｖ２に
よって電流ｉ２の値が設定される。

【００１７】トランジスタＱ７，Ｑ８は、第２の差動ト
ランジスタ対Ｑ３，Ｑ４のエミッタフォロアをなす。ト
ランジスタＱ７，Ｑ８のベースが、それぞれ差動トラン
ジスタＱ３，Ｑ４のコレクタに接続され、エミッタがそ
れぞれキャパシタ１０，１２を介して第１の差動トラン
ジスタ対の出力、即ちトランジスタＱ１，Ｑ２のコレク
タに接続されている。また、トランジスタＱ７，Ｑ８の
コレクタは共にＶ_CC線に接続され、各エミッタと接地線
ＧＮＤとの間には、トランジスタＱ９と抵抗素子Ｒ５、
又はトランジスタＱ１０と抵抗素子Ｒ６からなる電流源
がぞれぞれ接続されている。トランジスタＱ９，Ｑ１０
は、ベースに共通に入力される制御電圧Ｖ３によって電
流ｉ３，ｉ４の値が設定される。

【００１８】このような構成の非反転遅延回路では、そ
の第１差動トランジスタ対Ｑ１，Ｑ２の出力が入力に対
し逆位相となり、第２の差動トランジスタ対Ｑ３，Ｑ４
の出力が入力に対し同位相となる。また第１および第２
の差動トランジスタ対の増幅度を、ぞれぞれＧ１，Ｇ２
とすると、図３に示すように、反転増幅器（−Ｇ１）
が、直列接続された非反転増幅器（Ｇ２）とキャパシタ
ンスＣT に並列に接続され、反転増幅器（−Ｇ１）とキ
ャパシタンスＣT との接続ノードから出力が取り出され
ている。ここでキャパシタンスＣT は、キャパシタ１０
または１２の何れかの実効的な容量値を示すものであ
る。この回路図３で省略されているが、エミッタフォロ
アＱ７またはＱ８は、非反転増幅器（Ｇ２）とキャパシ
タンスＣT との間に介在する。このようなエミッタフォ
ロアを介した信号伝達回路においては、一般に、エミッ
タフォロアのコレクタ接続容量が実質上ゲイン倍されて
ゲートとエミッタ間、即ち信号伝達経路に付加される。
このため、キャパシタ１０，１２の実効キャパシタンス
ＣT は、定数Ｃから増幅器（−Ｇ１），（Ｇ２）のゲイ
ンに応じて変化する。また、キャパシタ１０，１２が反
転と非反転な増幅器に挟まれていることから、この容量
変化方向は正である。この実効的な容量値ＣT を式で表
すと、次式が得られる。なお、この式の導出は、第２実
施形態の最後にまとめて記述する。

【００１９】

【数２】 ＣT ＝（１＋Ｇ２／Ｇ１）×Ｃ …（２）

【００２０】この式中、増幅度Ｇ１，Ｇ２は差動トラン
ジスタ対に流す電流ｉ１，ｉ２に応じて変更できること
から、当該非反転遅延回路ではＧ２／Ｇ１がとりうる範
囲内でキャパシタ１０，１２の実効値ＣT を定数Ｃに対
し増加方向に変化させることが可能となる。

【００２１】つぎに、この非反転遅延回路を図１のＤＬ
Ｙ１〜ＤＬＹｎに用いた場合を例に、リング発振回路の
動作を説明する。図４は、リング発振回路のタイミング
チャートである。図４中、端子Ｔin, Ｔout から入出力
される信号ＩＮ，ＯＵＴを実線、端子Ｔ/in,Ｔ/outから
入出力される反転信号ＩＮｎ，ＯＵＴｎを一点破線で示
している。

【００２２】いま仮に、図１のリング発振回路の帰還ル
ープが非接続の場合を想定し、所定レベルの制御電圧Ｖ
１〜Ｖ３が印加された状態で、図４（ａ）に示す入力信
号ＩＮが初段ＤＬＹ１に入力されたとする。最初、入力
信号ＩＮのレベルが“Ｈ”、反転入力信号ＩＮｎのレベ
ルが“Ｌ”であるから、トランジスタＱ１，Ｑ３がオ
ン、トランジスタＱ２，Ｑ４がオフとなり、電流ｉ１，
ｉ２は、それぞれトランジスタＱ１側，Ｑ３側を流れて
いる。このとき、トランジスタＱ１，Ｑ３の出力ノード
ＮＤ１（反転出力信号ＯＵＴｎ），ＮＤ３のレベルは
“Ｌ”、トランジスタＱ２，Ｑ４の出力ノードＮＤ２
（出力信号ＯＵＴ），ＮＤ４のレベルは“Ｈ”をとる。
また、エミッタフォロアＱ７がオンでＱ８がオフ状態に
あり、このため電流ｉ３は流れ電流ｉ４は殆ど流れな
い。したがって、電流ｉ１とｉ３の電流差がなければキ
ャパシタ１０は殆ど充電されず、キャパシタ１２は充電
状態にある。

【００２３】トランジスタＱ１，Ｑ３のベース電位があ
る程度低下し、トランジスタＱ２，Ｑ４のベース電位が
ある程度上昇すると、トランジスタＱ１，Ｑ３及びエミ
ッタフォロアＱ７が導通状態から非導通状態に遷移し始
め、逆にトランジスタＱ２，Ｑ４及びエミッタフォロア
Ｑ８が非導通状態から導通状態に遷移し始める。このた
め、キャパシタ１２はトランジスタＱ２を介して放電し
始める一方で、キャパシタ１０は、そのエミッタフォロ
アＱ７側ノード電位が電流ｉ３によりＧＮＤ側に引っ張
られて他方ノードが出力抵抗２を介して充電し始める。
この結果、図４（ｂ）に示すように、初段ＤＬＹ１の出
力信号ＯＵＴが、主に前記（２）式の実効キャパシタン
スＣT と抵抗値Ｒ３で決まる時定数τ１で漸減する。ま
た、初段ＤＬＹ１の反転出力信号ＯＵＴｎが、実効キャ
パシタンスＣT と抵抗値Ｒ１で決まる時定数τ１で漸増
する。なお、本例ではキャパシタ充電と放電に寄与する
抵抗値をほぼ等しいとしているが、この時定数を変えて
もよい。その後、トランジスタＱ１，Ｑ３がカットオフ
し、トランジスタＱ２，Ｑ４が飽和状態に移行すると上
記充放電が終了し、出力信号ＯＵＴ，ＯＵＴｎは一定値
をとる。

【００２４】次に、トランジスタＱ１，Ｑ３のベース電
位がある程度上昇し、トランジスタＱ２，Ｑ４のベース
電位がある程度低下すると、トランジスタＱ１，Ｑ３及
びエミッタフォロアＱ７が非導通状態から導通状態に遷
移し始め、逆にトランジスタＱ２，Ｑ４及びエミッタフ
ォロアＱ８が導通状態から非導通状態に遷移し始める。
このためキャパシタ１２は、そのエミッタフォロアＱ８
側ノード電位が電流ｉ４によりＧＮＤ側に引っ張られ他
方ノード側に出力抵抗４介して電荷が供給され充電し始
める一方、キャパシタ１０はトランジスタＱ１を介して
放電し始める。この結果、図４（ｂ）に示すように、初
段ＤＬＹ１の出力信号ＯＵＴが時定数τ１で漸増し、ま
た、初段ＤＬＹ１の反転出力信号ＯＵＴｎが時定数τ１
で漸減する。その後、トランジスタＱ１，Ｑ３が飽和
し、トランジスタＱ２，Ｑ４がカットオフすると出力信
号ＯＵＴ，ＯＵＴｎは一定値をとる。このような初段Ｄ
ＬＹ１の動作によって、図４（ａ），（ｂ）に示すよう
に、入出力の差動点、即ち入力信号ＩＮ，ＩＮｎの交点
と出力信号ＯＵＴ，ＯＵＴｎの交点が時間ｔpdだけ遅れ
ることとなる。

【００２５】以上述べてきた非反転遅延回路の基本動作
は、次段ＤＬＹ２，…でも同じであり、その出力信号の
変化が前段の差動点（出力信号ＯＵＴ，ＯＵＴｎの交差
点）から始まることから遅延回路ごとに時間ｔpdだけ更
に遅れた出力が得られ、段を追うごとに遅延時間ｔpdが
累積される。この遅延時間ｔpdの累積が半周期Ｔ／２の
整数倍になったときの非反転遅延回路を最終段として、
当該最終段ＤＬＹｎの出力を反転して初段ＤＬＹ１の入
力に接続すると、最終的な初段入力は図４（ｄ）に示す
初期入力（図４（ａ））から一パルス幅ずれた反転信号
となることから、当該回路が先の述べた発振条件を示す
（１）式を満足し安定に発振する。換言すると、遅延回
路の段数と時定数τ１によって決まる発振周波数Ｔでリ
ング発振回路が発振し、これにより周波数Ｔのパルス列
を得ることができる。

【００２６】本実施形態のリング発振回路では、エミッ
タフォロアＱ７，Ｑ８のミラー効果により発振用のキャ
パシタ１０，１２の実効キャパシタンスＣT がキャパシ
タ定数Ｃより大きくなり、その増加量が第１および第２
の差動トランジスタ対の増幅度Ｇ１，Ｇ２で変更できる
ことから、そのぶん周波数を変えることが可能となる。

【００２７】第２実施形態 本実施形態は、容量値を実質的に減少可能なリング発振
回路に関する。図５は、本実施形態に係る非反転遅延回
路の構成を示す回路である。この非反転遅延回路は、ｎ
ｐｎ型バイポーラトランジスタＱ１〜Ｑ１０、抵抗素子
２と４（抵抗値：Ｒ１）、６と８（抵抗値：Ｒ２）及び
Ｒ３〜Ｒ６、キャパシタ１０と１２（容量値の定数：
Ｃ）から構成されていることは、先の第１実施形態と同
様である。

【００２８】本例では、第２の差動トランジスタ対の出
力と２つのエミッタフォロアＱ７，Ｑ８との接続関係
が、第１実施形態と逆になっている。つまり、第２の差
動トランジスタ対の出力ノードＮＤ３にエミッタフォロ
アＱ７のベースが接続され、反転出力ノードＮＤ４にエ
ミッタフォロアＱ８のベースが接続されている。その他
の接続関係は、第１実施形態と何ら変わらない。

【００２９】図６は、第１および第２の差動トランジス
タ対による増幅器とキャパシタの関係を示す図である。
本例では、第２の差動トランジスタ対の出力を第１実施
形態の場合と入れ替えたことにより、増幅器が反転増幅
器（ゲイン：−Ｇ２）となっている。このため、本例に
おける実効キャパシタンスＣT は、次式で表される。

【００３０】

【数３】 ＣT ＝（１−Ｇ２／Ｇ１）×Ｃ …（３）

【００３１】この式中、増幅度Ｇ１，Ｇ２は差動トラン
ジスタ対に流す電流ｉ１，ｉ２に応じて変更できること
から、当該非反転遅延回路ではＧ２／Ｇ１がとりうる範
囲内でキャパシタ１０，１２の実効値ＣT を定数Ｃに対
し減少方向に変化させることが可能となる。

【００３２】図７は、本例におけるリング発振回路のタ
イミングチャートである。非反転遅延回路の基本的な動
作は先の第１実施形態と同様であるが、キャパシタの充
放電が先の例と若干異なる。

【００３３】すなわち、図７（ａ）の初段入力ＩＮの低
下によって、図５のトランジスタＱ１，Ｑ３のベース電
位がある程度低下し、トランジスタＱ２，Ｑ４のベース
電位がある程度上昇すると、トランジスタＱ１，Ｑ３及
びエミッタフォロアＱ８が導通状態から非導通状態に遷
移し始め、逆にトランジスタＱ２，Ｑ４及びエミッタフ
ォロアＱ７が非導通状態から導通状態に遷移し始める。
この場合、電流ｉ１が減少し電流ｉ３が増加するので、
その電流減少と電流増加のバランスでキャパシタ１０が
放電される。一方、キャパシタ１２については、電流ｉ
２が増加し電流ｉ４が増加するので、その電流増加と電
流減少のバランスでキャパシタ１２が充電される。この
ため、キャパシタ間に印加される電圧も第１実施形態に
比べ小さいが、この場合、前記（３）式に示した如く実
効容量値ＣT 自体も小さいことから電流値の調整により
充分な充放電は保証される。この結果、図７（ｂ）に示
すように、小さい時定数τ２で出力信号ＯＵＴが漸減
し、反転出力信号ＯＵＴｎが漸増し、その後に飽和す
る。

【００３４】次に、トランジスタＱ１，Ｑ３のベース電
位がある程度上昇し、トランジスタＱ２，Ｑ４のベース
電位がある程度低下すると、トランジスタＱ１，Ｑ３及
びエミッタフォロアＱ８が非導通状態から導通状態に遷
移し始め、逆にトランジスタＱ２，Ｑ４及びエミッタフ
ォロアＱ７が導通状態から非導通状態に遷移し始める。
このためキャパシタ１０は、上記と反対に、電流ｉ１の
増加と電流ｉ３の減少のバランスで放電され、またキャ
パシタ１２は、上記と反対に、電流ｉ２の減少と電流ｉ
４の増加のバランスで充電される。この結果、図７
（ｂ）に示すように、出力信号ＯＵＴが小さい時定数τ
２で漸増し、また反転出力信号ＯＵＴｎが小さい定数τ
２で漸減し、その後に飽和する。このような初段ＤＬＹ
１の動作によって、図７（ａ），（ｂ）に示すように、
入出力の差動点、即ち入力信号ＩＮ，ＩＮｎの交点と出
力信号ＯＵＴ，ＯＵＴｎの交点が時間ｔpdだけ遅れるこ
ととなる。このときの遅延時間ｔpdは、時定数の半値を
とることから第１実施形態の場合より小さな値となる。

【００３５】この非反転遅延回路の基本動作は次段以降
ＤＬＹ２，…でも同じであり、第１実施形態と同様、遅
延時間ｔpdが段を追うごとに累積され、この遅延時間ｔ
pdの累積が半周期Ｔ／２の整数倍になって初期入力（図
４（ａ））からパルス幅単位ずれた反転信号が再び初段
入力に帰還される所定の発振周波数Ｔで当該リング発振
回路が発振し、これにより周波数Ｔのパルス列を得るこ
とができる。

【００３６】本実施形態のリング発振回路では、エミッ
タフォロアＱ７，Ｑ８のミラー効果により発振用のキャ
パシタ１０，１２の実効キャパシタンスＣT がキャパシ
タ定数Ｃより小さくなり、その減少量が第１および第２
の差動トランジスタ対の増幅度Ｇ１，Ｇ２で変更できる
ことから、そのぶん周波数を変えることが可能となる。

【００３７】ここで、上記第１、第２実施形態の前記
（１）式、（２）式の導出について更に詳しい説明を付
加する。前述したミラー効果による容量Ｃ_M （以下、ミ
ラー容量）は、一般に、図８に示す回路において、コレ
クタ接続容量Ｃのほぼゲイン倍となり、次式で与えられ
る。

【００３８】

【数４】 Ｃ_M ＝ｉ／ｖ_i ＝（１＋Ｇ）Ｃ …（４）

【００３９】ここで、Ｇは当該エミッタフォロアの電圧
利得で、入出力電圧比ｖ_o ／ｖ_i である。

【００４０】前記第１および第２実施形態では、電圧増
幅率１のエミッタフォロアＱ７、Ｑ８を回路上無視すれ
ばトランジスタＱ１とＱ４がキャパシタ１０を介して接
続され、又、トランジスタＱ２とＱ３がキャパシタ１２
を介して接続されている。この接続関係を一般化すると
図９のようになる。

【００４１】ここで、Ｑ１（又はＱ２）の出力電圧をｖ
_o1、出力電流をｉ_L 、Ｑ４（又はＱ３）の出力電圧をｖ
_o2、出力電流をｉ_R とすれば、前記（４）式から、次の
（５）および（６）式が成り立つ。

【００４２】

【数５】 ｉ_L ＝（１＋Ｇ１）Ｃｖ_i …（５） ｉ_R ＝（１＋Ｇ２）Ｃｖ_i …（６） ここで、Ｇ１とＧ２は、Ｑ１（又はＱ２）とＱ４（又は
Ｑ３）の電圧利得である。

【００４３】従って、キャパシタＣ（１０又は１２）の
充電電流（ｉ_L −ｉ_R ）は、次の（７）式で表せＧ１と
Ｇ２が同相と逆相のミラー容量Ｃ_M とＣ_M ’は、次式の
（８）式と（９）式のようになる。

【００４４】

【数６】 ｉ_L −ｉ_R ＝（Ｇ１−Ｇ２）Ｃ・ｖ_i ＝（１−Ｇ２／Ｇ１）Ｃ・ｖ_i ・ Ｇ１ ＝（１−Ｇ２／Ｇ１）Ｃ・ｖ_O1 …（７） Ｃ_M ＝（ｉ_L −ｉ_R ）／ｖ_O1＝（１−Ｇ１／Ｇ２）Ｃ（同相） …（８） Ｃ_M ’＝（ｉ_L −ｉ_R ）／ｖ_O1＝（１−Ｇ１／Ｇ２）Ｃ（逆相） …（９）

【００４５】一方、エミッタフォロアＱ７（又はＱ８）
のミラー効果による寄生容量の増幅効果も考慮すると図
１０（ａ）のように（１＋ｇ）Ｃ_Obの容量がＣ_M に直列
接続される。ここでｇはエミッタフォロアＱ７（又はＱ
８）の電圧利得、Ｃ_Obはそれらのベースとコレクタ間の
寄生容量である。しかし、Ｃ_M ≫Ｃ_Ob、ｇ＝１なので
（１＋ｇ）Ｃ_Obは無視でき、Ｃ_T ≒Ｃ_M となる。

【００４６】よって、上記（８）式、（９）式がトータ
ル容量Ｃ_T を近似する式となり前記（２）式及び（３）
式が成立する。

【００４７】第３実施形態 本実施形態は、容量値をキャパシタンス定数から実質的
に増減可能で、より広い範囲で周波数の変更が可能なリ
ング発振回路に関する。図１１は、本実施形態に係る非
反転遅延回路の構成を示す回路である。この非反転遅延
回路は、ｎｐｎ型バイポーラトランジスタＱ１〜Ｑ６，
Ｑ９およびＱ１０、抵抗素子２と４（抵抗値：Ｒ１），
６と８（抵抗値：Ｒ２）及びＲ３〜Ｒ６、キャパシタ１
０と１２（容量値の定数：Ｃ）を有することは、先の第
１実施形態と同様である。

【００４８】本例では、第１実施形態におけるエミッタ
フォロアＱ７，Ｑ８が、それぞれＱ７ａとＱ７ｂ，Ｑ８
ａとＱ８ｂといった２つずつのトランジスタから構成さ
れている点、第１実施形態におけるキャパシタ１０，１
２が、それぞれ１０ａと１０ｂ，１２ａと１２ｂといっ
た２つずつのキャパシタから構成されている点、及びエ
ミッタフォロア７ａまたはＱ７ｂを選択する第３の差動
トランジスタ対とエミッタフォロア８ａまたはＱ８ｂを
選択する第４の差動トランジスタ対とが、それぞれ電流
源との間に新たに設けられている点が、先の第１実施形
態と異なっている。

【００４９】より詳しくは、エミッタフォロアＱ７ａの
ベースがノードＮＤ４に接続され、そのエミッタとノー
ドＮＤ１との間に、キャパシタ１０ａが接続されてい
る。また、エミッタフォロアＱ７ｂのベースがノードＮ
Ｄ３に接続され、そのエミッタとノードＮＤ１との間に
キャパシタ１０ｂが接続され、エミッタフォロアＱ８ａ
のベースがノードＮＤ３に接続され、そのエミッタとノ
ードＮＤ２との間に、キャパシタ１２ａが接続され、エ
ミッタフォロアＱ８ｂのベースがノードＮＤ４に接続さ
れ、そのエミッタとノードＮＤ２との間にキャパシタ１
２ｂが接続されている。なお、本例における４個のキャ
パシタ１０ａ，１０ｂ，１２ａおよび１２ｂの定数（キ
ャパシタンス）は、全て同一なＣとなっている。一方、
第３の差動トランジスタ対を構成するトランジスタＱ１
１のコレクタがエミッタフォロアＱ７ａのエミッタに接
続され、トランジスタＱ１２のコレクタがエミッタフォ
ロアＱ７ｂのエミッタに接続され，両トランジスタＱ１
１，Ｑ１２のエミッタが共通に接続されて電流源を構成
する前記トランジスタＱ９のコレクタに接続されてい
る。また、第４の差動トランジスタ対を構成するトラン
ジスタＱ１３のコレクタがエミッタフォロアＱ８ａのエ
ミッタに接続され、トランジスタＱ１４のコレクタがエ
ミッタフォロアＱ８ｂのエミッタに接続され，両トラン
ジスタＱ１３，Ｑ１４のエミッタが共通に接続されて電
流源を構成する前記トランジスタＱ１０のコレクタに接
続されている。当該第３および第４の差動トランジスタ
対は、トランジスタＱ１１，Ｑ１３のベースには入力さ
れる選択信号Ｓと、トランジスタＱ１２，Ｑ１４のベー
スには入力される選択信号Ｓの反転信号Ｓｎとによって
駆動される。その他の接続関係は、第１実施形態と何ら
変わらない。

【００５０】図１２は、第１および第２の差動トランジ
スタ対による増幅器とキャパシタの関係を示す図であ
る。本例では、第２の差動トランジスタ対が第１の差動
トランジスタ対と同位相の出力と逆位相の出力を生成
し、その両出力を第３および第４の差動トランジスタ対
で構成される差動スイッチＳＷ１，ＳＷ２で切り替えて
取り出す構成となっている。つまり、第１の差動トラン
ジスタ対は反転増幅器（ゲイン：−Ｇ１）を構成するの
に対し、差動スイッチにおいてＳＷ１がオンでＳＷ２が
オフのときは、第２の差動トランジスタ対は非反転増幅
器（ゲイン：Ｇ２）を成し、逆に、差動スイッチにおい
てＳＷ１がオフでＳＷ２がオンのときは、第２の差動ト
ランジスタ対は反転増幅器（ゲイン：−Ｇ２）を成す。
このため、本例における実効キャパシタンスＣT は、次
式で表される。

【００５１】

【数７】 ＣT ＝ＣTa＝（１＋Ｇ２／Ｇ１）×Ｃ (SW1:on, SW2:off) ＣT ＝ＣTb＝（１−Ｇ２／Ｇ１）×Ｃ (SW1:off, SW2:on) …（１０）

【００５２】差動スイッチは選択信号Ｓ，Ｓｎによって
駆動され、増幅度Ｇ１，Ｇ２は差動トランジスタ対に流
す電流ｉ１，ｉ２に応じて変更できることから、当該非
反転遅延回路ではＧ２／Ｇ１がとりうる範囲内でキャパ
シタの実効値ＣT を定数Ｃに対し増加、減少の双方向に
変化させることが可能となる。

【００５３】本例における非反転遅延回路では、エミッ
タフォロアをなす４つのトランジスタＱ７ａ，Ｑ７ｂ，
Ｑ８ａおよびＱ８ｂのうち、２つのトランジスタを組と
して差動スイッチ（第３および第４の差動トランジスタ
対）で切り替えて動作させる。ここで、スイッチＳＷａ
がオンとはトランジスタＱ７ａとＱ８ａが導通状態の場
合であり、スイッチＳＷｂがオンとはトランジスタＱ７
ｂとＱ８ｂが導通状態の場合である。選択信号Ｓのレベ
ルが“Ｈ”のとき、スイッチＳＷａ（トランジスタＱ７
ａ，Ｑ８ａ）側がオンとなり、第１実施形態と同様な動
作によって実効容量値ＣT が定数Ｃより大きくなり、当
該リング発振回路は低い周波数で発振する。一方、反転
選択信号Ｓｎのレベルが“Ｈ”のとき、スイッチＳＷｂ
（トランジスタＱ７ｂ，Ｑ８ｂ）側がオンとなり、第２
実施形態と同様な動作によって実効容量値ＣT が定数Ｃ
より低くなり、当該リング発振回路は高い周波数で発振
する。なお、前者の低周波数発振で図４がそのまま適用
され、後者の高周波数発振では図７がそのまま適用され
ることから、重複を避けるため詳細な説明は省略する。

【００５４】本実施形態のリング発振回路では、図１３
に示すように、スイッチＳＷａがオンの場合、エミッタ
フォロアＱ７ａとＱ８ａのミラー効果により発振用のキ
ャパシタ１０ａと１２ａの実効キャパシタンスＣTaがキ
ャパシタ定数Ｃを基準にＧ２／Ｇ１の係数分だけ大きく
なる。その一方で、スイッチＳＷｂがオンの場合、エミ
ッタフォロアＱ７ｂとＱ８ｂのミラー効果により発振用
のキャパシタ１０ｂと１２ｂの実効キャパシタンスＣTb
がキャパシタ定数Ｃを基準にＧ２／Ｇ１の係数分だけ小
さくなる。このため、本実施形態におけるリング発振回
路は、遅延回路１段あたりの遅延時間ｔｐｄが先の第１
または第２実施形態の場合より広範に変化させることが
でき、発振周波数の変更範囲が広いといった利点があ
る。

【００５５】最後に、以上述べてきたリング発振回路の
動作シミュレーション結果について述べる。

【００５６】動作シミュレーション結果 図１４に、動作シミュレーション結果を表にまとめて示
す。ＴＹＰＥＡは、図１のリング発振回路において、図
２に示す第１実施形態の非反転遅延回路を８段接続した
場合、ＴＹＰＥＢは図５に示す第２実施形態の非反転遅
延回路を同じく８段接続した場合である。ＴＹＰＥＡで
は発振周波数が１７ＭＨｚ〜７１ＭＨｚと広く変更可能
であった。また、ＴＹＰＥＢでは発振周波数が７２ＭＨ
ｚ〜６４５ＭＨｚと、ＴＹＰＥＡの高周波領域で広く変
更可能であった。また、非反転遅延回路１段あたりの消
費電流は１０００μＡ〜１８００μＡであった。なお、
図１１に示す第３実施形態の場合、上記ＴＹＰＥＡ及び
Ｂをあわせたものとなり、周波数が１７ＭＨｚ〜６４５
ＭＨｚと更に広い発振が可能となった。

【００５７】

【発明の効果】以上説明してきたように、本発明に係る
リング発振回路によれば、実効的な容量値の調整がで
き、これによって発振周波数を幅広く変更可能なリング
発振回路を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施形態に係るリング発振回路の構成
例を示す図である。

【図２】本発明の第１実施形態に係る非反転遅延回路の
構成を示す回路図である。

【図３】図２の非反転遅延回路において、第１および第
２の差動トランジスタ対による増幅器とキャパシタの関
係を示す図である。

【図４】図２の非反転遅延回路からなるリング発振回路
のタイミングチャートである。

【図５】本発明の第２実施形態に係る非反転遅延回路の
構成を示す回路である。

【図６】図５の非反転遅延回路において、第１および第
２の差動トランジスタ対による増幅器とキャパシタの関
係を示す図である。

【図７】図５の非反転遅延回路からなるリング発振回路
のタイミングチャートである。

【図８】ミラー容量導出のための基本回路図である。

【図９】ミラー容量導出のための基本回路を２段対称に
配置した回路図である。

【図１０】ミラー効果による寄生容量の増幅を考慮した
図である。

【図１１】本発明の第３実施形態に係る非反転遅延回路
の構成を示す回路である。

【図１２】図１１の非反転遅延回路において、第１およ
び第２の差動トランジスタ対による増幅器とキャパシタ
の関係を示す図である。

【図１３】第３実施形態における実効容量の可変係数と
時定数（遅延時間）との関係を示す図である。

【図１４】動作シミュレーション結果をまとめて示す表
である。

【図１５】従来技術の説明に用いた一般的なリング発振
回路の構成を示す図である。

【図１６】従来の反転遅延回路の構成を示す回路図であ
る。

【図１７】図１６の反転遅延回路において、差動増幅器
と容量との関係を示す図である。

【符号の説明】

２〜８…出力抵抗、１０，１０ａ，１０ｂ，１２，１２
ａ，１２ｂ…キャパシタ、Ｑ１，Ｑ２…第１の差動トラ
ンジスタ対をなすトランジスタ、Ｑ３，Ｑ４…第１の差
動トランジスタ対をなすトランジスタ、Ｑ７，Ｑ７ａ，
Ｑ７ｂ，Ｑ８，Ｑ８ａ，Ｑ８ｂ…エミッタフォロアをな
すトランジスタ、Ｑ５，Ｑ６，Ｑ９、Ｑ１０…電流源を
構成するトランジスタ、Ｒ３〜Ｒ４…抵抗、ＤＬＹ１〜
ＤＬＹｎ…非反転遅延回路、Ｇ１，Ｇ２…差動トランジ
スタ対の増幅度、Ｃ…キャパシタ定数、Ｃ_M …ミラー容
量、ＣT …実効キャパシタンス、Ｔin, Ｔ/in …入力端
子、Ｔout,Ｔ/out…出力端子、ＩＮ，ＩＮｎ…入力信
号、ＯＵＴ，ＯＵＴｎ…出力信号、Ｖ１〜Ｖ３…制御電
圧、Ｓ，Ｓｎ…選択信号、τ…時定数、ｔpd…遅延時
間、ＳＷａ，ＳＷｂ…第３および第４の差動トランジス
タ対によるスイッチ、Ｖ_CC…電源電圧、ＧＮＤ…接地電
位。

Claims (8)

【特許請求の範囲】
1. 【請求項１】反転または非反転な遅延回路を複数段、直
   列接続し最終段出力を初段入力に帰還させてなるリング
   発振回路であって、 前記遅延回路は、各ベースが入力端子にそれぞれ接続さ
   れ、各コレクタが出力抵抗と出力端子にそれぞれ接続さ
   れ利得が可変な第１の差動トランジスタ対と、 各ベースが入力端子にそれぞれ接続され、前記第１の差
   動トランジスタ対と逆位相の出力を利得を変えて得るこ
   とができる第２の差動トランジスタ対と、 各ベースが前記第２の差動トランジスタ対の出力の一方
   または他方にそれぞれ接続されている２つのトランジス
   タと、 前記２つのトランジスタの各エミッタと前記第１の差動
   トランジスタ対の各コレクタとの間にそれぞれ接続され
   ている２つのキャパシタとを有するリング発振回路。
2. 【請求項２】少なくとも前記第１または第２の差動トラ
   ンジスタ対の共通エミッタ側それぞれに、電流量の調整
   を個々に可能な電流源が接続されている請求項１に記載
   のリング発振回路。
3. 【請求項３】反転または非反転な遅延回路を複数段、直
   列接続し最終段出力を初段入力に帰還させてなるリング
   発振回路であって、 前記遅延回路は、各ベースが入力端子にそれぞれ接続さ
   れ、各コレクタが出力抵抗と出力端子にそれぞれ接続さ
   れ利得が可変な第１の差動トランジスタ対と、各ベース
   が入力端子にそれぞれ接続され、前記第１の差動トラン
   ジスタ対と同位相の出力を得る第２の差動トランジスタ
   対と、 各ベースが前記第２の差動トランジスタ対の出力の一方
   または他方にそれぞれ接続された２つのトランジスタ
   と、 前記２つのトランジスタの各エミッタと前記第１の差動
   トランジスタ対の各コレクタとの間にそれぞれ接続され
   た２つのキャパシタとを有するリング発振回路。
4. 【請求項４】少なくとも前記第１または第２の差動トラ
   ンジスタ対の共通エミッタ側それぞれに、電流量の調整
   を個々に可能な電流源が接続されている請求項３に記載
   のリング発振回路。
5. 【請求項５】反転または非反転な遅延回路を複数段、直
   列接続し最終段出力を初段入力に帰還させてなるリング
   発振回路であって、 前記遅延回路は、各ベースが入力端子にそれぞれ接続さ
   れ、各コレクタが出力抵抗と出力端子にそれぞれ接続さ
   れ利得が可変な第１の差動トランジスタ対と、 各ベースが入力端子にそれぞれ接続され、前記第１の差
   動トランジスタ対と同位相または逆位相の出力を生成す
   る第２の差動トランジスタ対と、 各ベースが前記第２の差動トランジスタ対の出力の一方
   または他方にそれぞれ接続されている複数のトランジス
   タと、 前記複数のトランジスタ間を切り換え動作させ、それら
   のエミッタから前記第２の差動トランジスタ対と同位相
   または逆位相の出力を選択的に取り出す切換回路と、 前記複数のトランジスタの各エミッタと前記第１の差動
   トランジスタ対の各コレクタとの間にそれぞれ接続され
   た複数のキャパシタと、 を有するリング発振回路。
6. 【請求項６】少なくとも前記第１または第２の差動トラ
   ンジスタ対の共通エミッタ側それぞれに、電流量の調整
   を個々に可能な電流源が接続されている請求項５に記載
   のリング発振回路。
7. 【請求項７】前記第２の差動トランジスタ対の出力を取
   り出す前記トランジスタは、合計４個設けられ、 前記切換回路として、入力される選択信号に応じて、前
   記４個のトランジスタのうち第２の差動トランジスタ対
   から前記同位相または逆位相の出力を取り出す２つのト
   ランジスタを選択する第３および第４の差動トランジス
   タ対が、当該４個のトランジスタのエミッタに接続され
   ている請求項５に記載のリング発振回路。
8. 【請求項８】前記第３または第４の差動トランジスタ対
   の共通エミッタ側それぞれに、電流量の調整が可能な電
   流源が接続されている請求項６に記載のリング発振回
   路。