JPH11112310A - 接点入力信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】接点入力回路で無駄に消費される電力を激減さ
せることのできる接点入力信号処理装置を提供する。 【解決手段】接点Ｓ１、Ｓ２、．．．．Ｓｎの入力回路
に直列にスイッチング回路ＳＷを接続し、接点状態の読
み込み時にコントロール回路１によって上記スイッチン
グ回路ＳＷを一定時間オンする。この時のフォトカプラ
ＰＣによって検出された接点信号がＣＰＵ２に取り込ま
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、監視制御装置や
データ収集装置に接続される接点入力信号処理装置に関
する。

【０００２】

【従来の技術】しゃ断器や変圧器などが設置される変電
所などでは、それらの現場機器の各種接点を常時読み込
んで監視する装置が設けられている。この接点状態を読
み込むには、通常、接点入力回路を含む接点入力信号処
理装置が用いられる。図７は、従来の接点入力信号処理
装置の回路図を示している。現場機器の接点Ｓ１〜Ｓｎ
は装置内のフォトカプラＰＣ１、ＰＣ２、．．．．ＰＣ
ｎを介してＤＣ１１０Ｖに接続されている。各接点の中
には、Ｓ１のように常時オフ状態のものも、接点Ｓ２の
ように常時オン状態のものもある。各フォトカプラＰＣ
は、これらの接点の状態を検出し、接点状態を表す信号
として後段のＣＰＵに出力する。

【０００３】

【発明が解決しようとする課題】ところが、上記のよう
な装置では、各接点に対して、常時、電圧が印加されて
いるために、接点Ｓ２のように常時オンしている接点入
力部では電力の消費が常に行われており、このような接
点数が多いと電力消費が無視できなくなる程度に大きく
なってしまう不都合がある。特に、接点表面に生じる酸
化被膜を吹き飛ばすために印加電圧を１１０Ｖのように
高く設定した場合、電力消費が非常に大きくなってしま
う。一方、ＣＰＵ側において実際に接点のオン／オフ情
報を必要とするのは、ＣＰＵが接点状態を読み込む時の
みであり、この時間は、ＣＰＵのリードサイクルに必要
な時間が数μｓｅｃ〜数１０μｓｅｃであることから、
通常、極めて短くてすむ。つまり、従来の接点入力信号
処理装置では、消費される電力の大部分は無駄に消費さ
れているという欠点があった。また、この消費電力によ
る発熱のために、接点入力信号処理装置が実装されるカ
ード（基板）で処理可能な接点数が大きく制限されると
いう欠点があった。

【０００４】この発明の目的は、上記の点に鑑みて、接
点入力回路で無駄に消費される電力を激減させることの
できる接点入力信号処理装置を提供することにある。

【０００５】

【課題を解決するための手段】請求項１に係る発明は、
接点入力回路に直列に挿入したスイッチング回路と、接
点状態の読み込み時に前記スイッチング回路を一定時間
オンするコントロール回路と、を備えてなることを特徴
とする。

【０００６】すなわち、この装置では、接点状態の読み
込み時においてスイッチング回路を一定時間オンするこ
とによって、それ以外の時間に接点入力回路で電力消費
が行われないようにする。この場合の一定時間は、接点
状態の読み込みに必要な最短の時間、すなわち、ＣＰＵ
に接点のオン／オフ情報を与えるのに必要な時間であれ
ば足り、それ以外の時間はスイッチング回路をオフする
ことで無駄な電力消費を完全になくすことができる。

【０００７】請求項３に係る発明は、コントロール回路
は、接点状態の読み込み時に外部からの接点状態読込指
令を受ける接点状態読込指令端子と、接点状態読込終了
時に接点状態読込終了を出力する接点状態読込終了端子
と、を備え、コントロール回路は、外部から接点状態読
込指令を受けたときに前記スイッチング回路をオンし、
その後前記接点状態読込終了信号を出力することを特徴
とする。

【０００８】このように構成すると、ｎ枚目の接点入力
信号処理装置の接点状態読込終了端子をｎ＋１枚目の接
点入力信号処理装置の接点状態読込指令端子に接続する
ことで、各設定入力信号処理装置をカスケード接続出
来、これにより、次々と順番に各装置で接点情報が読み
込まれていく。

【０００９】請求項４に係る発明は、前記コントロール
回路は、クロックカウント値が所定値になる毎に接点状
態読込指令信号を出力するカウンタ手段を備えてなるこ
とを特徴とする。

【００１０】この構成では、各接点入力信号処理装置が
独自に接点状態の読み込みを行うが、この場合の各装置
内に含まれるカウンタ手段のカウントアップ値を適当に
調整することで、ＣＰＵは適切なタイミングで各装置で
検出した接点状態を読み込むことができる。

【００１１】請求項５に係る発明は、接点状態の読み込
み時に前記接点入力回路の接点信号をラッチするラッチ
回路を備えたことを特徴とする。

【００１２】ラッチ回路を設けることにより、今回読み
込んだ接点状態を次に接点状態を読み込むタイミングま
で保持できるため、ＣＰＵはその間の任意のタイミング
にラッチした接点信号を読み出すことができ、ＣＰＵの
処理の自由度を高めることができる。

【００１３】

【発明の実施の形態】図１は、この発明の実施形態であ
る接点入力信号処理装置の回路図を示している。

【００１４】この接点入力信号処理装置が図７に示す従
来の装置と相違する点は、接点入力回路に直列に挿入さ
れるスイッチング回路ＳＷと、このスイッチング回路Ｓ
Ｗをオン／オフ制御するコントロール回路１が設けられ
ている点である。コントロール回路１は、この装置の後
段に接続されるＣＰＵ２によって制御される。また、各
フォトカプラＰＣの出力は、ＣＰＵ２に入力され、ＣＰ
Ｕ２内でディジタル化されて信号処理される。

【００１５】図１において、接点入力信号処理装置内の
スイッチング回路ＳＷは、常時オフ状態に設定されてい
る。ＣＰＵ２からコントロール回路１に対して接点状態
読み込み指令が出されると、コントロール回路１が一定
の時間だけスイッチング回路ＳＷをオンにする。この
時、各接点Ｓ１、Ｓ２、．．．．Ｓｎには直流電圧ＤＣ
１１０Ｖが印加され、オン状態にある接点に対しては、
フォトカプラの出力信号がオンし、ＣＰＵ２がこの状態
を認識する。なお、各接点に印加する電圧をＤＣ１１０
Ｖと高電圧にしているのは、各接点に薄い酸化被膜が形
成された場合でも、この程度の電圧を印加することによ
って該酸化被膜を飛ばすことができるためである。ま
た、図１では、接点入力信号処理装置を１枚の基板（カ
ード）上に実装したものだけを示しているが、実際に
は、複数枚（多い場合には１００枚〜２００枚）のカー
ドが筐体内に実装され、これらの出力信号がＣＰＵ２に
入力される。ＣＰＵ２には、これらの多数の信号を順番
に処理するマルチプレクサが内蔵されている。

【００１６】図１に示す回路構成により、接点入力信号
処理装置はＣＰＵ２からの接点状態読込指令によりスイ
ッチング回路ＳＷがオンした時のみ各接点入力回路で電
力消費が生じ、また、ＣＰＵ２からの該指令は、ＣＰＵ
２の他の処理に比して殆ど一瞬であるため、全体の電力
消費は激減する。なお、ＣＰＵ２はスイッチング回路Ｓ
Ｗがオンした時の各フォトカプラの出力信号、すなわち
接点状態を表す接点信号を読み込むため、スイッチング
回路ＳＷがオフ状態のときのフォトカプラの出力信号を
接点状態のデータとして読み誤ったりすることはない。
また、ＣＰＵ２からの上記指令は周期的に出されるが、
この周期は、オン／オフ変動する可能性のある接点のオ
ン／オフ変動時間よりも極めて短い時間（例えば数１０
ｍｓ）程度に設定される。このため、そのような変動接
点の状態を見逃すことはない。

【００１７】コントロール回路１がスイッチング回路Ｓ
Ｗをオンする一定時間は、ＣＰＵ２が接点状態の読み込
みに必要な最短の時間であるのが、無駄な電力消費をな
くす観点からも最も望ましいが、スイッチング回路ＳＷ
をオンする時間をＣＰＵが接点状態を読み込むのに必要
な最短時間を超える時間に設定して、余裕をもたすこと
も可能である。

【００１８】図２は、スイッチング回路ＳＷとしてフォ
トモスリレーからなる半導体スイッチを採用した場合の
回路図を示している。フォトモスリレーのドライブ回路
にコントロール回路１が接続され、コントロール回路か
らの接点状態読込指令信号によりフォトモスリレーがオ
ンし、接点信号がＣＰＵに読み込みできるようにする。

【００１９】図３は、上記接点入力処理装置に接点信号
をラッチするラッチ回路を設けた回路図を示す。

【００２０】この回路では、各フォトカプラＰＣ１、Ｐ
Ｃ２、．．．．ＰＣｎからの接点信号はラッチ回路３で
ラッチされる。ラッチ信号はコントロール回路１によっ
て発生する。また、コントロール回路２には接点状態読
込指令端子Ａと接点状態読込終了端子Ｂとが設けられ、
１枚目のカードＣ１の端子Ｂと２枚目のカードＣ２の端
子Ａとが接続される。また、カードが３枚以上ある時に
は、カードＣ２の端子ＢとカードＣ３の端子Ａが接続さ
れ、更に同様に、各カードがカスケード接続される。１
枚目のカード１の端子ＡにはＣＰＵ２から接点状態読込
指令が入力されるようになっている。

【００２１】図４は、上記図３に示す回路のタイミング
チャートを示している。ＣＰＵ２から１枚目のカードＣ
１に接点状態読込指令があると、コントロール回路１は
フォトモスリレーＰＲに対して起動信号を出力する。フ
ォトモスリレーＰＲは、この時からオンし、接点状態読
込指令信号のパルス幅と同じ期間Ｔ１だけをオンし、こ
の間に接点状態がフォトカプラＰＣによって読み込まれ
る。また、その信号はラッチパルスによってラッチ回路
３にラッチされ、更に、時間Ｔ１終了後接点状態読込終
了信号が端子Ｂに出力される。これにより、ラッチ回路
３にはカードＣ１に接続されるすべての端子Ｓ１、Ｓ
２、．．．．Ｓｎの状態が取り込まれる。ＣＰＵ２は、
次の接点状態読込指令信号を出す前に、任意の時にラッ
チ回路３にラッチしている信号を取り込む。

【００２２】カードＣ２においては、カードＣ１から端
子Ａに送られてくる接点状態読込終了信号を、カードＣ
２の接点状態読込指令信号として読み込み、同カードＣ
２内のコントロール回路１が、上記カードＣ１のコント
ロール回路１と同様な動作を行う。なお、接点状態読込
終了信号のパルス幅は、接点状態読込指令信号のパルス
幅と同じＴ１である。このような動作を各カード毎に順
次繰り返して行っていく。なお、各カードをカスケード
接続して上位のカードから順次接点信号をラッチするよ
うにしているのは、ＣＰＵ２が上位のカードから順次ラ
ッチされた信号を取り込むことができるようにするため
である。ＣＰＵ２の能力が高い場合には、各カードにお
いて同時に接点信号をラッチし、各ラッチされた信号を
ＣＰＵ２が同時に取り込むようにすることも可能であ
る。

【００２３】図５は、この発明の他の実施形態の回路図
を示す。この接点信号入力処理装置は、各カードをカス
ケード接続するのではなく、個々に独立して接点信号の
ラッチを行う。すなわち、コントロール回路１がシステ
ムクロックＳＹＳ・ＣＬＫをカウントして一定数に達し
た段階でカウントアップするカウンタ１０を備えてい
る。カウンタ１０がカウントアップする時にラッチ回路
３に対してラッチ信号を出力する。各カード毎のカウン
トアップ値はＣＰＵ２の能力に応じて適当に調整され、
多数のカードでラッチされた接点信号がＣＰＵ２で同時
に取り込まなくてもよいようにされる。カウンタ１０の
カウントアップ値を、上位のカードＣ１から順に多くし
ていけば、図３に示すカスケード接続の場合と同様に上
位のカードＣ１から順次ラッチされた接点信号がＣＰＵ
２に取り込まれていくようになる。図６は、この図５に
示す回路のタイミングチャートを示す。同図に示すよう
に、各カードのラッチ回路３でのラッチタイミングが少
しずつずれている。このように、各カード度毎にカウン
タを設けてラッチタイミングを設定することで、各カー
ドを接続する必要がなくなる。この場合でも、無駄な消
費電力をなくすことができる。

【００２４】なお、スイッチング回路としては、フォト
モスリレーのほか、通常のトランジスタなど任意の半導
体スイッチング素子を使用することができる。

【００２５】

【発明の効果】この発明によれば、ＣＰＵに接点状態を
知らせるのに不必要な時間にスイッチング回路をオフし
ておくことが出来るから、無駄な電力消費を激減させる
ことができる。

【００２６】また、接点入力信号処理装置を複数枚用い
る場合、ｎ枚目の装置の接点状態読込終了端子をｎ＋１
枚目の装置の接点状態読込指令端子に接続することで、
各装置をカスケード接続出来、これにより、ＣＰＵは最
初の装置にだけ接点状態読込指令を出せば、その後は自
動的に順次、各装置で接点状態の読込が行われ、また、
それによってＣＰＵの読込も、各装置での順次読込に応
じて行えば良いからＣＰＵの負担が軽くなる利点があ
る。

【００２７】同様に、前記コントロール回路にカウンタ
手段を備える構成でも、各装置のカウンタ手段のカウン
トアップ値を適当に調整することで、ＣＰＵが一度に各
装置で検出した接点状態を読み込む必要がなくなり、負
担が軽くなる。

【００２８】さらに、接点状態の読み込み時に接点入力
回路の接点信号をラッチするラッチ回路を備えることに
より、ＣＰＵは任意のタイミングにラッチした接点信号
を読み出すことができるようになるから、ＣＰＵの処理
の自由度を高めることができる。

【図面の簡単な説明】

【図１】この発明の実施形態である接点入力信号処理装
置の基本的な構成図。

【図２】この発明の実施形態の接点入力信号処理装置の
具体的な回路図。

【図３】この発明の他の実施形態の具体的な回路図。

【図４】図３に示す回路のタイミングチャート。

【図５】この発明の他の実施形態の具体的な回路図。

【図６】図５に示す回路のタイミングチャート。

【図７】従来の接点入力信号処理装置の回路図。

Claims (5)

【特許請求の範囲】
1. 【請求項１】接点入力回路に直列に挿入したスイッチン
   グ回路と、接点状態の読み込み時に前記スイッチング回
   路を一定時間オンするコントロール回路と、 を備えてなる接点入力信号処理装置。
2. 【請求項２】前記一定時間は、前記接点状態の読み込み
   に必要な最短の時間である請求項１記載の接点入力信号
   処理装置。
3. 【請求項３】前記コントロール回路は、接点状態の読み
   込み時に外部からの接点状態読込指令を受ける接点状態
   読込指令端子と、接点状態読込終了時に接点状態読込終
   了を出力する接点状態読込終了端子と、を備え、 前記コントロール回路は、外部から接点状態読込指令を
   受けたときに前記スイッチング回路をオンし、その後前
   記接点状態読込終了信号を出力する、請求項１または２
   記載の接点入力信号処理装置。
4. 【請求項４】前記コントロール回路は、クロックカウン
   ト値が所定値になる毎に接点状態読込指令信号を出力す
   るカウンタ手段を備えてなる請求項１または２記載の接
   点入力信号処理装置。
5. 【請求項５】接点状態の読み込み時に前記接点入力回路
   の接点信号をラッチするラッチ回路を備えた、請求項１
   〜４のいずれかに記載の接点入力信号処理装置