JPH11112316A - Ｍｅｓｆｅｔを用いたスイッチ回路 - Google Patents
Ｍｅｓｆｅｔを用いたスイッチ回路Info
- Publication number
- JPH11112316A JPH11112316A JP10147581A JP14758198A JPH11112316A JP H11112316 A JPH11112316 A JP H11112316A JP 10147581 A JP10147581 A JP 10147581A JP 14758198 A JP14758198 A JP 14758198A JP H11112316 A JPH11112316 A JP H11112316A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- mesfet
- voltage
- source
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Electronic Switches (AREA)
- Junction Field-Effect Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 正電源だけを利用してＭＥＳＦＥＴをバイア
スすることができ、費用、複雑性、及び装置の大きさに
おいて非常に有利となるＭＥＳＦＥＴを用いたスイッチ
回路を提供すること。 【解決手段】 キャパシタ３０がグラウンドＧＮＤとＭ
ＥＳＦＥＴ１０Ａ，１０Ｄのソース端子間に接続され
る。キャパシタ３０の第１端子に＋３ＶのＤＣグラウン
ドが誘起されるようにキャパシタ３０が端子５１の電圧
で＋３Ｖに充電される。ＤＣグラウンドの＋３ＶがＭＥ
ＳＦＥＴのソース端子に供給される。その結果、ＭＥＳ
ＦＥＴのゲート端子が０Ｖであれば、ＭＥＳＦＥＴがオ
フし、ＭＥＳＦＥＴのゲート端子が＋３Ｖであれば、Ｍ
ＥＳＦＥＴがオンする。
スすることができ、費用、複雑性、及び装置の大きさに
おいて非常に有利となるＭＥＳＦＥＴを用いたスイッチ
回路を提供すること。 【解決手段】 キャパシタ３０がグラウンドＧＮＤとＭ
ＥＳＦＥＴ１０Ａ，１０Ｄのソース端子間に接続され
る。キャパシタ３０の第１端子に＋３ＶのＤＣグラウン
ドが誘起されるようにキャパシタ３０が端子５１の電圧
で＋３Ｖに充電される。ＤＣグラウンドの＋３ＶがＭＥ
ＳＦＥＴのソース端子に供給される。その結果、ＭＥＳ
ＦＥＴのゲート端子が０Ｖであれば、ＭＥＳＦＥＴがオ
フし、ＭＥＳＦＥＴのゲート端子が＋３Ｖであれば、Ｍ
ＥＳＦＥＴがオンする。
Description
【０００１】
【発明の属する技術分野】本発明はＭＥＳＦＥＴ（Ｍｅ
ｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅ
ｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；金属半導体電界効
果トランジスタ）を用いたスイッチ回路に係るもので、
特にＭＥＳＦＥＴのバイアス方法に関する。
ｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅ
ｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；金属半導体電界効
果トランジスタ）を用いたスイッチ回路に係るもので、
特にＭＥＳＦＥＴのバイアス方法に関する。
【０００２】
【従来の技術】モノリシックマイクロウェーブ集積回路
（ＭＭＩＣ）は一般的にガリウム砒素ＭＥＳＦＥＴを能
動素子に用いている。このＭＥＳＦＥＴは、ゲート電極
がソース電極に対し負電圧（−）にバイアスされると、
空乏層が広がってチャンネルが狭められ、ソースからド
レインに流れるドレイン電流が減る。
（ＭＭＩＣ）は一般的にガリウム砒素ＭＥＳＦＥＴを能
動素子に用いている。このＭＥＳＦＥＴは、ゲート電極
がソース電極に対し負電圧（−）にバイアスされると、
空乏層が広がってチャンネルが狭められ、ソースからド
レインに流れるドレイン電流が減る。
【０００３】図４は、ソース端子１２、ゲート端子１４
およびドレイン端子１６を具備したＭＥＳＦＥＴ１０を
バイアスするための従来の技術を示している。図４にお
いて、第１電源２０はドレイン端子１６をソース端子１
２に対して正電圧にバイアスする。第２電源２２はゲー
ト端子１４をソース端子１２に対し負電圧にバイアスす
る。
およびドレイン端子１６を具備したＭＥＳＦＥＴ１０を
バイアスするための従来の技術を示している。図４にお
いて、第１電源２０はドレイン端子１６をソース端子１
２に対して正電圧にバイアスする。第２電源２２はゲー
ト端子１４をソース端子１２に対し負電圧にバイアスす
る。
【０００４】
【発明が解決しようとする課題】しかるに、上記のよう
に負電源を用いると、費用、複雑性、及び装置の大きさ
が増加する問題点がある。また、負ゲートバイアスは、
チャージポンプを用いて正電源からの電圧変換で発生さ
せることも行われているが、チャージポンプの使用は回
路構成を複雑にする。
に負電源を用いると、費用、複雑性、及び装置の大きさ
が増加する問題点がある。また、負ゲートバイアスは、
チャージポンプを用いて正電源からの電圧変換で発生さ
せることも行われているが、チャージポンプの使用は回
路構成を複雑にする。
【０００５】本発明は上記の点に鑑みなされたもので、
その目的は、正電源だけを利用したＭＥＳＦＥＴのバイ
アス方法を有するＭＥＳＦＥＴを用いたスイッチ回路を
提供することにある。
その目的は、正電源だけを利用したＭＥＳＦＥＴのバイ
アス方法を有するＭＥＳＦＥＴを用いたスイッチ回路を
提供することにある。
【０００６】
【課題を解決するための手段】本発明においては、キャ
パシタがグランウドとＭＥＳＦＥＴのソース端子間に接
続される。前記グラウンドに対しＤＣグラウンドが誘起
されるように正電圧にキャパシタが充電される。ＤＣグ
ラウンドの正電圧がＭＥＳＦＥＴのソース端子に供給さ
れる。その結果、ＭＥＳＦＥＴのゲート端子が、正電圧
のＤＣグラウンドすなわちＭＥＳＦＥＴのソース端子よ
りも小さな電圧値であれば、ＭＥＳＦＥＴはオフされ
る。このような本発明によれば、正電源だけを利用して
ＭＥＳＦＥＴをバイアスすることができ、費用、複雑
性、及び装置の大きさにおいて非常に有利となる。
パシタがグランウドとＭＥＳＦＥＴのソース端子間に接
続される。前記グラウンドに対しＤＣグラウンドが誘起
されるように正電圧にキャパシタが充電される。ＤＣグ
ラウンドの正電圧がＭＥＳＦＥＴのソース端子に供給さ
れる。その結果、ＭＥＳＦＥＴのゲート端子が、正電圧
のＤＣグラウンドすなわちＭＥＳＦＥＴのソース端子よ
りも小さな電圧値であれば、ＭＥＳＦＥＴはオフされ
る。このような本発明によれば、正電源だけを利用して
ＭＥＳＦＥＴをバイアスすることができ、費用、複雑
性、及び装置の大きさにおいて非常に有利となる。
【０００７】
【発明の実施の形態】以下本発明の実施の形態を図面を
参照して詳細に説明する。図１は本発明の概念を説明す
るための回路図である。この図において、ＭＥＳＦＥＴ
１０はソース端子１２、ゲート端子１４およびドレイン
端子１６を具備する。第１電源２０はドレイン端子１６
をソース端子１２に対して正電圧（＋）にバイアスす
る。金属−絶縁体−金属（ＭＩＭ）キャパシタ３０は第
１、第２端子を備え、第２端子はグラウンド端子３２に
接続されている。バイアス電源３４は正と負の端子を有
する。負端子はグラウンド端子３２に接続され、正端子
はＭＩＭキャパシタ３０の第１端子に接続されている。
ＭＩＭキャパシタ３０の第１端子はＭＥＳＦＥＴ１０の
ソース端子１２に接続されている。バイアス電源３４は
自己バイアス技術で抵抗器に置き換えることができる。
ソース及びドレイン端子１２，１６はＲＦｉｎおよびＲ
Ｆｏｕｔ端子にそれぞれ接続されている。また、ゲート
端子１４はグラウンドに接続されている。ＭＩＭキャパ
シタ３０の正電圧のため、ゲート電圧はソース電圧に対
し負（−）となってＭＥＳＦＥＴ１０はオフされる。し
かし、ＲＦ入力信号はＭＩＭキャパシタ３０がＲＦ周波
数で低インピ−ダンスであるから、グラウンド端子３２
を実際的なグラウンドとして判断する。
参照して詳細に説明する。図１は本発明の概念を説明す
るための回路図である。この図において、ＭＥＳＦＥＴ
１０はソース端子１２、ゲート端子１４およびドレイン
端子１６を具備する。第１電源２０はドレイン端子１６
をソース端子１２に対して正電圧（＋）にバイアスす
る。金属−絶縁体−金属（ＭＩＭ）キャパシタ３０は第
１、第２端子を備え、第２端子はグラウンド端子３２に
接続されている。バイアス電源３４は正と負の端子を有
する。負端子はグラウンド端子３２に接続され、正端子
はＭＩＭキャパシタ３０の第１端子に接続されている。
ＭＩＭキャパシタ３０の第１端子はＭＥＳＦＥＴ１０の
ソース端子１２に接続されている。バイアス電源３４は
自己バイアス技術で抵抗器に置き換えることができる。
ソース及びドレイン端子１２，１６はＲＦｉｎおよびＲ
Ｆｏｕｔ端子にそれぞれ接続されている。また、ゲート
端子１４はグラウンドに接続されている。ＭＩＭキャパ
シタ３０の正電圧のため、ゲート電圧はソース電圧に対
し負（−）となってＭＥＳＦＥＴ１０はオフされる。し
かし、ＲＦ入力信号はＭＩＭキャパシタ３０がＲＦ周波
数で低インピ−ダンスであるから、グラウンド端子３２
を実際的なグラウンドとして判断する。
【０００８】図１に示した回路の動作を説明する。バイ
アス電源３４はＭＩＭキャパシタ３０を正のバイアス電
圧に充電する。その結果、ＭＩＭキャパシタ３０の第１
端子に正電圧のＤＣグラウンドが誘起され、このＤＣグ
ラウンドの正電圧は、ＭＥＳＦＥＴ１０のソース端子１
２に供給される。したがって、ゲート端子１４が上昇し
たＤＣグラウンドレベルよりも大きくない負の値である
限り（グラウンド電位であれば）、ＭＥＳＦＥＴ１０は
オフする。一方、ゲート端子１４が上昇したＤＣグラウ
ンドレベルよりも大きな値になれば、ＭＥＳＦＥＴ１０
はオンする。このとき、ドレイン端子電圧は、装置の動
作が達成されるように、ソース端子電圧よりも大きいか
又は同等な正電圧に維持されるべきである。よく知られ
たように、ＭＩＭキャパシタ３０はＲＦ信号で短絡回路
と考えることができ、したがって、ＲＦ信号はＭＩＭキ
ャパシタ３０を介してグラウンド端子３２を実際的なＲ
Ｆグラウンドと判断する。ＲＦ信号の電圧変動が小さい
限り、ゲート端子１４により発生した正バイアス電圧の
大きさはソース端子１２に対し負の値のままである。
アス電源３４はＭＩＭキャパシタ３０を正のバイアス電
圧に充電する。その結果、ＭＩＭキャパシタ３０の第１
端子に正電圧のＤＣグラウンドが誘起され、このＤＣグ
ラウンドの正電圧は、ＭＥＳＦＥＴ１０のソース端子１
２に供給される。したがって、ゲート端子１４が上昇し
たＤＣグラウンドレベルよりも大きくない負の値である
限り（グラウンド電位であれば）、ＭＥＳＦＥＴ１０は
オフする。一方、ゲート端子１４が上昇したＤＣグラウ
ンドレベルよりも大きな値になれば、ＭＥＳＦＥＴ１０
はオンする。このとき、ドレイン端子電圧は、装置の動
作が達成されるように、ソース端子電圧よりも大きいか
又は同等な正電圧に維持されるべきである。よく知られ
たように、ＭＩＭキャパシタ３０はＲＦ信号で短絡回路
と考えることができ、したがって、ＲＦ信号はＭＩＭキ
ャパシタ３０を介してグラウンド端子３２を実際的なＲ
Ｆグラウンドと判断する。ＲＦ信号の電圧変動が小さい
限り、ゲート端子１４により発生した正バイアス電圧の
大きさはソース端子１２に対し負の値のままである。
【０００９】図２は、本発明の実施の形態として、上記
のような本発明の概念を利用したモノリシックマイクロ
ウェーブ集積回路の＋３Ｖ ＳＰＤＴ（ｓｉｎｇｌｅ−
ｐｏｌｅ ｄｏｕｂｌｅ−ｔｈｒｏｗ；単極、双投）ス
イッチ回路を示す回路図である。このスイッチ回路は、
第１ないし第４ＭＥＳＦＥＴ１０Ａ，１０Ｂ，１０Ｃ，
１０Ｄが直列接続され、第１、第２ＭＥＳＦＥＴ１０
Ａ, １０Ｂは第１ＲＦ出力ポートＪ２に接続された第１
共通ソース／ドレイン端子４０を共有し、第２、第３Ｍ
ＥＳＦＥＴ１０Ｂ, １０ＣはＲＦ入力ポートＪ１に接続
された第２共通ソース／ドレイン端子４２を共有し、第
３、第４ＭＥＳＦＥＴ１０Ｃ, １０Ｄは第２ＲＦ出力ポ
ートＪ３に接続された第３共通ソース／ドレイン端子４
４を共有している。第１、第４ＭＥＳＦＥＴ１０Ａ, １
０Ｄのソース端子はＭＩＭキャパシタ３０の第１端子に
接続され、このキャパシタ３０の第２端子はグラウンド
ＧＮＤに接続されている。キャパシタ３０の前記第１端
子には、キャパシタ３０を＋３Ｖに充電するために正バ
イアス電圧端子５１が接続される。したがって、全ての
ＭＥＳＦＥＴ１０Ａ〜１０Ｄのソース／ドレイン端子
は、キャパシタ３０の第１端子に誘起された＋３ＶのＤ
Ｃグラウンドにバイアスされる。第２、第４ＭＥＳＦＥ
Ｔ１０Ｂ, １０Ｄのゲート端子は第１スイッチング電圧
端子５２に接続され、第１、第３ＭＥＳＦＥＴ１０Ａ,
１０Ｃのゲート端子は第２スイッチング電圧端子５３に
接続される。第１スイッチング電圧端子５２には、正電
圧、具体的には＋３Ｖと０Ｖのスイッチング信号電圧が
供給される。第２スイッチング電圧端子５３には、第１
スイッチング電圧端子５２が０Ｖのスイッチング信号電
圧であるときに正電圧すなわち＋３Ｖのスイッチング信
号電圧が供給され、第１スイッチング電圧端子５２が＋
３Ｖのスイッチング信号電圧であるときに０Ｖのスイッ
チング信号電圧が供給される。
のような本発明の概念を利用したモノリシックマイクロ
ウェーブ集積回路の＋３Ｖ ＳＰＤＴ（ｓｉｎｇｌｅ−
ｐｏｌｅ ｄｏｕｂｌｅ−ｔｈｒｏｗ；単極、双投）ス
イッチ回路を示す回路図である。このスイッチ回路は、
第１ないし第４ＭＥＳＦＥＴ１０Ａ，１０Ｂ，１０Ｃ，
１０Ｄが直列接続され、第１、第２ＭＥＳＦＥＴ１０
Ａ, １０Ｂは第１ＲＦ出力ポートＪ２に接続された第１
共通ソース／ドレイン端子４０を共有し、第２、第３Ｍ
ＥＳＦＥＴ１０Ｂ, １０ＣはＲＦ入力ポートＪ１に接続
された第２共通ソース／ドレイン端子４２を共有し、第
３、第４ＭＥＳＦＥＴ１０Ｃ, １０Ｄは第２ＲＦ出力ポ
ートＪ３に接続された第３共通ソース／ドレイン端子４
４を共有している。第１、第４ＭＥＳＦＥＴ１０Ａ, １
０Ｄのソース端子はＭＩＭキャパシタ３０の第１端子に
接続され、このキャパシタ３０の第２端子はグラウンド
ＧＮＤに接続されている。キャパシタ３０の前記第１端
子には、キャパシタ３０を＋３Ｖに充電するために正バ
イアス電圧端子５１が接続される。したがって、全ての
ＭＥＳＦＥＴ１０Ａ〜１０Ｄのソース／ドレイン端子
は、キャパシタ３０の第１端子に誘起された＋３ＶのＤ
Ｃグラウンドにバイアスされる。第２、第４ＭＥＳＦＥ
Ｔ１０Ｂ, １０Ｄのゲート端子は第１スイッチング電圧
端子５２に接続され、第１、第３ＭＥＳＦＥＴ１０Ａ,
１０Ｃのゲート端子は第２スイッチング電圧端子５３に
接続される。第１スイッチング電圧端子５２には、正電
圧、具体的には＋３Ｖと０Ｖのスイッチング信号電圧が
供給される。第２スイッチング電圧端子５３には、第１
スイッチング電圧端子５２が０Ｖのスイッチング信号電
圧であるときに正電圧すなわち＋３Ｖのスイッチング信
号電圧が供給され、第１スイッチング電圧端子５２が＋
３Ｖのスイッチング信号電圧であるときに０Ｖのスイッ
チング信号電圧が供給される。
【００１０】図２のＳＰＤＴスイッチ回路の動作を説明
する。第２ＲＦ出力ポートＪ３とＲＦ入力ポートＪ１を
接続する場合は、第２スイッチング電圧端子５３が＋３
Ｖとなり、第１スイッチング電圧端子５２が０Ｖとな
る。すると、第３ＭＥＳＦＥＴ１０Ｃのゲートは、ポー
トＪ１とＪ３の接続のため第３ＭＥＳＦＥＴ１０Ｃがタ
ーンオンされるように正の値になる。同時に、第１ＭＥ
ＳＦＥＴ１０Ａのゲートも、該第１ＭＥＳＦＥＴ１０Ａ
がポートＪ２のＲＦ信号のグラウンドに対するショート
のためにターンオンされるように正の値となる。ＭＩＭ
キャパシタ３０はＲＦ周波数で非常に低いインピーダン
スを有するから、ポートＪ２のＲＦ信号はキャパシタ３
０を介して実際的なグラウンドを判断する。一方、キャ
パシタ３０の第１端子のＤＣグラウンドが＋３Ｖである
から、第２、第４ＭＥＳＦＥＴ１０Ｂ, １０Ｄはゲート
端子がソース／ドレイン端子に対し負の値を有し、第
２、第４ＭＥＳＦＥＴ１０Ｂ, １０Ｄはオフされる。し
たがって、第１ＲＦ出力ポートＪ２とＲＦ入力ポートＪ
１が分離されると同時に、第２ＲＦ出力ポートＪ３がグ
ラウンドから分離される。このようなスイッチ回路は、
ＭＥＳＦＥＴをターンオフさせるためにゲートをバイア
スする負電源は必要ではない。
する。第２ＲＦ出力ポートＪ３とＲＦ入力ポートＪ１を
接続する場合は、第２スイッチング電圧端子５３が＋３
Ｖとなり、第１スイッチング電圧端子５２が０Ｖとな
る。すると、第３ＭＥＳＦＥＴ１０Ｃのゲートは、ポー
トＪ１とＪ３の接続のため第３ＭＥＳＦＥＴ１０Ｃがタ
ーンオンされるように正の値になる。同時に、第１ＭＥ
ＳＦＥＴ１０Ａのゲートも、該第１ＭＥＳＦＥＴ１０Ａ
がポートＪ２のＲＦ信号のグラウンドに対するショート
のためにターンオンされるように正の値となる。ＭＩＭ
キャパシタ３０はＲＦ周波数で非常に低いインピーダン
スを有するから、ポートＪ２のＲＦ信号はキャパシタ３
０を介して実際的なグラウンドを判断する。一方、キャ
パシタ３０の第１端子のＤＣグラウンドが＋３Ｖである
から、第２、第４ＭＥＳＦＥＴ１０Ｂ, １０Ｄはゲート
端子がソース／ドレイン端子に対し負の値を有し、第
２、第４ＭＥＳＦＥＴ１０Ｂ, １０Ｄはオフされる。し
たがって、第１ＲＦ出力ポートＪ２とＲＦ入力ポートＪ
１が分離されると同時に、第２ＲＦ出力ポートＪ３がグ
ラウンドから分離される。このようなスイッチ回路は、
ＭＥＳＦＥＴをターンオフさせるためにゲートをバイア
スする負電源は必要ではない。
【００１１】図３（Ａ）、（Ｂ）は、図２の第１ないし
第４ＭＥＳＦＥＴ１０Ａ〜１０Ｄを備えたモノリシック
マイクロウェーブ集積回路（ＭＭＩＣ）６１とＭＩＭキ
ャパシタ３０のリードフレーム６２に対する実装状態を
示す平面図で、図３（Ｂ）は図３（Ａ）の要部の拡大図
である。この図に示すように、ＭＭＩＣ６１とＭＩＭキ
ャパシタ３０は、リードフレーム６２のチップホルダ６
２ａに装着される。チップホルダ６２ａはワイヤボンデ
ィング６３によりリードフレーム６２のグラウンド端子
６２ｃ，６２ｈに結線されてグラウンドに接続されてい
る。したがって、キャパシタ３０の第２端子はリードフ
レーム６２のチップホルダ６２ａを介してグラウンドに
接続される。ＭＩＭキャパシタ３０の第１端子およびＭ
ＭＩＣ６１の各電極も同様にワイヤボンディング６３に
よりリードフレーム６２の各端子６２ｂ〜６２ｉ（ポー
トＪ１〜Ｊ３、端子５１〜５３に相当する）に接続され
る。キャパシタ３０は、リードフレーム６２の端子６２
ｉを介して＋３Ｖに充電される。
第４ＭＥＳＦＥＴ１０Ａ〜１０Ｄを備えたモノリシック
マイクロウェーブ集積回路（ＭＭＩＣ）６１とＭＩＭキ
ャパシタ３０のリードフレーム６２に対する実装状態を
示す平面図で、図３（Ｂ）は図３（Ａ）の要部の拡大図
である。この図に示すように、ＭＭＩＣ６１とＭＩＭキ
ャパシタ３０は、リードフレーム６２のチップホルダ６
２ａに装着される。チップホルダ６２ａはワイヤボンデ
ィング６３によりリードフレーム６２のグラウンド端子
６２ｃ，６２ｈに結線されてグラウンドに接続されてい
る。したがって、キャパシタ３０の第２端子はリードフ
レーム６２のチップホルダ６２ａを介してグラウンドに
接続される。ＭＩＭキャパシタ３０の第１端子およびＭ
ＭＩＣ６１の各電極も同様にワイヤボンディング６３に
よりリードフレーム６２の各端子６２ｂ〜６２ｉ（ポー
トＪ１〜Ｊ３、端子５１〜５３に相当する）に接続され
る。キャパシタ３０は、リードフレーム６２の端子６２
ｉを介して＋３Ｖに充電される。
【００１２】以上、本発明を具体的な実施の形態に基づ
き説明したが、本発明は上記の実施の形態に限定される
ものではなく、種々の変更或いは代替的な技術の適用が
可能である。例えば、図２に示したものより改良された
回路を有するＳＰＤＴスイッチ回路に本発明のＤＣ電圧
バイアス技術を適用することができる。
き説明したが、本発明は上記の実施の形態に限定される
ものではなく、種々の変更或いは代替的な技術の適用が
可能である。例えば、図２に示したものより改良された
回路を有するＳＰＤＴスイッチ回路に本発明のＤＣ電圧
バイアス技術を適用することができる。
【００１３】
【発明の効果】以上詳細に説明したように本発明によれ
ば、正電源だけを利用してＭＥＳＦＥＴをバイアスする
ことができ、費用、複雑性、及び装置の大きさにおいて
非常に有利となる。
ば、正電源だけを利用してＭＥＳＦＥＴをバイアスする
ことができ、費用、複雑性、及び装置の大きさにおいて
非常に有利となる。
【図１】本発明の概念を説明するための回路図。
【図２】本発明の実施の形態を示す回路図。
【図３】本発明においてのＭＭＩＣおよびＭＩＭキャパ
シタの実装状態を示す平面図。
シタの実装状態を示す平面図。
【図４】ＭＥＳＦＥＴをバイアスするための従来技術を
示す回路図。
示す回路図。
１０Ａ〜１０Ｄ 第１ないし第４ＭＥＳＦＥＴ ３０ ＭＩＭキャパシタ ４０，４２，４４ 第１、第２、第３共通ソース／ドレ
イン端子 ５１ 正バイアス電圧端子 ５２ 第１スイッチング電圧端子 ５３ 第２スイッチング電圧端子
イン端子 ５１ 正バイアス電圧端子 ５２ 第１スイッチング電圧端子 ５３ 第２スイッチング電圧端子
Claims (5)
- 【請求項１】 共通ソース／ドレイン端子を備えた複数
個のＭＥＳＦＥＴを有し、選択された前記ソース／ドレ
イン端子にＲＦ入力、第１、第２ＲＦ出力が接続され、
バイアス回路としてキャパシタを有し、このキャパシタ
は、グラウンドに接続された第２端子と、正のＤＣバイ
アス電圧が供給される第１端子とを有し、この第１端子
は前記正のＤＣバイアス電圧に前記ＭＥＳＦＥＴのソー
ス／ドレイン端子をバイアスするように該ソース／ドレ
イン端子に接続されることを特徴とするＭＥＳＦＥＴを
用いたスイッチ回路。 - 【請求項２】 直列接続された第１、第２、第３、第４
ＭＥＳＦＥＴを有し、第１ＭＥＳＦＥＴはソース及びゲ
ート端子を具備し、第１、第２ＭＥＳＦＥＴは第１共通
ソース／ドレイン端子を共有し、第２ＭＥＳＦＥＴはゲ
ート端子を具備し、第２、第３ＭＥＳＦＥＴは第２共通
ソース／ドレイン端子を共有し、第３ＭＥＳＦＥＴはゲ
ート端子を具備し、第３、第４ＭＥＳＦＥＴは第３共通
ソース／ドレイン端子を共有し、第４ＭＥＳＦＥＴはソ
ース及びゲート端子を備えたＭＥＳＦＥＴ群と、 前記第２共通ソース／ドレイン端子に接続されたＲＦ入
力ポートと、 前記第１共通ソース／ドレイン端子に接続された第１Ｒ
Ｆ出力ポートと、 前記第３共通ソース／ドレイン端子に接続された第２Ｒ
Ｆ出力ポートと、 前記第１、第４ＭＥＳＦＥＴのソース端子に第１端子が
接続され、第２端子はグラウンドに接続されたキャパシ
タと、 このキャパシタを正のＤＣバイアス電圧に充電するため
に該キャパシタの第１端子に接続された正バイアス電圧
端子と、 前記第２、第４ＭＥＳＦＥＴのゲート端子に接続され、
このゲート端子に正電圧或いは０Ｖのスイッチング信号
電圧を供給する第１スイッチング電圧端子と、 前記第１、第３ＭＥＳＦＥＴのゲート端子に接続され、
前記第１スイッチング電圧端子が０Ｖのスイッチング信
号電圧であるときに前記ゲート端子に正電圧のスイッチ
ング信号電圧を供給し、前記第１スイッチング電圧端子
が正電圧のスイッチング信号電圧であるときに前記ゲー
ト端子に０Ｖのスイッチング信号電圧を供給する第２ス
イッチング電圧端子とを具備することを特徴とするＭＥ
ＳＦＥＴを用いたスイッチ回路。 - 【請求項３】 前記キャパシタは＋３Ｖに充電され、前
記スイッチング信号電圧は０Ｖと＋３Ｖの間でスイッチ
されることを特徴とする請求項２記載のＭＥＳＦＥＴを
用いたスイッチ回路。 - 【請求項４】 前記ＭＥＳＦＥＴは、チップホルダに装
着されたモノリシックマイクロウェーブ集積回路のＭＥ
ＳＦＥＴであり、前記キャパシタは前記チップホルダに
装着された金属−絶縁体−金属キャパシタで、前記チッ
プホルダはグラウンドに接続されたことを特徴とする請
求項２記載のＭＥＳＦＥＴを用いたスイッチ回路。 - 【請求項５】 スイッチ回路は、モノリシックマイクロ
ウェーブ集積回路の単極、双投スイッチ回路であること
を特徴とする請求項１ないし４のいずれか記載のＭＥＳ
ＦＥＴを用いたスイッチ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/932,677 US6130570A (en) | 1997-09-18 | 1997-09-18 | MESFET circuit utilizing only positive power supplies |
| US08/932,677 | 1997-09-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112316A true JPH11112316A (ja) | 1999-04-23 |
| JP3745901B2 JP3745901B2 (ja) | 2006-02-15 |
Family
ID=25462718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14758198A Expired - Fee Related JP3745901B2 (ja) | 1997-09-18 | 1998-05-28 | Ｍｅｓｆｅｔを用いたスイッチ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6130570A (ja) |
| JP (1) | JP3745901B2 (ja) |
| KR (1) | KR100262454B1 (ja) |
| TW (1) | TW484236B (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8954902B2 (en) | 2005-07-11 | 2015-02-10 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9024700B2 (en) | 2008-02-28 | 2015-05-05 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US9087899B2 (en) | 2005-07-11 | 2015-07-21 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US9130564B2 (en) | 2005-07-11 | 2015-09-08 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US9177737B2 (en) | 2007-04-26 | 2015-11-03 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US9225378B2 (en) | 2001-10-10 | 2015-12-29 | Peregrine Semiconductor Corpopration | Switch circuit and method of switching radio frequency signals |
| US9369087B2 (en) | 2004-06-23 | 2016-06-14 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9419565B2 (en) | 2013-03-14 | 2016-08-16 | Peregrine Semiconductor Corporation | Hot carrier injection compensation |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW530455B (en) * | 2001-04-19 | 2003-05-01 | Sanyo Electric Co | Switch circuit device of compound semiconductor |
| US7528728B2 (en) * | 2004-03-29 | 2009-05-05 | Impinj Inc. | Circuits for RFID tags with multiple non-independently driven RF ports |
| US7667589B2 (en) | 2004-03-29 | 2010-02-23 | Impinj, Inc. | RFID tag uncoupling one of its antenna ports and methods |
| USD587691S1 (en) | 2004-03-29 | 2009-03-03 | Impinj, Inc. | Radio frequency identification tag antenna assembly |
| US7423539B2 (en) * | 2004-03-31 | 2008-09-09 | Impinj, Inc. | RFID tags combining signals received from multiple RF ports |
| USD586336S1 (en) | 2004-12-30 | 2009-02-10 | Impinj, Inc. | Radio frequency identification tag antenna assembly |
| US7535320B2 (en) * | 2005-07-12 | 2009-05-19 | U.S. Monolithics, L.L.C. | Phase shifter with flexible control voltage |
| US7933264B2 (en) * | 2005-11-23 | 2011-04-26 | Mitac International Corp. | Serial multiplexer module for server management |
| US7420469B1 (en) | 2005-12-27 | 2008-09-02 | Impinj, Inc. | RFID tag circuits using ring FET |
| US7616120B1 (en) | 2007-02-28 | 2009-11-10 | Impinj, Inc. | Multiple RF-port modulator for RFID tag |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63238716A (ja) * | 1986-11-14 | 1988-10-04 | Nec Corp | スイッチ回路 |
| US4908531A (en) * | 1988-09-19 | 1990-03-13 | Pacific Monolithics | Monolithic active isolator |
| JPH06112795A (ja) * | 1992-07-31 | 1994-04-22 | Hewlett Packard Co <Hp> | 信号切換回路および信号生成回路 |
| JPH07118666B2 (ja) * | 1993-04-28 | 1995-12-18 | 日本電気株式会社 | 携帯無線装置 |
| JP3243892B2 (ja) * | 1993-05-21 | 2002-01-07 | ソニー株式会社 | 信号切り替え用スイッチ |
-
1997
- 1997-09-18 US US08/932,677 patent/US6130570A/en not_active Expired - Fee Related
-
1998
- 1998-02-05 KR KR1019980003231A patent/KR100262454B1/ko not_active Expired - Fee Related
- 1998-02-18 TW TW087102236A patent/TW484236B/zh not_active IP Right Cessation
- 1998-05-28 JP JP14758198A patent/JP3745901B2/ja not_active Expired - Fee Related
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9225378B2 (en) | 2001-10-10 | 2015-12-29 | Peregrine Semiconductor Corpopration | Switch circuit and method of switching radio frequency signals |
| US10812068B2 (en) | 2001-10-10 | 2020-10-20 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10797694B2 (en) | 2001-10-10 | 2020-10-06 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10790820B2 (en) | 2001-10-10 | 2020-09-29 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10622993B2 (en) | 2001-10-10 | 2020-04-14 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US9680416B2 (en) | 2004-06-23 | 2017-06-13 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US9369087B2 (en) | 2004-06-23 | 2016-06-14 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
| US10680600B2 (en) | 2005-07-11 | 2020-06-09 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US8954902B2 (en) | 2005-07-11 | 2015-02-10 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10797172B2 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US9087899B2 (en) | 2005-07-11 | 2015-07-21 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US9608619B2 (en) | 2005-07-11 | 2017-03-28 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10818796B2 (en) | 2005-07-11 | 2020-10-27 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US12520525B2 (en) | 2005-07-11 | 2026-01-06 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9130564B2 (en) | 2005-07-11 | 2015-09-08 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10797691B1 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| USRE48944E1 (en) | 2005-07-11 | 2022-02-22 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10622990B2 (en) | 2005-07-11 | 2020-04-14 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10951210B2 (en) | 2007-04-26 | 2021-03-16 | Psemi Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US9177737B2 (en) | 2007-04-26 | 2015-11-03 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US9197194B2 (en) | 2008-02-28 | 2015-11-24 | Peregrine Semiconductor Corporation | Methods and apparatuses for use in tuning reactance in a circuit device |
| US9106227B2 (en) | 2008-02-28 | 2015-08-11 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
| US9293262B2 (en) | 2008-02-28 | 2016-03-22 | Peregrine Semiconductor Corporation | Digitally tuned capacitors with tapered and reconfigurable quality factors |
| US9024700B2 (en) | 2008-02-28 | 2015-05-05 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US9419565B2 (en) | 2013-03-14 | 2016-08-16 | Peregrine Semiconductor Corporation | Hot carrier injection compensation |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10862473B2 (en) | 2018-03-28 | 2020-12-08 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US11018662B2 (en) | 2018-03-28 | 2021-05-25 | Psemi Corporation | AC coupling modules for bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US11418183B2 (en) | 2018-03-28 | 2022-08-16 | Psemi Corporation | AC coupling modules for bias ladders |
| US11870431B2 (en) | 2018-03-28 | 2024-01-09 | Psemi Corporation | AC coupling modules for bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
| US12081211B2 (en) | 2020-01-06 | 2024-09-03 | Psemi Corporation | High power positive logic switch |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100262454B1 (ko) | 2000-08-01 |
| JP3745901B2 (ja) | 2006-02-15 |
| US6130570A (en) | 2000-10-10 |
| TW484236B (en) | 2002-04-21 |
| KR19990029107A (ko) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11112316A (ja) | Ｍｅｓｆｅｔを用いたスイッチ回路 | |
| US7263337B2 (en) | Circuit for boosting DC voltage | |
| EP0789451B1 (en) | Integrated high frequency amplifier | |
| JP3249393B2 (ja) | スイッチ回路 | |
| US5717356A (en) | Low insertion loss switch | |
| US4473757A (en) | Circuit means for converting a bipolar input to a unipolar output | |
| US7026858B2 (en) | Switch semiconductor integrated circuit | |
| JPH0548005B2 (ja) | ||
| EP0782267A2 (en) | Semiconductor switch | |
| US10158285B2 (en) | Circuit and method for operating the circuit | |
| KR100582621B1 (ko) | 스위치 회로 장치 | |
| JP3137055B2 (ja) | 半導体スイッチ回路、この回路の制御方法及びアッテネータ回路 | |
| US20050233706A1 (en) | Switching circuit | |
| US6369641B1 (en) | Biasing circuits | |
| JP3539106B2 (ja) | 高周波用半導体スイッチ回路およびそれを用いた制御方法 | |
| US20130049873A1 (en) | System and method for providing improved impedance matching to rf power transistor using shunt inductance | |
| JP3630545B2 (ja) | Ｒｆ信号スイッチ回路 | |
| CN1639977A (zh) | 高频信号开关 | |
| JP2002261593A (ja) | 化合物半導体スイッチ回路装置 | |
| JP2000295001A (ja) | 高周波切り替えスイッチ回路ｉｃ | |
| JPH09167924A (ja) | 増幅回路 | |
| JP3864477B2 (ja) | 高周波回路 | |
| JP2005005857A (ja) | スイッチ回路装置 | |
| JPH0722887A (ja) | 電力制御装置 | |
| JPH0786899A (ja) | 半導体スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |