JPH11118879A - 半導体ic試験装置 - Google Patents

半導体ic試験装置

Info

Publication number
JPH11118879A
JPH11118879A JP9286621A JP28662197A JPH11118879A JP H11118879 A JPH11118879 A JP H11118879A JP 9286621 A JP9286621 A JP 9286621A JP 28662197 A JP28662197 A JP 28662197A JP H11118879 A JPH11118879 A JP H11118879A
Authority
JP
Japan
Prior art keywords
diagnosis
self
test
peripheral device
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9286621A
Other languages
English (en)
Other versions
JP3323115B2 (ja
Inventor
Yasuo Ito
藤 靖 男 伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP28662197A priority Critical patent/JP3323115B2/ja
Publication of JPH11118879A publication Critical patent/JPH11118879A/ja
Application granted granted Critical
Publication of JP3323115B2 publication Critical patent/JP3323115B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 故障の早期発見を可能にすると共に、管理者
もしくは使用者が時間を浪費することを未然に防止する
ことのできる半導体IC試験装置を提供する。 【解決手段】 試験に必要な信号を伝達するパフォーマ
ンスボードを介して、被測定デバイスをテストヘッドに
搭載し、被測定デバイスを評価する評価手段と、周辺機
器の操作信号に応じてテストヘッド及び評価手段を含む
装置全体の機能、精度が正常か否かを自動的に判定する
自己診断手段と、テストヘッドにパフォーマンスボード
が装着されたか否かを判別するボード装着判別手段と、
周辺機器の非操作状態が所定時間以上継続したか否かを
判別する機器動作判別手段と、テストヘッドにパフォー
マンスボードが装着されず、かつ、周辺機器の非操作状
態が所定時間以上継続したとき、周辺機器の指令とは独
立に自己診断手段に対して自己診断又は簡易自己診断を
実行させる手段とを備えたものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、試験に必要な信号
を伝達するパフォーマンスボードを介して、被測定デバ
イスをテストヘッドに搭載し、この被測定デバイスに信
号を与えてその動作を評価すると共に、周辺機器の操作
信号に応じて評価機能及び精度が正常か否かを自動的に
判定する自己診断機能を備えた半導体IC試験装置に関
する。
【0002】
【従来の技術及び発明が解決しようとする課題】IC,
LSI,VLSIさらにはULSIとデバイスの集積度
及び規模が大きくなるにつれて、これらのデバイスの特
性をテストするにも、デバイスの種類に合ったテスタが
用いられる。代表的なものとしてメモリ用LSIテス
タ、リニアIC用テスタ、EB(Electron Beam )をプ
ローブとするLSIテスタ、レーザビームをプローブと
するLSIテスタ等が使用されている。本明細書ではこ
れらを総称して半導体IC試験装置と呼ぶことにする。
これらの半導体IC試験装置には、周辺機器の操作信号
に応じて評価機能、精度が正常か否かを自己の機能を利
用して自動的に判定する自己診断機能を備えたものがあ
る。
【0003】この自己診断機能は、定期的又は使用者よ
り故障ではないかとの連絡が入ったときに実行せしめら
れる。図8はこの種の自己診断の手順を示すフローチャ
ートである。すなわち、ステップ101 にて使用者より故
障ではないかと連絡が入ったとすると、ステップ102 に
て自己診断を開始する。自己診断は簡易的な自己診断
(以下、簡易自己診断と称する)においては数分あるい
は数十分の時間を要し、細かい点まで本格的に行う自己
診断(以下、単に自己診断と称する)においては長いも
ので1時間程度の時間を要する。その所要時間は装置の
種類によって幾分異なるため、ステップ103 にて予め定
めた時間の経過後に自己診断は終了したか否かを判定す
る。もし、自己診断を終了していないと判定した場合に
は故障と見做してステップ104 で修理動作に入り、その
後、ステップ102 〜104 の処理を繰返す。ステップ104
にて自己診断は終了したと判定した場合にはステップ10
5 にて半導体IC試験装置は故障では無いと表示装置に
表示したり、ラインプリンタでプリントアウトしたりす
る。なお、定期的に自己診断を実行する場合には、ステ
ップ101 の処理に代えて、週に1回程度、キーボード等
の周辺機器を操作し、ステップ102 以下の処理を実行す
る。
【0004】上述した従来の半導体IC試験装置にあっ
ては、故障の早期発見ができ難く、また、定期的に自己
診断をする場合、管理者がそのための操作を必要とし、
故障の連絡によって自己診断をする場合には、その使用
中に故障ではないかと気付くまで使用者の貴重な時間を
無駄にするという問題があった。
【0005】本発明は上記の課題を解決するためになさ
れたもので、故障の早期発見を可能にすると共に、管理
者もしくは使用者が時間を浪費することを未然に防止で
きる半導体IC試験装置を提供することを目的とする。
【0006】
【課題を解決するための手段】請求項1に係る発明は、
試験に必要な信号を伝達するパフォーマンスボードを介
して、被測定デバイスをテストヘッドに搭載し、被測定
デバイスを評価する評価手段と、周辺機器の操作信号に
応じてテストヘッド及び評価手段を含む装置全体の機
能、精度が正常か否かを自己の機能を利用して自動的に
判定する自己診断手段とを備えた半導体IC試験装置に
おいて、テストヘッドにパフォーマンスボードが装着さ
れたか否かを判別するボード装着判別手段と、周辺機器
の非操作状態が所定時間以上継続したか否かを判別する
機器動作判別手段と、ボード装着判別手段及び機器動作
判別手段の出力信号に基づき、テストヘッドにパフォー
マンスボードが装着されず、かつ、周辺機器の非操作状
態が所定時間以上継続したとき、周辺機器の指令とは独
立に自己診断手段に対して自己診断を実行させる自己診
断指令手段と、を備えたことを特徴とするものである。
【0007】請求項2に係る発明は、試験に必要な信号
を伝達するパフォーマンスボードを介して、被測定デバ
イスをテストヘッドに搭載し、被測定デバイスを評価す
る評価手段と、周辺機器の操作信号に応じてテストヘッ
ド及び評価手段を含む装置全体の機能、精度が正常か否
かを自己の機能を利用して自動的に判定する自己診断手
段とを備えた半導体IC試験装置において、テストヘッ
ドにパフォーマンスボードが装着されたか否かを判別す
るボード装着判別手段と、周辺機器の非操作状態が所定
時間以上継続したか否かを判別する機器動作判別手段
と、ボード装着判別手段及び機器動作判別手段の出力信
号に基づき、テストヘッドにパフォーマンスボードが装
着されず、かつ、周辺機器の非操作状態が所定時間以上
継続したとき、周辺機器の指令とは独立に自己診断手段
に対して簡易的な自己診断を実行させる簡易自己診断指
令手段と、を備えたことを特徴とするものである。
【0008】請求項3に係る発明は、請求項1又は2に
記載の半導体IC試験装置において、ボード装着判別手
段は、テストヘッドのパフォーマンスボードの装着面に
可動部が突出し、パフォーマンスボードの装着時にその
装着面まで押込まれて動作する一つ又は複数のスイッチ
でなることを特徴とするものである。
【0009】
【発明の実施の形態】以下、本発明を好適な実施形態に
基づいて詳細に説明する。図1は本発明の第1の実施形
態の構成を示すブロック図である。同図において、被測
定デバイス1が、パフォーマンスボード2を介して、試
験本体部10に搭載される一方、試験本体部10にキー
ボードを含む周辺機器3が接続されている。試験本体部
10は、テストヘッド11、評価手段12、自己診断手段1
3、ボード装着判別手段14、機器動作判別手段15及び自
己診断指令手段16を備えている。
【0010】このうち、テストヘッド11は、パフォーマ
ンスボード2を介して、被測定デバイス1を装着し、被
測定デバイス1に印加する電源、タイミングジェネレー
タ及びパターンジェネレータ等の各出力部、並びにデバ
イス出力を評価手段12に取込むための入力部とで構成さ
れ、評価手段12は被測定デバイス1の評価を行う部分で
ある。この場合、評価手段12は周辺機器3からの指令に
応じて動作する。周辺機器3としては、一般に、キーボ
ード、フロッピーディスク、ラインプリンタ、DAT
(Digital Audio Tape)等が用いられ、このうちのいず
れからも被測定デバイスの評価、自己診断及び簡易自己
診断の指令を入力できるようになっている。
【0011】一方、自己診断手段13は周辺機器3の自己
診断指令に応じて、テストヘッド11及び評価手段12を含
む装置全体の機能、精度が正常か否かを自動的に判定す
るものである。従来装置においては、定期的あるいは故
障の連絡があった場合に周辺機器3を操作して、自己診
断手段13を動作させていたが、本実施形態では周辺機器
3の操作とは無関係に、夜間等の空き時間を有効に活用
して、自己診断を実行する機能を付加したものである。
【0012】そこで、テストヘッド11上にパフォーマン
スボード2が装着されたか否かを判別するボード装着判
別手段14と、周辺機器3から信号が入力されない時間が
所定値を超えたか否かを判別する機器動作判別手段15
と、これら二つの判別手段の出力に基づき、テストヘッ
ド11にパフォーマンスボード2が装着されず、かつ、周
辺機器3の非操作状態が所定時間以上継続したとき、周
辺機器3の指令とは独立に自己診断手段13に対して自己
診断を実行させる自己診断指令手段16とを備えている。
【0013】因みに、機器動作判別手段15は所定の周波
数でパルスを発生するパルス発生回路151 と、周辺機器
3の非操作時にパルス発生回路151 の信号を通過させ、
周辺機器3の操作時にパルス発生回路151 の信号を遮断
するアナログスイッチ152 と、アナログスイッチ152 を
介して、所定数のパルスが連続して到来したとき自己診
断を指令する信号を出力する待ち時間判定回路153 とで
構成されている。
【0014】図2及び図3はボード装着判別手段14の詳
細な構成及びその動作状態を示す斜視図である。ここ
で、テストヘッド11上にパフォーマンスボード2が装着
される。このパフォーマンスボード2の装着部位の4隅
にボード装着判別スイッチ14A〜14D が配設されてい
る。これらのボード装着判別スイッチのうち、ボード装
着判別スイッチ14A に着目すると、パフォーマンスボー
ド2を持ち上げたとき、図3(a)に示すように、その
可動部がパフォーマンスボード2の装着面に突出し、反
対に、パフォーマンスボード2を装着したとき、図3
(b)に示すように、可動部がパフォーマンスボード2
の装着面まで押込まれる構成のものが用いられる。図4
は機器動作判別手段15の詳細な構成を示す回路図であ
る。ここで、パルス発生回路151 が、周辺機器3の操作
信号に応じてオン、オフ制御されるアナログスイッチ15
2 を介して、待ち時間判定回路153 が接続されている。
【0015】上記のように構成された第1の実施形態の
動作について以下に説明する。先ず、半導体ICの試験
を実施するとき、パフォーマンスボード2を介して、被
測定デバイス1をテストヘッド11に装着する。そして、
使用者が周辺機器3としての、例えばキーボードを操作
し評価手段12に対して評価指令を与える。これによっ
て、評価手段12はテストヘッド11を動作させて試験信号
を被測定デバイス1に加えると共に、被測定デバイス1
の出力信号を取込んでその評価を行う。
【0016】次に、使用者が任意時点にて、積極的に自
己診断又は簡易自己診断を実行させる場合、テストヘッ
ド11上から被測定デバイス1はもちろんのことパフォー
マンスボード2も取外される。そして、周辺機器3を操
作して自己診断手段13に自己診断指令又は簡易自己診断
指令を与えると、自己診断手段13が自己診断を開始し
て、テストヘッド11及び評価手段12を含む装置全体の診
断、すなわち、各部の機能、精度が正常であるか否かを
判定する。
【0017】次に、夜間等において、テストヘッド11上
にパフォーマンスボード2が装着されず、かつ、周辺機
器3が所定時間以上操作されないとき、ボード装着判別
スイッチ14が自己診断を可能にする信号を自己診断指令
手段16に加える。一方、機器動作判別手段15を構成する
パルス発生回路151 は、図5(a)に示したように、所
定の周波数、例えば、50Hz (又は60Hz )のパル
スを発生してアナログスイッチ152 に加える。周辺機器
3はこれが操作されていないとき、図5(b)に示した
ように、「H」の無入力信号を出力し、これに応じてア
ナログスイッチ152 がオン状態にされる。待ち時間判定
回路153 は連続的に送り込まれるパルスを計数し、図5
(c)に示したように、その計数値が所定数に到達した
とき、例えば、1時間に対応する数に到達したとき、自
己診断開始指令を自己診断指令手段16に加える。自己診
断指令手段16はボード装着判別手段14から自己診断の実
行可能信号が加えられたことを条件として、機器動作判
別手段15の自己診断開始指令に応じて自己診断手段13を
動作させる。これによって、夜間等、工場が稼働を停止
した時間を有効に利用しての自己診断が自動的に行われ
る。
【0018】図6は上記の自己診断を実行するボード装
着判別スイッチ14、機器動作判別手段15及び自己診断指
令手段16の手順を示すフローチャートである。同図にお
いて、最初のステップ111 にてテストヘッド11にパフォ
ーマンスボード2が装着されていないか否かを判定し、
装着されていないと判定した場合に限りステップ112で
周辺機器3が動いていないか否かを判定する。そして、
動いていないと判定した場合にはステップ113 で所定の
待ち時間を経過したか否かを判定する。ここで、所定の
待ち時間を経過したと判定した場合には、ステップ114
にて「セットアップ」すなわち「自己診断実行準備」を
し、所定の待ち時間を経過していないときステップ115
で「セットアップ解除」すなわち「自己診断実行準備の
解除」をした後、再びステップ113 の処理に戻る。ステ
ップ114 にて「セットアップ」すなわち「自己診断実行
準」が行われた場合、ステップ116 にて自己診断を実行
し、ステップ117 にて自己診断の全工程を終了したか否
かを判定し、終了していなければステップ116 ,117 の
処理を繰返し、終了した段階で一連の処理を終わる。
【0019】かくして、本実施形態によれば、テストヘ
ッド11にパフォーマンスボード2が装着されず、かつ、
周辺機器3の非操作状態が所定時間以上継続したとき、
周辺機器3の指令とは独立に自己診断手段13に対して自
己診断を実行させるので、故障の早期発見が可能になる
と共に、管理者もしくは使用者が時間を浪費することを
未然に防止できる。
【0020】図7は本発明の第2の実施形態の構成を示
すブロック図であり、図中、第1の実施形態を示す図1
と同一又は同一の機能を有する要素には同一の符号を付
してその説明を省略する。ここでは、簡易自己診断指令
手段16A が自己診断手段13に対して簡易自己診断指令を
出力し、この簡易自己診断に対応して待ち時間の短い待
ち時間判定回路153Aを備えた点が図1と構成を異にして
いる。
【0021】前述したように、周辺機器3を操作するこ
とによって、自己診断手段13に対して自己診断と簡易自
己診断の指令を随時選択入力することができた。一方、
図1乃至図6を用いて説明した第1の実施形態は夜間
等、比較的長時間に亘って実試験の停止状態が続いたと
き、自己診断を自動的に実行するものであるのに対し
て、図7に示した第2の実施形態は、比較的短い空き時
間があった場合に、簡易自己診断を自動的に実行するも
のである。そこで、待ち時間判定回路153Aは図1に示し
た待ち時間判定回路153 よりも数分の一程度の短い時間
で簡易自己診断指令を出力すると、簡易自己診断指令手
段16A が自己診断手段13に対して簡易自己診断を実施す
る指令を与える。この簡易自己診断については、図2乃
至図6を用いて説明したと略同様であり、その説明に用
いた「自己診断」を「簡易自己診断」と読替えるだけで
十分に理解できると推測されるのでその説明を省略す
る。
【0022】かくして、第2の実施形態によれば、テス
トヘッド11にパフォーマンスボード2が装着されず、か
つ、周辺機器3の非操作状態が所定時間以上継続したと
き、周辺機器3の指令とは独立に自己診断手段13に対し
て簡易自己診断を実行させるので、故障の早期発見が可
能になると共に、管理者もしくは使用者が時間を浪費す
ることを未然に防止できる。
【0023】なお、上記実施形態ではボード装着判別手
段14としてボード装着判別スイッチ14A 〜14D をパフォ
ーマンスボード2の装着面の隅の4箇所に設置して、パ
フォーマンスボード2の装着の有無、すなわち、試験中
か否かを検出するようにしたが、パフォーマンスボード
2の寸法、形状が異なった場合にはボード装着判別スイ
ッチの個数を適宜増減しても同様な動作を行わせること
ができる。
【0024】また、ボード装着判別スイッチ14A 〜14D
として、可動部が出入りする形式のものを使用したが、
この代わりに静電容量を利用した近接スイッチ、光の通
過、遮断を利用した光スイッチ等を使用することもでき
る。
【0025】
【発明の効果】以上の説明によって明らかなように、本
発明によれば、テストヘッドにパフォーマンスボードが
装着されたか否かをボード装着判別手段によって判別す
る一方、周辺機器の非操作状態が所定時間以上継続した
か否かを機器動作判別手段によって判別し、自己診断指
令手段又は簡易自己診断指令手段がこれらの判別手段の
出力に基づき、テストヘッドにパフォーマンスボードが
装着されず、かつ、周辺機器の非操作状態が所定時間以
上継続したとき、周辺機器の指令とは独立に自己診断手
段に対して自己診断又は簡易自己診断を実行させるよう
にしたので、故障の早期発見が可能になると共に、管理
者もしくは使用者が時間を浪費することを未然に防止で
きる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の構成を示すブロック
図。
【図2】図1に示した実施形態を構成するボード装着判
別スイッチの装着例を示す斜視図。
【図3】図2に示したボード装着判別スイッチの動作状
態を示す斜視図。
【図4】図1に示した実施形態を構成する機器動作判別
手段の詳細な構成を示す回路図。
【図5】図1に示した実施形態の動作を説明するための
タイムチャート。
【図6】図1に示した実施形態の主要な機能を実行する
MCUの具体的な処理手順を示すフローチャート。
【図7】本発明の第2の実施形態の構成を示すブロック
図。
【図8】従来の半導体IC試験装置の自己診断操作を説
明するためのフローチャート。
【符号の説明】
1 被測定デバイス 2 パフォーマンスボード 3 周辺機器 10 試験本体部 11 テストヘッド 12 評価手段 13 自己診断手段 14 ボード装着判別手段 14A〜14D ボード装着判別スイッチ 15 機器動作判別手段 16 自己診断指令手段 16A 簡易自己診断指令手段 151 パルス発生回路 152 アナログスイッチ 153,153A 待ち時間判定回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】試験に必要な信号を伝達するパフォーマン
    スボードを介して、被測定デバイスをテストヘッドに搭
    載し、前記被測定デバイスを評価する評価手段と、周辺
    機器の操作信号に応じて前記テストヘッド及び評価手段
    を含む装置全体の機能、精度が正常か否かを自己の機能
    を利用して自動的に判定する自己診断手段とを備えた半
    導体IC試験装置において、 前記テストヘッドに前記パフォーマンスボードが装着さ
    れたか否かを判別するボード装着判別手段と、 前記周辺機器の非操作状態が所定時間以上継続したか否
    かを判別する機器動作判別手段と、 前記ボード装着判別手段及び前記機器動作判別手段の出
    力信号に基づき、前記テストヘッドに前記パフォーマン
    スボードが装着されず、かつ、前記周辺機器の非操作状
    態が所定時間以上継続したとき、前記周辺機器の指令と
    は独立に前記自己診断手段に対して自己診断を実行させ
    る自己診断指令手段と、 を備えたことを特徴とする半導体IC試験装置。
  2. 【請求項2】試験に必要な信号を伝達するパフォーマン
    スボードを介して、被測定デバイスをテストヘッドに搭
    載し、前記被測定デバイスを評価する評価手段と、周辺
    機器の操作信号に応じて前記テストヘッド及び評価手段
    を含む装置全体の機能、精度が正常か否かを自己の機能
    を利用して自動的に判定する自己診断手段とを備えた半
    導体IC試験装置において、 前記テストヘッドに前記パフォーマンスボードが装着さ
    れたか否かを判別するボード装着判別手段と、 前記周辺機器の非操作状態が所定時間以上継続したか否
    かを判別する機器動作判別手段と、 前記ボード装着判別手段及び前記機器動作判別手段の出
    力信号に基づき、前記テストヘッドに前記パフォーマン
    スボードが装着されず、かつ、前記周辺機器の非操作状
    態が所定時間以上継続したとき、前記周辺機器の指令と
    は独立に前記自己診断手段に対して簡易的な自己診断を
    実行させる簡易自己診断指令手段と、 を備えたことを特徴とする半導体IC試験装置。
  3. 【請求項3】前記ボード装着判別手段は、前記テストヘ
    ッドの前記パフォーマンスボードの装着面に可動部が突
    出し、前記パフォーマンスボードの装着時にその装着面
    まで押込まれて動作する一つ又は複数のスイッチでなる
    ことを特徴とする請求項1又は2に記載の半導体IC試
    験装置。
JP28662197A 1997-10-20 1997-10-20 半導体ic試験装置 Expired - Lifetime JP3323115B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28662197A JP3323115B2 (ja) 1997-10-20 1997-10-20 半導体ic試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28662197A JP3323115B2 (ja) 1997-10-20 1997-10-20 半導体ic試験装置

Publications (2)

Publication Number Publication Date
JPH11118879A true JPH11118879A (ja) 1999-04-30
JP3323115B2 JP3323115B2 (ja) 2002-09-09

Family

ID=17706788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28662197A Expired - Lifetime JP3323115B2 (ja) 1997-10-20 1997-10-20 半導体ic試験装置

Country Status (1)

Country Link
JP (1) JP3323115B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1881331A4 (en) * 2005-05-12 2009-01-07 Advantest Corp TEST DEVICE, DIAGNOSTICS PROGRAM AND DIAGNOSTIC PROCEDURE
EP1876458A4 (en) * 2005-03-30 2009-01-07 Advantest Corp DIAGNOSTIC PROGRAM, SWITCHING PROGRAM, TEST DEVICE, AND DIAGNOSTIC METHOD
JP2011149950A (ja) * 2003-03-31 2011-08-04 Intest Corp テストヘッド位置決めシステムと方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011149950A (ja) * 2003-03-31 2011-08-04 Intest Corp テストヘッド位置決めシステムと方法
EP1876458A4 (en) * 2005-03-30 2009-01-07 Advantest Corp DIAGNOSTIC PROGRAM, SWITCHING PROGRAM, TEST DEVICE, AND DIAGNOSTIC METHOD
KR100919942B1 (ko) 2005-03-30 2009-10-05 가부시키가이샤 어드밴티스트 진단 프로그램, 교체 프로그램, 시험 장치, 및 진단 방법
US7802140B2 (en) 2005-03-30 2010-09-21 Advantest Corporation Diagnostic program, a switching program, a testing apparatus, and a diagnostic method
EP1881331A4 (en) * 2005-05-12 2009-01-07 Advantest Corp TEST DEVICE, DIAGNOSTICS PROGRAM AND DIAGNOSTIC PROCEDURE
KR100949281B1 (ko) * 2005-05-12 2010-03-25 가부시키가이샤 어드밴티스트 시험 장치, 진단 프로그램 및 진단 방법

Also Published As

Publication number Publication date
JP3323115B2 (ja) 2002-09-09

Similar Documents

Publication Publication Date Title
JP3323115B2 (ja) 半導体ic試験装置
EP1790989A1 (en) Test emulator, emulation program, and semiconductor device manufacturing method
KR20030022821A (ko) 반도체 테스트 시스템에 있어서의 범용 오퍼레이팅시스템을 이용한 고 시간 정밀도의 시퀀스 발생
JP2005191522A (ja) ウェハバーンインシステムにおけるvsパラメータ測定装置
JP2000111596A (ja) 静電気試験装置
US7076418B1 (en) Method and device for system simulation of microcontrollers/microprocessors and corresponding peripheral modules
JP2976686B2 (ja) Ic試験方法及びicテスタ
WO1996004562A1 (en) A method and a system for moving a measuring means above a test object
JP3220040B2 (ja) 半導体試験装置の自己診断実行方式
JP3986670B2 (ja) スクリーンセーバ制御装置及びその装置での処理をコンピュータにて行わせるためのプログラムを格納した記憶媒体
JPH10320080A (ja) 情報処理装置のリセット回路およびリセット方法
JP2000346883A (ja) 測定装置
JPH03263233A (ja) 自己診断制御方式
JPH06265594A (ja) Ic試験装置
CN121560772A (zh) 一种基于RunLoop的卡顿检测方法及相关装置
JP2599795B2 (ja) マイクロプロセッサ搭載回路の試験方法
KR940007810B1 (ko) 컴퓨터용 키보드의 자동모드 전환 표시방법
JPH0557678U (ja) Ic試験装置
JP2005207868A (ja) 半導体装置の試験装置
JPS6078362A (ja) 自動試験装置の機能チエツク方式
JPH10239396A (ja) Ic試験装置
JPH04241608A (ja) 自動運転システムのテスト自動化方式
Brunton High-sample-rate multiprocessor-based oscilloscopes
JPH06175630A (ja) ディスプレイモニタ測定システム
JPS63313241A (ja) 回路基板試験プログラム起動方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8