JPH11118890A - 回路故障検出方法及び回路故障検出回路 - Google Patents
回路故障検出方法及び回路故障検出回路Info
- Publication number
- JPH11118890A JPH11118890A JP9304948A JP30494897A JPH11118890A JP H11118890 A JPH11118890 A JP H11118890A JP 9304948 A JP9304948 A JP 9304948A JP 30494897 A JP30494897 A JP 30494897A JP H11118890 A JPH11118890 A JP H11118890A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- change point
- monitoring
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 54
- 238000012544 monitoring process Methods 0.000 claims description 30
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 使用するＲＡＭの入力端子数の制限等でパリ
ティチェックが出来ない場合に、有効利用できる回路断
検出技術を提供する。また、信号線数を少なく、規模を
小さくして消費電力の低減を図る。 【解決手段】 データに強制的に変化点を付与し、検出
部１４でデータの変化点を監視することにより回路故障
の検出を行う。データの一部を反転させることによって
データに強制的に変化点を付与する方法を採ることもで
きる。その場合、検出部でデータの変化点を監視し、変
化点がなくなった場合に故障、変化点がある場合に正常
と判定する方法を採用することができる。
ティチェックが出来ない場合に、有効利用できる回路断
検出技術を提供する。また、信号線数を少なく、規模を
小さくして消費電力の低減を図る。 【解決手段】 データに強制的に変化点を付与し、検出
部１４でデータの変化点を監視することにより回路故障
の検出を行う。データの一部を反転させることによって
データに強制的に変化点を付与する方法を採ることもで
きる。その場合、検出部でデータの変化点を監視し、変
化点がなくなった場合に故障、変化点がある場合に正常
と判定する方法を採用することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、伝送装置及びその
他の電子装置の故障監視技術に関し、特に、信号線を増
やすことなく簡単に回路故障を検出するのに有効な回路
故障検出方法及び回路故障検出回路に関する。
他の電子装置の故障監視技術に関し、特に、信号線を増
やすことなく簡単に回路故障を検出するのに有効な回路
故障検出方法及び回路故障検出回路に関する。
【０００２】
【従来の技術】従来の回路断（故障）検出回路の一例を
図４に示す。この従来の回路断検出回路５では、パリテ
ィ演算部２１、パリティ検出部２２、書き込みリセット
信号を出力するＷＲ生成回路１２、読み出しリセット信
号を出呂ｋするＲＲ生成回路１５から構成されており、
他に外部メモリであるＲＡＭ２を有する。ｃｌｋ１０５
はこの回路断検出回路５のクロック信号を示している。
図４に示す。この従来の回路断検出回路５では、パリテ
ィ演算部２１、パリティ検出部２２、書き込みリセット
信号を出力するＷＲ生成回路１２、読み出しリセット信
号を出呂ｋするＲＲ生成回路１５から構成されており、
他に外部メモリであるＲＡＭ２を有する。ｃｌｋ１０５
はこの回路断検出回路５のクロック信号を示している。
【０００３】次に動作について説明する。まず、ＲＡＭ
２への書き込み動作に関して説明する。外部より入力デ
ータ１０１が入力されると、パリティ演算部２１にて入
力パリティ１２０が計算され、入力データ１０１の８本
と、入力パリティ１２０の１本の計９本が、ＦＰ（フレ
ームパルス）入力信号１０２に基づいて、ＷＲ生成回路
１２より出力されるＷＲパルス１２２のタイミングによ
りＲＡＭ２に入力される。
２への書き込み動作に関して説明する。外部より入力デ
ータ１０１が入力されると、パリティ演算部２１にて入
力パリティ１２０が計算され、入力データ１０１の８本
と、入力パリティ１２０の１本の計９本が、ＦＰ（フレ
ームパルス）入力信号１０２に基づいて、ＷＲ生成回路
１２より出力されるＷＲパルス１２２のタイミングによ
りＲＡＭ２に入力される。
【０００４】次に、ＲＡＭ２からの読み出しについて説
明する。ＲＡＭ２からは、出力データ１０３の８本と出
力パリティ１２１の１本が出力される。出力データ１０
３はパリティ検出部２２に入力され、パリティ演算を行
い、出力パリティ１２１と比較を行う。比較を行った結
果、誤りがあった場合には、故障検出信号１０４が故障
検出を示し、比較の結果誤りがない場合には、故障検出
信号１０４が故障無しを示す。
明する。ＲＡＭ２からは、出力データ１０３の８本と出
力パリティ１２１の１本が出力される。出力データ１０
３はパリティ検出部２２に入力され、パリティ演算を行
い、出力パリティ１２１と比較を行う。比較を行った結
果、誤りがあった場合には、故障検出信号１０４が故障
検出を示し、比較の結果誤りがない場合には、故障検出
信号１０４が故障無しを示す。
【０００５】
【発明が解決しようとする課題】第一の問題点は、デー
タの本数が８本の時に、パリティを付与するとデータ本
数は９本となり、ＲＡＭの入力が８本しかない場合には
使用できず、入力９本のＲＡＭを用意しなければならな
いことである。
タの本数が８本の時に、パリティを付与するとデータ本
数は９本となり、ＲＡＭの入力が８本しかない場合には
使用できず、入力９本のＲＡＭを用意しなければならな
いことである。
【０００６】第二の問題点は、同容量のＲＡＭを作成す
る場合、入力パリティー及び出力パリティーの分だけ信
号線数が多くなるので、規模が大きくなり、消費電力も
増大することである。
る場合、入力パリティー及び出力パリティーの分だけ信
号線数が多くなるので、規模が大きくなり、消費電力も
増大することである。
【０００７】
【発明の目的】本発明の目的は、使用するＲＡＭの入力
端子数の制限等でパリティチェックが出来ない場合に、
有効利用できる回路断検出技術を提供することにある。
本発明の他の目的は、信号線数を少なく、規模を小さく
して消費電力の低減を図ることである。
端子数の制限等でパリティチェックが出来ない場合に、
有効利用できる回路断検出技術を提供することにある。
本発明の他の目的は、信号線数を少なく、規模を小さく
して消費電力の低減を図ることである。
【０００８】
【課題を解決するための手段】本発明の回路故障検出方
法では、データに強制的に変化点を付与し、検出部でデ
ータの変化点を監視することにより回路故障の検出を行
う方法を採用した。ここで、データの一部を反転させる
ことによってデータに強制的に変化点を付与する方法を
採ることもできる。その場合、検出部でデータの変化点
を監視し、変化点がなくなった場合に故障、変化点があ
る場合に正常と判定する方法を採用することができる。
また、データの一部を反転させる際に特定のビットを反
転する監視ビット反転回路を用い、反転させたデータを
復元回路により復元させて外部へ出力する方法を採用す
ることもできる。一方、本発明の回路故障検出回路で
は、入力データの一部を反転して記憶手段に出力する監
視ビット反転回路と、記憶手段から出力されるデータを
復元して出力する監視ビット復元回路と、記憶手段から
出力されるデータの変化点を監視し、変化点がない場合
に故障検出信号を出力する変化点検出回路とを含む構成
とした。その場合、記憶手段及び監視ビット反転回路に
対し、入力データの書き込みリセット信号を出力するＷ
Ｒ生成回路と、記憶手段及び監視ビット復元回路に対
し、データの読み出しリセット信号を出力するＲＲ生成
回路とを有する構成とすることもできる。また、監視ビ
ット反転回路は、入力データに対して特定のビットを反
転させる機能を有する構成とすることもできる。
法では、データに強制的に変化点を付与し、検出部でデ
ータの変化点を監視することにより回路故障の検出を行
う方法を採用した。ここで、データの一部を反転させる
ことによってデータに強制的に変化点を付与する方法を
採ることもできる。その場合、検出部でデータの変化点
を監視し、変化点がなくなった場合に故障、変化点があ
る場合に正常と判定する方法を採用することができる。
また、データの一部を反転させる際に特定のビットを反
転する監視ビット反転回路を用い、反転させたデータを
復元回路により復元させて外部へ出力する方法を採用す
ることもできる。一方、本発明の回路故障検出回路で
は、入力データの一部を反転して記憶手段に出力する監
視ビット反転回路と、記憶手段から出力されるデータを
復元して出力する監視ビット復元回路と、記憶手段から
出力されるデータの変化点を監視し、変化点がない場合
に故障検出信号を出力する変化点検出回路とを含む構成
とした。その場合、記憶手段及び監視ビット反転回路に
対し、入力データの書き込みリセット信号を出力するＷ
Ｒ生成回路と、記憶手段及び監視ビット復元回路に対
し、データの読み出しリセット信号を出力するＲＲ生成
回路とを有する構成とすることもできる。また、監視ビ
ット反転回路は、入力データに対して特定のビットを反
転させる機能を有する構成とすることもできる。
【０００９】（作用）本発明の回路断検出技術では、パ
リティチェックが行えない場合に、故障の検出を行うこ
とができる。具体的には、データに強制的に変化点を付
与し、検出部では、データに変化点があるかを監視し、
変化点がなくなった場合に故障と判定する。即ち、本発
明では、データ信号に監視用の制御ビットを付与するこ
とで監視を行っているために、新たに信号線を付与する
必要性がない。
リティチェックが行えない場合に、故障の検出を行うこ
とができる。具体的には、データに強制的に変化点を付
与し、検出部では、データに変化点があるかを監視し、
変化点がなくなった場合に故障と判定する。即ち、本発
明では、データ信号に監視用の制御ビットを付与するこ
とで監視を行っているために、新たに信号線を付与する
必要性がない。
【００１０】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図１〜図３を参照して説明する。図１は本発
明の実施の形態に係る回路故障（断）検出回路を示すブ
ロック図であり、図２は変化点検出回路の構成例である
モノマルチを示すブロック図、図３は同実施の形態に係
る回路断検出回路の動作タイムチャートである。なお、
これらの図において、従来の図４と基本的に同一構成要
素については同一符号を付してある。
について、図１〜図３を参照して説明する。図１は本発
明の実施の形態に係る回路故障（断）検出回路を示すブ
ロック図であり、図２は変化点検出回路の構成例である
モノマルチを示すブロック図、図３は同実施の形態に係
る回路断検出回路の動作タイムチャートである。なお、
これらの図において、従来の図４と基本的に同一構成要
素については同一符号を付してある。
【００１１】（構成の説明）本実施の形態に係る回路断
検出回路１は、図１に示すように、入力データ１０１の
一部を反転してＲＡＭ（記憶手段）２に出力する監視ビ
ット反転回路１１と、記憶手段２から出力されるデータ
１０７を復元して出力する監視ビット復元回路１３と、
記憶手段２から出力されるデータ１０７の変化点を監視
し、変化点がない場合に故障検出信号１０４を出力する
変化点検出回路とを含む。
検出回路１は、図１に示すように、入力データ１０１の
一部を反転してＲＡＭ（記憶手段）２に出力する監視ビ
ット反転回路１１と、記憶手段２から出力されるデータ
１０７を復元して出力する監視ビット復元回路１３と、
記憶手段２から出力されるデータ１０７の変化点を監視
し、変化点がない場合に故障検出信号１０４を出力する
変化点検出回路とを含む。
【００１２】さらに、記憶手段２及び監視ビット反転回
路１１に対し、入力データ１０１の書き込みリセット信
号を出力するＷＲ生成回路１２と、記憶手段２及び監視
ビット復元回路１３に対し、データ１０７の読み出しリ
セット信号を出力するＲＲ生成回路とを有する。
路１１に対し、入力データ１０１の書き込みリセット信
号を出力するＷＲ生成回路１２と、記憶手段２及び監視
ビット復元回路１３に対し、データ１０７の読み出しリ
セット信号を出力するＲＲ生成回路とを有する。
【００１３】次いで、これらの詳細について説明する。
まず、監視ビット反転回路１１は、入力データ１０１に
対して特定のビットを反転する機能を有する。入力デー
タ１０１は監視ビット反転回路１１により特定ビットが
反転され、データ１０６として出力される。ＷＲ生成回
路１２はＦＰ（フレームパルス）入力信号１０２により
ＲＡＭ２のＷＲパルス１１０を生成・出力する。
まず、監視ビット反転回路１１は、入力データ１０１に
対して特定のビットを反転する機能を有する。入力デー
タ１０１は監視ビット反転回路１１により特定ビットが
反転され、データ１０６として出力される。ＷＲ生成回
路１２はＦＰ（フレームパルス）入力信号１０２により
ＲＡＭ２のＷＲパルス１１０を生成・出力する。
【００１４】ＲＲ生成回路１５はＲＡＭ２からのＲＲパ
ルス１１１を生成し、ＲＡＭ２に出力する。ＲＡＭ２か
らのデータ１０７は監視ビット復元回路１３に入力さ
れ、監視ビット反転回路１１により反転されたビットを
元に戻した後、出力データ１０３として出力する。ま
た、データ１０７はデータの変化点を検出する変化点検
出回路１４に入力され、変化点がない場合、故障と判定
し、故障検出信号１０４を出力する。
ルス１１１を生成し、ＲＡＭ２に出力する。ＲＡＭ２か
らのデータ１０７は監視ビット復元回路１３に入力さ
れ、監視ビット反転回路１１により反転されたビットを
元に戻した後、出力データ１０３として出力する。ま
た、データ１０７はデータの変化点を検出する変化点検
出回路１４に入力され、変化点がない場合、故障と判定
し、故障検出信号１０４を出力する。
【００１５】図２は、変化点検出回路１４の構成例であ
る。変化点検出回路１４を含むモノマルチ６にデータ１
０７を入力し、データ１０７に変化点がなければ故障検
出信号１０４が出力される。
る。変化点検出回路１４を含むモノマルチ６にデータ１
０７を入力し、データ１０７に変化点がなければ故障検
出信号１０４が出力される。
【００１６】（動作の説明）次に、この回路断検出回路
１の動作について説明する。入力データ１０１が入力さ
れると監視ビット反転回路１１においてデータのある点
でデータを反転する。このある点をＦＰの位置と仮定す
る。このため、ＲＡＭ２から出力されるデータ１０７に
は最長でＦＰの周期で変化点が存在し、この変化点がな
い場合には変化点検出回路１４においてこれを検出し、
故障検出信号１０４を出力する。
１の動作について説明する。入力データ１０１が入力さ
れると監視ビット反転回路１１においてデータのある点
でデータを反転する。このある点をＦＰの位置と仮定す
る。このため、ＲＡＭ２から出力されるデータ１０７に
は最長でＦＰの周期で変化点が存在し、この変化点がな
い場合には変化点検出回路１４においてこれを検出し、
故障検出信号１０４を出力する。
【００１７】動作タイムチャートを示す図３を参照して
説明すると、Ａ１が正常、Ａ２が異常な場合を示してい
る。一例として、入力データ１０１はａｌｌ”０”で、
ＦＰの”１”の位置でデータを反転することとし、変化
点を未検出の場合、即異常と判定する。
説明すると、Ａ１が正常、Ａ２が異常な場合を示してい
る。一例として、入力データ１０１はａｌｌ”０”で、
ＦＰの”１”の位置でデータを反転することとし、変化
点を未検出の場合、即異常と判定する。
【００１８】Ａ１に示すように、監視ビット反転回路１
１において、ＦＰ入力信号１０２が入力された時点で、
入力データ１０１を反転し、データ１０６を出力し、Ｒ
ＡＭ２に書き込まれる。また、ＲＡＭ２から出力された
データ１０７は変化点検出回路１４に入力され、変化点
があるために故障検出信号の出力は故障無しとなる。
１において、ＦＰ入力信号１０２が入力された時点で、
入力データ１０１を反転し、データ１０６を出力し、Ｒ
ＡＭ２に書き込まれる。また、ＲＡＭ２から出力された
データ１０７は変化点検出回路１４に入力され、変化点
があるために故障検出信号の出力は故障無しとなる。
【００１９】次に、異常時の動作をＡ２に示す。監視ビ
ット反転回路１１において、ＦＰ入力信号１０２が入力
された時点で、入力データ１０１を反転し、データ１０
６を出力し、ＲＡＭ２に書き込まれる。また、ＲＡＭ２
から出力されるデータが故障によって”０”の場合、デ
ータ１０７が出力された後、変化点検出回路１４にて変
化点がない場合異常と判定し、故障検出信号１０４を異
常として出力する。
ット反転回路１１において、ＦＰ入力信号１０２が入力
された時点で、入力データ１０１を反転し、データ１０
６を出力し、ＲＡＭ２に書き込まれる。また、ＲＡＭ２
から出力されるデータが故障によって”０”の場合、デ
ータ１０７が出力された後、変化点検出回路１４にて変
化点がない場合異常と判定し、故障検出信号１０４を異
常として出力する。
【００２０】
【発明の効果】第一の効果は、使用予定のＲＡＭにデー
タの本数分しかインタフェースがなく、ＲＡＭの監視が
出来ない場合に、監視が可能という点である。その理由
は、従来のようにＲＡＭの監視に必要としていた信号線
を別途に追加することなく監視できる方法を採用してい
るからである。
タの本数分しかインタフェースがなく、ＲＡＭの監視が
出来ない場合に、監視が可能という点である。その理由
は、従来のようにＲＡＭの監視に必要としていた信号線
を別途に追加することなく監視できる方法を採用してい
るからである。
【００２１】第二の効果は、同容量のＲＡＭを作成する
場合、信号線数が少ないので、規模が小さくでき、消費
電力が低減できるという点である。
場合、信号線数が少ないので、規模が小さくでき、消費
電力が低減できるという点である。
【図１】本発明に係る回路故障検出回路のブロック図で
ある。
ある。
【図２】本発明に係る変化点検出回路の構成例を示すブ
ロック図である。
ロック図である。
【図３】本発明に係る回路故障検出回路の動作タイムチ
ャートである。
ャートである。
【図４】従来例を示す回路故障検出回路のブロック図で
ある。
ある。
１ 回路断検出回路（回路故障検出回路） ２ ＲＡＭ ５ 回路断検出回路（回路故障検出回路） １１ 監視ビット反転回路 １２ ＷＲ生成回路 １３ 監視ビット復元回路 １４ 変化点検出回路 １５ ＲＲ生成回路 ２１ パリティ演算部 ２２ パリティ検出部 １０１ 入力データ １０２ ＦＰ入力 １０３ 出力データ １０４ 故障検出信号 １０５ ｃｌｋ（クロック） １０６ データ １０７ データ １１０ ＷＲパルス １１１ ＲＲパルス １２０ 入力パイティ １２１ 出力パリティ １２２ ＷＲパルス
Claims (7)
- 【請求項１】 データに強制的に変化点を付与し、検出
部でデータの変化点を監視することにより回路故障の検
出を行うことを特徴とする、回路故障検出方法。 - 【請求項２】 前記データの一部を反転させることによ
ってデータに強制的に変化点を付与することを特徴とす
る、請求項１記載の回路故障検出方法。 - 【請求項３】 前記検出部でデータの変化点を監視し、
変化点がなくなった場合に故障、変化点がある場合に正
常と判定することを特徴とする、請求項１又は２記載の
回路故障検出方法。 - 【請求項４】 前記データの一部を反転させる際に特定
のビットを反転する監視ビット反転回路を用い、反転さ
せたデータを復元回路により復元させて外部へ出力する
ことを特徴とする、請求項２又は３記載の回路故障検出
方法。 - 【請求項５】 入力データの一部を反転して記憶手段に
出力する監視ビット反転回路と、記憶手段から出力され
るデータを復元して出力する監視ビット復元回路と、前
記記憶手段から出力されるデータの変化点を監視し、変
化点がない場合に故障検出信号を出力する変化点検出回
路とを含む、回路故障検出回路。 - 【請求項６】 前記記憶手段及び監視ビット反転回路に
対し、入力データの書き込みリセット信号を出力するＷ
Ｒ生成回路と、前記記憶手段及び監視ビット復元回路に
対し、データの読み出しリセット信号を出力するＲＲ生
成回路とを有することを特徴とする、請求項５記載の回
路故障検出回路。 - 【請求項７】 前記監視ビット反転回路は、前記入力デ
ータに対して特定のビットを反転させる機能を有するこ
とを特徴とする、請求項５又は６記載の回路故障検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30494897A JP3225904B2 (ja) | 1997-10-20 | 1997-10-20 | 回路故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30494897A JP3225904B2 (ja) | 1997-10-20 | 1997-10-20 | 回路故障検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11118890A true JPH11118890A (ja) | 1999-04-30 |
| JP3225904B2 JP3225904B2 (ja) | 2001-11-05 |
Family
ID=17939250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30494897A Expired - Fee Related JP3225904B2 (ja) | 1997-10-20 | 1997-10-20 | 回路故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3225904B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108325A (ja) * | 2009-11-18 | 2011-06-02 | Nec Computertechno Ltd | 故障検出回路 |
-
1997
- 1997-10-20 JP JP30494897A patent/JP3225904B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108325A (ja) * | 2009-11-18 | 2011-06-02 | Nec Computertechno Ltd | 故障検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3225904B2 (ja) | 2001-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102267860B1 (ko) | 결함 탐지를 가진 오류 정정 하드웨어 | |
| US8090976B2 (en) | Error correction for digital systems | |
| JP3225904B2 (ja) | 回路故障検出回路 | |
| US8190972B2 (en) | Error checking and correction overlap ranges | |
| JPS62242258A (ja) | 記憶装置 | |
| JPH0773114A (ja) | 宇宙用デジタル計算機のメモリ制御回路 | |
| JP3730877B2 (ja) | エラー報告方式及びその方法 | |
| JP3281982B2 (ja) | データバッファ | |
| JP2820124B2 (ja) | 主記憶装置 | |
| JPH0689236A (ja) | ランダムアクセスメモリ監視回路 | |
| JP2639360B2 (ja) | 並列型時分割タイムスロット入替回路監視方式 | |
| JP2002207641A (ja) | データ転送回路及び故障検出方法 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JPS62166401A (ja) | 電子計算機の多重化システム | |
| JPH08129510A (ja) | メモリデータ訂正装置 | |
| CN117472644A (zh) | 错误确定方法及系统、处理器、内存 | |
| JPH0922387A (ja) | メモリ装置 | |
| JPS6373437A (ja) | パリテイ回路検査方式 | |
| JPH07160591A (ja) | メモリ監視方式 | |
| JPH04195351A (ja) | メモリシステム | |
| JPH09311825A (ja) | Ｒｏｍ監視回路 | |
| JPH04252344A (ja) | コンピュータシステム | |
| JPH06104875A (ja) | シリアルポート | |
| JPS6043753A (ja) | 故障検出回路 | |
| JPH10124402A (ja) | メモリチェック回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |