JPH11120080A - 主記憶装置のデータスワップ管理システム - Google Patents
主記憶装置のデータスワップ管理システムInfo
- Publication number
- JPH11120080A JPH11120080A JP9299490A JP29949097A JPH11120080A JP H11120080 A JPH11120080 A JP H11120080A JP 9299490 A JP9299490 A JP 9299490A JP 29949097 A JP29949097 A JP 29949097A JP H11120080 A JPH11120080 A JP H11120080A
- Authority
- JP
- Japan
- Prior art keywords
- error
- storage device
- history
- main storage
- swap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 １ビットエラー再発の可能性を効果的に抑
え、エラーログの採取が頻発することによる性能低下を
防止し、また２ビットエラー発生を未然に防ぐことので
きる主記憶装置のデータスワップ管理システムを提案す
る。 【解決手段】 主記憶装置２０の１ビットエラーを検出
し、エラー信号を出力するエラー検出手段手段３０、エ
ラー信号に基づいて、１ビットエラーの履歴を主記憶装
置２０のスワップされる領域ごとに保持するエラー履歴
保持手段６０、スワップされる主記憶装置の領域を示す
スワップアドレスを生成する際に、エラー履歴保持手段
のエラー履歴を参照するこにより、１ビットエラーが発
生したことがある主記憶装置の領域を避けてスワップア
ドレスを生成するスワップアドレス生成手段５０とを備
える。
え、エラーログの採取が頻発することによる性能低下を
防止し、また２ビットエラー発生を未然に防ぐことので
きる主記憶装置のデータスワップ管理システムを提案す
る。 【解決手段】 主記憶装置２０の１ビットエラーを検出
し、エラー信号を出力するエラー検出手段手段３０、エ
ラー信号に基づいて、１ビットエラーの履歴を主記憶装
置２０のスワップされる領域ごとに保持するエラー履歴
保持手段６０、スワップされる主記憶装置の領域を示す
スワップアドレスを生成する際に、エラー履歴保持手段
のエラー履歴を参照するこにより、１ビットエラーが発
生したことがある主記憶装置の領域を避けてスワップア
ドレスを生成するスワップアドレス生成手段５０とを備
える。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、主記憶装置と外部
記憶装置間におけるスワップを管理するデータスワップ
管理システムに関し、特に１ビットエラー再発の可能性
を効果的に抑えることを可能とした主記憶装置のデータ
スワップ管理システムに関する。
記憶装置間におけるスワップを管理するデータスワップ
管理システムに関し、特に１ビットエラー再発の可能性
を効果的に抑えることを可能とした主記憶装置のデータ
スワップ管理システムに関する。
【０００２】
【従来の技術】従来、コンピュータの記憶管理において
は、主記憶装置上の余り使われていないデータ領域をデ
ータを磁気ディスク装置等の外部記憶装置に追い出すこ
とにより、主記憶装置に空き領域を作り出すためのデー
タスワップ処理が行なわれている。このデータスワップ
には、例えば最も長い間アクセスされなかった領域をス
ワップの対象とするＬＲＵ（ｌｅａｓｔ−ｒｅｃｅｎｔ
ｌｙ−ｕｓｅｄ）方式などが採用されている。
は、主記憶装置上の余り使われていないデータ領域をデ
ータを磁気ディスク装置等の外部記憶装置に追い出すこ
とにより、主記憶装置に空き領域を作り出すためのデー
タスワップ処理が行なわれている。このデータスワップ
には、例えば最も長い間アクセスされなかった領域をス
ワップの対象とするＬＲＵ（ｌｅａｓｔ−ｒｅｃｅｎｔ
ｌｙ−ｕｓｅｄ）方式などが採用されている。
【０００３】また、情報処理装置の主記憶装置の１ビッ
トエラーについては、ハードウェアにて訂正を行なう機
構が実現されている。一般に、このエラー訂正と共にエ
ラーログが保持され、定期保守の際に参照される。
トエラーについては、ハードウェアにて訂正を行なう機
構が実現されている。一般に、このエラー訂正と共にエ
ラーログが保持され、定期保守の際に参照される。
【０００４】例えば、特開平５−４６４９２号公報及び
特開平４−３３３９４２号公報において、１ビットエラ
ー発生の履歴を残すための技術が提案されている。
特開平４−３３３９４２号公報において、１ビットエラ
ー発生の履歴を残すための技術が提案されている。
【０００５】従来では、上記のような１ビットエラーが
発生した主記憶装置の領域についても、他の領域と区別
することなく無条件に外部記憶装置にデータスワップを
行なっている。
発生した主記憶装置の領域についても、他の領域と区別
することなく無条件に外部記憶装置にデータスワップを
行なっている。
【０００６】
【発明が解決しようとする課題】上述した従来の技術に
おいては、１ビットエラーを検出し、これを訂正して記
憶装置を使用し続けているが、積極的に１ビットエラー
の発生を抑えることは考慮されていない。従って、主記
憶装置上の１ビットエラーを訂正したデータ領域につい
ても、他の領域と区別することなく外部記憶装置にスワ
ップしていた。
おいては、１ビットエラーを検出し、これを訂正して記
憶装置を使用し続けているが、積極的に１ビットエラー
の発生を抑えることは考慮されていない。従って、主記
憶装置上の１ビットエラーを訂正したデータ領域につい
ても、他の領域と区別することなく外部記憶装置にスワ
ップしていた。
【０００７】ところで、１ビットエラーが発生した記憶
装置の領域をそのまま使用していると、１ビットエラー
を再発する可能性が高く、１ビットエラーの頻発を招く
場合もある。
装置の領域をそのまま使用していると、１ビットエラー
を再発する可能性が高く、１ビットエラーの頻発を招く
場合もある。
【０００８】この場合には、エラーログの採取が頻発す
ることになり、性能低下の要因となることもある。その
理由は、１ビットエラー発生の履歴は、一般にエラーロ
グ情報としてだけ保存され、保守作業の際にメモり交換
対象の選別のために利用されるだけであるからである。
また、１ビットエラーが発生する記憶装置の領域は、２
ビットエラーが発生する可能性も高く、信頼性の面でも
問題があった。
ることになり、性能低下の要因となることもある。その
理由は、１ビットエラー発生の履歴は、一般にエラーロ
グ情報としてだけ保存され、保守作業の際にメモり交換
対象の選別のために利用されるだけであるからである。
また、１ビットエラーが発生する記憶装置の領域は、２
ビットエラーが発生する可能性も高く、信頼性の面でも
問題があった。
【０００９】本発明の目的は、１ビットエラーが検出さ
れた主記憶装置をそのまま使用し続けながら、かつ、１
ビットエラー再発の可能性を効果的に抑えて、エラーロ
グの採取が頻発することによる性能低下を防止し、また
２ビットエラー発生を未然に防ぐことのできる主記憶装
置のデータスワップ管理システムを提案することにあ
る。
れた主記憶装置をそのまま使用し続けながら、かつ、１
ビットエラー再発の可能性を効果的に抑えて、エラーロ
グの採取が頻発することによる性能低下を防止し、また
２ビットエラー発生を未然に防ぐことのできる主記憶装
置のデータスワップ管理システムを提案することにあ
る。
【００１０】
【課題を解決するための手段】上記目的を達成する本発
明の主記憶装置のデータスワップ管理システムは、主記
憶装置と外部記憶装置との間で、データのスワップを行
う情報処理装置において、前記主記憶装置の１ビットエ
ラーを検出し、エラー信号を出力するエラー検出手段手
段と、前記エラー信号に基づいて、前記１ビットエラー
の履歴を前記主記憶装置のスワップされる領域ごとに保
持するエラー履歴保持手段と、スワップされる前記主記
憶装置の領域を示すスワップアドレスを生成する際に、
前記エラー履歴保持手段のエラー履歴を参照するこによ
り、１ビットエラーが発生したことがある主記憶装置の
領域を避けて前記スワップアドレスを生成するスワップ
アドレス生成手段とを備えることを特徴とする。
明の主記憶装置のデータスワップ管理システムは、主記
憶装置と外部記憶装置との間で、データのスワップを行
う情報処理装置において、前記主記憶装置の１ビットエ
ラーを検出し、エラー信号を出力するエラー検出手段手
段と、前記エラー信号に基づいて、前記１ビットエラー
の履歴を前記主記憶装置のスワップされる領域ごとに保
持するエラー履歴保持手段と、スワップされる前記主記
憶装置の領域を示すスワップアドレスを生成する際に、
前記エラー履歴保持手段のエラー履歴を参照するこによ
り、１ビットエラーが発生したことがある主記憶装置の
領域を避けて前記スワップアドレスを生成するスワップ
アドレス生成手段とを備えることを特徴とする。
【００１１】上記のようにエラー履歴保持手段のエラー
履歴を参照することにより、１ビットエラーを発生した
ことがある領域をデータスワップに関して低優先とする
ことで、使用頻度が少なくなり１ビットエラー再発の可
能性を抑えることができるようになる。
履歴を参照することにより、１ビットエラーを発生した
ことがある領域をデータスワップに関して低優先とする
ことで、使用頻度が少なくなり１ビットエラー再発の可
能性を抑えることができるようになる。
【００１２】請求項２の本発明の主記憶装置のデータス
ワップ管理システムでは、前記履歴保持手段は、前記１
ビットエラーの履歴を、スワップされる前記主記憶装置
の領域毎に保持することを特徴とする。
ワップ管理システムでは、前記履歴保持手段は、前記１
ビットエラーの履歴を、スワップされる前記主記憶装置
の領域毎に保持することを特徴とする。
【００１３】請求項３の本発明の主記憶装置のデータス
ワップ管理システムでは、前記１ビットエラーが発生し
た前記主記憶装置のアドレスを送出するアドレス送出手
段を備え、前記エラー履歴保持手段は、前記エラー検出
手段からのエラー信号を受信すると、前記アドレス送出
手段から送られたアドレスを含む、前記主記憶装置のス
ワップ単位となる領域毎に、前記１ビットエラーの履歴
を保持することを特徴とする。
ワップ管理システムでは、前記１ビットエラーが発生し
た前記主記憶装置のアドレスを送出するアドレス送出手
段を備え、前記エラー履歴保持手段は、前記エラー検出
手段からのエラー信号を受信すると、前記アドレス送出
手段から送られたアドレスを含む、前記主記憶装置のス
ワップ単位となる領域毎に、前記１ビットエラーの履歴
を保持することを特徴とする。
【００１４】請求項４の本発明の主記憶装置のデータス
ワップ管理システムでは、前記スワップアドレス生成手
段は、前記エラー履歴保持手段に対して履歴参照信号を
送信し、前記エラー履歴保持手段は、前記履歴参照信号
に基づき、前記スワップアドレス生成手段に対して保持
しているエラー履歴信号を送信し、前記スワップアドレ
ス生成手段は、前記エラー履歴保持手段から受信したエ
ラー履歴信号を参照して、１ビットエラーが発生したこ
とがある主記憶装置の領域を避けて前記スワップアドレ
スを生成することを特徴とする。
ワップ管理システムでは、前記スワップアドレス生成手
段は、前記エラー履歴保持手段に対して履歴参照信号を
送信し、前記エラー履歴保持手段は、前記履歴参照信号
に基づき、前記スワップアドレス生成手段に対して保持
しているエラー履歴信号を送信し、前記スワップアドレ
ス生成手段は、前記エラー履歴保持手段から受信したエ
ラー履歴信号を参照して、１ビットエラーが発生したこ
とがある主記憶装置の領域を避けて前記スワップアドレ
スを生成することを特徴とする。
【００１５】請求項５の本発明の主記憶装置のデータス
ワップ管理システムでは、前記スワップアドレス生成手
段は、前記エラー履歴保持手段に対して履歴参照信号を
送信し、前記エラー履歴保持手段は、前記履歴参照信号
に基づき、前記スワップアドレス生成手段に対して保持
しているエラー履歴信号を送信し、前記スワップアドレ
ス生成手段は、前記エラー履歴保持手段から受信したエ
ラー履歴信号を参照して、１ビットエラーの発生回数に
基き１ビットエラーの発生していない主記憶装置の領域
を優先して前記スワップアドレスを生成することを特徴
とする。
ワップ管理システムでは、前記スワップアドレス生成手
段は、前記エラー履歴保持手段に対して履歴参照信号を
送信し、前記エラー履歴保持手段は、前記履歴参照信号
に基づき、前記スワップアドレス生成手段に対して保持
しているエラー履歴信号を送信し、前記スワップアドレ
ス生成手段は、前記エラー履歴保持手段から受信したエ
ラー履歴信号を参照して、１ビットエラーの発生回数に
基き１ビットエラーの発生していない主記憶装置の領域
を優先して前記スワップアドレスを生成することを特徴
とする。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の実
施の形態によるデータスワップ管理システムの構成を示
すブロック図である。
て図面を参照して詳細に説明する。図１は、本発明の実
施の形態によるデータスワップ管理システムの構成を示
すブロック図である。
【００１７】図１において、このデータスワップ管理シ
ステムは、アドレス・データバス１０と、主記憶装置２
０と、エラー検出訂正手段３０と、参照アドレス送出手
段４０と、スワップアドレスを生成するスワップアドレ
ス生成手段として機能する処理装置５０と、エラー履歴
保持手段６０とを備えて構成される。
ステムは、アドレス・データバス１０と、主記憶装置２
０と、エラー検出訂正手段３０と、参照アドレス送出手
段４０と、スワップアドレスを生成するスワップアドレ
ス生成手段として機能する処理装置５０と、エラー履歴
保持手段６０とを備えて構成される。
【００１８】ここで、エラー検出訂正手段３０は、主記
憶装置２０に対してアクセスされるデータの１ビットエ
ラーを検出し、１ビットエラーを検出した場合そのエラ
ーの訂正を行ない、かつエラー履歴保持手段６０に対し
てエラー信号を送出する。
憶装置２０に対してアクセスされるデータの１ビットエ
ラーを検出し、１ビットエラーを検出した場合そのエラ
ーの訂正を行ない、かつエラー履歴保持手段６０に対し
てエラー信号を送出する。
【００１９】参照アドレス送出手段４０は、アクセスさ
れた主記憶装置２０のアドレスをエラー履歴保持手段６
０に送出する。
れた主記憶装置２０のアドレスをエラー履歴保持手段６
０に送出する。
【００２０】エラー履歴保持手段６０は、エラー検出訂
正手段３０からのエラー信号を受信し、参照アドレス送
出手段４０からのアドレスを含む、主記憶装置２０にお
けるデータスワップ単位の領域毎に、１ビットエラーの
履歴を保持する。このエラー履歴保持手段６０のワード
数は、主記憶装置２０のデータスワップ単位の領域数と
等しく設定してある。
正手段３０からのエラー信号を受信し、参照アドレス送
出手段４０からのアドレスを含む、主記憶装置２０にお
けるデータスワップ単位の領域毎に、１ビットエラーの
履歴を保持する。このエラー履歴保持手段６０のワード
数は、主記憶装置２０のデータスワップ単位の領域数と
等しく設定してある。
【００２１】次いで、上記のように構成されるデータス
ワップ管理システムの動作について図２から図４を参照
して説明する。
ワップ管理システムの動作について図２から図４を参照
して説明する。
【００２２】主記憶装置２０は、アドレス・データバス
１０からアドレス信号ＢＡＤを受信すると、このアドレ
ス信号ＢＡＤに基づいて読み出されたデータを、データ
信号ＤＴとして送出する。
１０からアドレス信号ＢＡＤを受信すると、このアドレ
ス信号ＢＡＤに基づいて読み出されたデータを、データ
信号ＤＴとして送出する。
【００２３】図２のフローチャートに示すように、エラ
ー検出訂正手段３０は、主記憶装置２０からのデータ信
号ＤＴを受信すると（ステップ２０１）、これに１ビッ
トエラーが含まれるか否かを判定する（ステップ２０
２）。
ー検出訂正手段３０は、主記憶装置２０からのデータ信
号ＤＴを受信すると（ステップ２０１）、これに１ビッ
トエラーが含まれるか否かを判定する（ステップ２０
２）。
【００２４】１ビットエラーを検出した場合には（ステ
ップ２０３）、１ビットエラーの訂正処理を行ない（ス
テップ２０４）、アドレス・データバス１０に１ビット
エラーが発生したことを示すエラー信号ＥＲＲを送出す
ると共に、データ信号ＢＤＴを送出する（ステップ２０
５，２０６）。
ップ２０３）、１ビットエラーの訂正処理を行ない（ス
テップ２０４）、アドレス・データバス１０に１ビット
エラーが発生したことを示すエラー信号ＥＲＲを送出す
ると共に、データ信号ＢＤＴを送出する（ステップ２０
５，２０６）。
【００２５】エラー検出訂正手段３０が１ビットエラー
を検出しなかった場合には（ステップ２０３）、エラー
信号ＥＲＲを送出せず、データ信号ＢＤＴのみを送出す
る（ステップ２０６）。
を検出しなかった場合には（ステップ２０３）、エラー
信号ＥＲＲを送出せず、データ信号ＢＤＴのみを送出す
る（ステップ２０６）。
【００２６】一方、参照アドレス送出手段４０は、上記
アドレス信号ＢＡＤを保持し、エラー履歴保持手段６０
に対してアドレス信号ＢＡＤ１として送出する。
アドレス信号ＢＡＤを保持し、エラー履歴保持手段６０
に対してアドレス信号ＢＡＤ１として送出する。
【００２７】図３のフローチャートに示すように、エラ
ー履歴保持手段６０は、エラー信号ＥＲＲを受信すると
（ステップ３０１）、アドレス信号ＢＡＤ１が示すアド
レスを含む、主記憶装置２０におけるデータスワップ単
位の領域ごとに、エラーの履歴を保持する（ステップ３
０２）。これにより、主記憶装置２０におけるデータス
ワップ単位ごとに、エラーの履歴がエラー履歴保持手段
６０に蓄積されるものである。
ー履歴保持手段６０は、エラー信号ＥＲＲを受信すると
（ステップ３０１）、アドレス信号ＢＡＤ１が示すアド
レスを含む、主記憶装置２０におけるデータスワップ単
位の領域ごとに、エラーの履歴を保持する（ステップ３
０２）。これにより、主記憶装置２０におけるデータス
ワップ単位ごとに、エラーの履歴がエラー履歴保持手段
６０に蓄積されるものである。
【００２８】ここで、主記憶装置２０と外部記憶装置
（図示せず）との間で、データのスワップが必要になっ
た場合の動作を説明する。
（図示せず）との間で、データのスワップが必要になっ
た場合の動作を説明する。
【００２９】データスワップに使用するスワップアドレ
スは、主記憶装置２０の参照・更新履歴等を使用して、
処理装置にて生成される場合が多い。本実施の形態で
も、スワップアドレスがスワップアドレス生成手段とし
て機能する処理装置５０にて生成されるものとして説明
する。
スは、主記憶装置２０の参照・更新履歴等を使用して、
処理装置にて生成される場合が多い。本実施の形態で
も、スワップアドレスがスワップアドレス生成手段とし
て機能する処理装置５０にて生成されるものとして説明
する。
【００３０】図４のフローチャートに示すように、処理
装置５０は、履歴参照アドレス信号ＲＣＡＤを、エラー
履歴保持手段６０に対して送信する（ステップ４０
１）。
装置５０は、履歴参照アドレス信号ＲＣＡＤを、エラー
履歴保持手段６０に対して送信する（ステップ４０
１）。
【００３１】これに対して、エラー履歴保持手段６０
は、処理装置５０からの履歴参照アドレス信号ＲＣＡＤ
を受信すると（ステップ３０３）、この履歴参照アドレ
ス信号ＲＣＡＤに従い、エラーの履歴を履歴信号ＲＣＤ
として処理装置５０に送信する（ステップ３０４）。
は、処理装置５０からの履歴参照アドレス信号ＲＣＡＤ
を受信すると（ステップ３０３）、この履歴参照アドレ
ス信号ＲＣＡＤに従い、エラーの履歴を履歴信号ＲＣＤ
として処理装置５０に送信する（ステップ３０４）。
【００３２】処理装置５０は、エラー履歴保持手段６０
から送信された履歴信号ＲＣＤを受信し（ステップ４０
２）、この履歴信号ＲＣＤに示されるエラー履歴を参照
することにより（ステップ４０３）、１ビットエラーが
発生したことがある主記憶装置２０の領域を避けて、１
ビットエラーが発生していない主記憶装置２０の領域に
対してスワップアドレスを生成する（ステップ４０
４）。
から送信された履歴信号ＲＣＤを受信し（ステップ４０
２）、この履歴信号ＲＣＤに示されるエラー履歴を参照
することにより（ステップ４０３）、１ビットエラーが
発生したことがある主記憶装置２０の領域を避けて、１
ビットエラーが発生していない主記憶装置２０の領域に
対してスワップアドレスを生成する（ステップ４０
４）。
【００３３】ここで、ステップ４０４において、処理装
置５０は、主記憶装置２０に１ビットエラーが発生して
いない領域が存在しない場合には、エラー履歴に示され
る１ビットエラーの発生回数に基づいて、１ビットエラ
ー発生回数の少ない領域を優先してスワップアドレスを
生成する。
置５０は、主記憶装置２０に１ビットエラーが発生して
いない領域が存在しない場合には、エラー履歴に示され
る１ビットエラーの発生回数に基づいて、１ビットエラ
ー発生回数の少ない領域を優先してスワップアドレスを
生成する。
【００３４】なお、本発明は上述した実施の形態に限定
されるものではなく、その技術思想の範囲内において様
々に変形して実施することができる。
されるものではなく、その技術思想の範囲内において様
々に変形して実施することができる。
【００３５】
【発明の効果】以上説明したように本発明のデータスワ
ップ管理システムによれば、１ビットエラーが検出され
た場合に、１ビットエラーが発生した主記憶装置の領域
を避けてスワップアドレスを生成するようにしたので、
１ビットエラーの再発の可能性を小さくすることがで
き、エラーログ採取の頻度を少なくして、性能低下の要
因を取り除くことができる効果が得られる。
ップ管理システムによれば、１ビットエラーが検出され
た場合に、１ビットエラーが発生した主記憶装置の領域
を避けてスワップアドレスを生成するようにしたので、
１ビットエラーの再発の可能性を小さくすることがで
き、エラーログ採取の頻度を少なくして、性能低下の要
因を取り除くことができる効果が得られる。
【００３６】また、１ビットエラー発生の履歴を保持し
ておき、１ビットエラーが発生した前科がある領域をデ
ータスワップの対象からは外し、あるいは１ビットエラ
ー発生回数の少ない領域を優先することにより、１ビッ
トエラーが発生した領域の使用頻度を少なくすることが
できるので、２ビットエラー発生の可能性を少なくして
信頼性を向上させることができる。
ておき、１ビットエラーが発生した前科がある領域をデ
ータスワップの対象からは外し、あるいは１ビットエラ
ー発生回数の少ない領域を優先することにより、１ビッ
トエラーが発生した領域の使用頻度を少なくすることが
できるので、２ビットエラー発生の可能性を少なくして
信頼性を向上させることができる。
【図１】 本発明の実施の形態によるデータスワップ管
理システムの構成を示すブロック図である。
理システムの構成を示すブロック図である。
【図２】 実施の形態によるデータスワップ管理システ
ムのエラー検出訂正手段の動作を説明するフローチャー
トである。
ムのエラー検出訂正手段の動作を説明するフローチャー
トである。
【図３】 実施の形態によるデータスワップ管理システ
ムのエラー履歴保持手段の動作を説明するフローチャー
トである。
ムのエラー履歴保持手段の動作を説明するフローチャー
トである。
【図４】 実施の形態によるデータスワップ管理システ
ムの処理装置のスワップアドレス生成動作を説明するフ
ローチャートである。
ムの処理装置のスワップアドレス生成動作を説明するフ
ローチャートである。
１０ アドレス・データバス ２０ 主記憶装置 ３０ エラー検出訂正手段 ４０ 参照アドレス送出手段 ５０ 処理装置 ６０ エラー履歴保持手段
Claims (5)
- 【請求項１】 主記憶装置と外部記憶装置との間で、デ
ータのスワップを行う情報処理装置において、 前記主記憶装置の１ビットエラーを検出し、エラー信号
を出力するエラー検出手段手段と、 前記エラー信号に基づいて、前記１ビットエラーの履歴
を前記主記憶装置のスワップされる領域ごとに保持する
エラー履歴保持手段と、 スワップされる前記主記憶装置の領域を示すスワップア
ドレスを生成する際に、前記エラー履歴保持手段のエラ
ー履歴を参照するこにより、１ビットエラーが発生した
ことがある前記主記憶装置の領域を避けて前記スワップ
アドレスを生成するスワップアドレス生成手段とを備え
ることを特徴とする主記憶装置のデータスワップ管理シ
ステム。 - 【請求項２】 前記履歴保持手段は、前記１ビットエラ
ーの履歴を、スワップされる前記主記憶装置の領域毎に
保持することを特徴とする請求項１に記載の主記憶装置
のデータスワップ管理システム。 - 【請求項３】 前記１ビットエラーが発生した前記主記
憶装置のアドレスを送出するアドレス送出手段を備え、 前記エラー履歴保持手段は、前記エラー検出手段からの
エラー信号を受信すると、前記アドレス送出手段から送
られたアドレスを含む、前記主記憶装置のスワップ単位
となる領域毎に、前記１ビットエラーの履歴を保持する
ことを特徴とする請求項１に記載の主記憶装置のデータ
スワップ管理システム。 - 【請求項４】 前記スワップアドレス生成手段は、前記
エラー履歴保持手段に対して履歴参照信号を送信し、 前記エラー履歴保持手段は、前記履歴参照信号に基づ
き、前記スワップアドレス生成手段に対して保持してい
るエラー履歴信号を送信し、 前記スワップアドレス生成手段は、前記エラー履歴保持
手段から受信したエラー履歴信号を参照して、１ビット
エラーが発生したことがある主記憶装置の領域を避けて
前記スワップアドレスを生成することを特徴とする請求
項１に記載の主記憶装置のデータスワップ管理システ
ム。 - 【請求項５】 前記スワップアドレス生成手段は、前記
エラー履歴保持手段に対して履歴参照信号を送信し、 前記エラー履歴保持手段は、前記履歴参照信号に基づ
き、前記スワップアドレス生成手段に対して保持してい
るエラー履歴信号を送信し、 前記スワップアドレス生成手段は、前記エラー履歴保持
手段から受信したエラー履歴信号を参照して、１ビット
エラーの発生回数に基き１ビットエラーの発生していな
い主記憶装置の領域を優先して前記スワップアドレスを
生成することを特徴とする請求項１に記載の主記憶装置
のデータスワップ管理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9299490A JPH11120080A (ja) | 1997-10-16 | 1997-10-16 | 主記憶装置のデータスワップ管理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9299490A JPH11120080A (ja) | 1997-10-16 | 1997-10-16 | 主記憶装置のデータスワップ管理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11120080A true JPH11120080A (ja) | 1999-04-30 |
Family
ID=17873254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9299490A Pending JPH11120080A (ja) | 1997-10-16 | 1997-10-16 | 主記憶装置のデータスワップ管理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11120080A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12530253B2 (en) | 2023-10-30 | 2026-01-20 | International Business Machines Corporation | Triggering a storage system swap event based on device error impact |
-
1997
- 1997-10-16 JP JP9299490A patent/JPH11120080A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12530253B2 (en) | 2023-10-30 | 2026-01-20 | International Business Machines Corporation | Triggering a storage system swap event based on device error impact |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6742159B2 (en) | Address parity error processing method, and apparatus and storage for the method | |
| TW200805056A (en) | System and method for logging recoverable errors | |
| JP2002507856A (ja) | シリアルリンクを多重化するためのシステム及び方法 | |
| US4593391A (en) | Machine check processing system | |
| US6366985B1 (en) | High availability asynchronous computer system | |
| JPH113290A (ja) | メモリ制御方式 | |
| US20260050510A1 (en) | Selection of processing mode for receiver circuit | |
| JPH0341522A (ja) | メッセージ紛失検出処理方式 | |
| EP3882774A1 (en) | Data processing device and data processing method | |
| JPH09181771A (ja) | Ｌａｎのスイッチング装置 | |
| JP2826774B2 (ja) | データ転送装置 | |
| JPH0535616A (ja) | データ転送システム | |
| JPH06103222A (ja) | バス転送方式 | |
| KR100491658B1 (ko) | 병렬 통신 시스템의 에러 데이터 제거장치 및 그 방법 | |
| JPH08286977A (ja) | ストアインキャッシュの障害処理システム | |
| JP3068545B2 (ja) | 情報処理装置およびそのリトライ制御方法とその方法を実行するためのプログラムを記録した記録媒体 | |
| JP2699899B2 (ja) | 障害情報収集装置 | |
| JPH0981421A (ja) | 障害情報採取システム | |
| JPH04297937A (ja) | キャッシュ制御回路 | |
| JPH056284A (ja) | エラー制御方式 | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 | |
| JPH05241983A (ja) | バスインタフェースのエラー通知回路 | |
| JPH1021149A (ja) | メモリ装置 | |
| JPH038040A (ja) | １ビット誤リ情報記憶装置 | |
| JPH10254733A (ja) | マイクロコンピュータ監視装置 |