JPH11121693A - 容量素子およびその製造方法 - Google Patents
容量素子およびその製造方法Info
- Publication number
- JPH11121693A JPH11121693A JP9278688A JP27868897A JPH11121693A JP H11121693 A JPH11121693 A JP H11121693A JP 9278688 A JP9278688 A JP 9278688A JP 27868897 A JP27868897 A JP 27868897A JP H11121693 A JPH11121693 A JP H11121693A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- upper electrode
- contact hole
- film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 16
- 239000010408 film Substances 0.000 claims description 165
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 64
- 239000003990 capacitor Substances 0.000 claims description 37
- 229910052697 platinum Inorganic materials 0.000 claims description 32
- 239000010936 titanium Substances 0.000 claims description 24
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 23
- 229910052719 titanium Inorganic materials 0.000 claims description 23
- 239000005360 phosphosilicate glass Substances 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 6
- 239000005368 silicate glass Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052712 strontium Inorganic materials 0.000 claims description 3
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract 3
- 238000000034 method Methods 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】集積回路等に内蔵されている容量素子におい
て、配線層を構成するチタンが柱状結晶の白金膜を通過
して容量絶縁膜と反応し、容量素子の性能を劣化させる
という課題。 【解決手段】強誘電体薄膜よりなる容量絶縁膜２３の上
面に形成される上電極を第１の上電極２４と、その上面
に形成された第１の絶縁膜２５の第１のコンタクトホー
ル２７を介して第１の上電極２４と電気的に接続された
第２の上電極２６とより構成することにより、配線層３
０を構成するチタンが直接白金等よりなる第１の上電極
２４と接触することがないため、容量絶縁膜２３中にチ
タンが拡散することを防止できる。
て、配線層を構成するチタンが柱状結晶の白金膜を通過
して容量絶縁膜と反応し、容量素子の性能を劣化させる
という課題。 【解決手段】強誘電体薄膜よりなる容量絶縁膜２３の上
面に形成される上電極を第１の上電極２４と、その上面
に形成された第１の絶縁膜２５の第１のコンタクトホー
ル２７を介して第１の上電極２４と電気的に接続された
第２の上電極２６とより構成することにより、配線層３
０を構成するチタンが直接白金等よりなる第１の上電極
２４と接触することがないため、容量絶縁膜２３中にチ
タンが拡散することを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、半導体集
積回路に内蔵される高誘電率を有する誘電体または強誘
電体を容量絶縁膜とする容量素子に利用可能な、容量素
子およびその製造方法に関する。
積回路に内蔵される高誘電率を有する誘電体または強誘
電体を容量絶縁膜とする容量素子に利用可能な、容量素
子およびその製造方法に関する。
【０００２】
【従来の技術】近年、マイクロコンピュータ等の高速
化、低消費電力化が進む中で民生用電子機器が一段と高
度化し、そこに使用される半導体装置の半導体素子の微
細化が急速に進められてきている。それに伴って電子機
器から発生する電磁波雑音である不要輻射が大きな問題
になり、この不要輻射低減対策として高誘電率を有する
誘電体（以下単に高誘電体という）を容量絶縁膜とする
大容量の容量素子を半導体集積回路装置等に内蔵する技
術が注目をあびている。またダイナミックＲＡＭの高集
積化に伴い、容量絶縁膜として従来用いられてきた珪素
酸化物または珪素窒化物に代わって高誘電体を用いる技
術が広く研究されている。さらに低動作電圧かつ高速書
込み・高速読出しが可能な不揮発性ＲＡＭの実用化を実
現するために、自発分極特性を有する強誘電体膜に関す
る研究開発が盛んに行われている。
化、低消費電力化が進む中で民生用電子機器が一段と高
度化し、そこに使用される半導体装置の半導体素子の微
細化が急速に進められてきている。それに伴って電子機
器から発生する電磁波雑音である不要輻射が大きな問題
になり、この不要輻射低減対策として高誘電率を有する
誘電体（以下単に高誘電体という）を容量絶縁膜とする
大容量の容量素子を半導体集積回路装置等に内蔵する技
術が注目をあびている。またダイナミックＲＡＭの高集
積化に伴い、容量絶縁膜として従来用いられてきた珪素
酸化物または珪素窒化物に代わって高誘電体を用いる技
術が広く研究されている。さらに低動作電圧かつ高速書
込み・高速読出しが可能な不揮発性ＲＡＭの実用化を実
現するために、自発分極特性を有する強誘電体膜に関す
る研究開発が盛んに行われている。
【０００３】これらの半導体装置を実現するための最重
要課題は、容量素子の特性を劣化させることなく集積化
を実現するための構造およびその製造方法を開発するこ
とにある。
要課題は、容量素子の特性を劣化させることなく集積化
を実現するための構造およびその製造方法を開発するこ
とにある。
【０００４】以下、従来の容量素子およびその製造方法
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【０００５】図４は従来の容量素子の要部断面図であ
る。図４において、１は絶縁性基板、２は白金膜からな
る下電極、３は強誘電体膜からなる容量絶縁膜、４は白
金膜からなる上電極、５はシリコン酸化膜、シリコン窒
化膜等からなる絶縁膜で、その絶縁膜５には上電極４お
よび下電極２の上面の一部にそれぞれ達するコンタクト
ホール６ａおよび６ｂが形成されている。７は窒化チタ
ン等の導電物質からなる配線層である。
る。図４において、１は絶縁性基板、２は白金膜からな
る下電極、３は強誘電体膜からなる容量絶縁膜、４は白
金膜からなる上電極、５はシリコン酸化膜、シリコン窒
化膜等からなる絶縁膜で、その絶縁膜５には上電極４お
よび下電極２の上面の一部にそれぞれ達するコンタクト
ホール６ａおよび６ｂが形成されている。７は窒化チタ
ン等の導電物質からなる配線層である。
【０００６】図５（ａ）〜（ｅ）は従来の容量素子の製
造方法を説明する工程断面図であり、図５（ａ）に示す
ように、絶縁性基板１の上に第１の白金膜１２、強誘電
体膜１３および第２の白金膜１４が順次形成される。次
に図5（ｂ）に示すように、第２の白金膜１４が選択的
にエッチングされて上電極４が形成される。つぎに図５
（ｃ）に見られるように強誘電体膜１３および第１の白
金膜１２が選択的にエッチングされて容量絶縁膜３およ
び下電極２が形成される。さらに下電極２との接続を図
るためのコンタクトホールが形成される領域の強誘電体
膜１３が選択的にエッチングされる。
造方法を説明する工程断面図であり、図５（ａ）に示す
ように、絶縁性基板１の上に第１の白金膜１２、強誘電
体膜１３および第２の白金膜１４が順次形成される。次
に図5（ｂ）に示すように、第２の白金膜１４が選択的
にエッチングされて上電極４が形成される。つぎに図５
（ｃ）に見られるように強誘電体膜１３および第１の白
金膜１２が選択的にエッチングされて容量絶縁膜３およ
び下電極２が形成される。さらに下電極２との接続を図
るためのコンタクトホールが形成される領域の強誘電体
膜１３が選択的にエッチングされる。
【０００７】次に図５（ｄ）に示すように、絶縁膜５が
形成され、さらに絶縁膜５に下電極２および上電極４の
上面に達するコンタクトホール６ａおよび６ｂがそれぞ
れ形成され、次に図５（ｅ）に示すように、チタン膜お
よび窒化チタン膜からなる配線層７が形成される。
形成され、さらに絶縁膜５に下電極２および上電極４の
上面に達するコンタクトホール６ａおよび６ｂがそれぞ
れ形成され、次に図５（ｅ）に示すように、チタン膜お
よび窒化チタン膜からなる配線層７が形成される。
【０００８】このように形成された容量素子において
は、配線層と上電極との密着性を向上させることおよび
配線層形成後の熱処理時に配線層を構成する材料と容量
絶縁膜との反応を防止することが要求され、一般に容量
絶縁膜としては金属酸化物強誘電体が用いられるため、
下電極、上電極としては熱処理時に金属酸化物との反応
がなく高温に耐える材料として通常白金膜が用いられ
る。
は、配線層と上電極との密着性を向上させることおよび
配線層形成後の熱処理時に配線層を構成する材料と容量
絶縁膜との反応を防止することが要求され、一般に容量
絶縁膜としては金属酸化物強誘電体が用いられるため、
下電極、上電極としては熱処理時に金属酸化物との反応
がなく高温に耐える材料として通常白金膜が用いられ
る。
【０００９】また配線層に用いるアルミニウム層と、電
極に用いる白金膜層との密着性を向上させるため、配線
層として上記アルミニウム層の上記電極に面する側に、
更にチタン層が形成されるのが一般的である。
極に用いる白金膜層との密着性を向上させるため、配線
層として上記アルミニウム層の上記電極に面する側に、
更にチタン層が形成されるのが一般的である。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の構成を有する容量素子では、白金膜は通常スパッタ
で形成されるため、柱状の結晶構造を有している。ま
た、容量素子の性能を向上させるためにその製造工程に
おいて配線層形成後の熱処理等が必要不可欠となってい
る。したがって、上記熱処理する際に、配線層のチタン
が柱状結晶の白金膜の結晶粒界を通って容量絶縁膜中に
拡散し、その容量絶縁膜を構成する強誘電体材料と反応
して容量素子としての性能を低下させると言う課題を有
していた。
来の構成を有する容量素子では、白金膜は通常スパッタ
で形成されるため、柱状の結晶構造を有している。ま
た、容量素子の性能を向上させるためにその製造工程に
おいて配線層形成後の熱処理等が必要不可欠となってい
る。したがって、上記熱処理する際に、配線層のチタン
が柱状結晶の白金膜の結晶粒界を通って容量絶縁膜中に
拡散し、その容量絶縁膜を構成する強誘電体材料と反応
して容量素子としての性能を低下させると言う課題を有
していた。
【００１１】本発明は、従来の容量素子のこの様な課題
を解決するものであり、上電極と配線層との密着性を向
上させるとともに、配線層を構成するチタンの容量絶縁
膜への拡散を防止又は抑制することができる容量素子お
よびその製造方法を提供することを目的とする。
を解決するものであり、上電極と配線層との密着性を向
上させるとともに、配線層を構成するチタンの容量絶縁
膜への拡散を防止又は抑制することができる容量素子お
よびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板と、その基板の上に形成された下電極
と、その下電極の表面に形成された容量絶縁膜と、その
容量絶縁膜の表面に前記下電極と接触することなく形成
された第１の上電極と、その第１の上電極の上面に形成
された第１の絶縁膜と、その第１の絶縁膜の上面に形成
され、かつ前記第１の絶縁膜の一部に設けられた第１の
コンタクトホールを介して前記第１の上電極と電気的に
接続されている第２の上電極と、前記第２の上電極の表
面を被覆する第２の絶縁膜に設けられた第２のコンタク
トホールを介して前記第２の上電極と電気的に接続する
ように形成された配線層とを備えた容量素子である。
に本発明は、基板と、その基板の上に形成された下電極
と、その下電極の表面に形成された容量絶縁膜と、その
容量絶縁膜の表面に前記下電極と接触することなく形成
された第１の上電極と、その第１の上電極の上面に形成
された第１の絶縁膜と、その第１の絶縁膜の上面に形成
され、かつ前記第１の絶縁膜の一部に設けられた第１の
コンタクトホールを介して前記第１の上電極と電気的に
接続されている第２の上電極と、前記第２の上電極の表
面を被覆する第２の絶縁膜に設けられた第２のコンタク
トホールを介して前記第２の上電極と電気的に接続する
ように形成された配線層とを備えた容量素子である。
【００１３】これにより、例えば、強誘電体薄膜よりな
る容量絶縁膜の上面に形成される上電極を第１の上電極
と、その上面に形成された第１の絶縁膜のコンタクトホ
ールを介して第１の上電極と電気的に接続された第２の
上電極とより構成し、配線層を構成するチタンが直接白
金等よりなる第１の上電極と接触しないように構成する
ことが出来るので、容量絶縁膜中にチタンが拡散するこ
とを防止又は抑制することが出来るものである。
る容量絶縁膜の上面に形成される上電極を第１の上電極
と、その上面に形成された第１の絶縁膜のコンタクトホ
ールを介して第１の上電極と電気的に接続された第２の
上電極とより構成し、配線層を構成するチタンが直接白
金等よりなる第１の上電極と接触しないように構成する
ことが出来るので、容量絶縁膜中にチタンが拡散するこ
とを防止又は抑制することが出来るものである。
【００１４】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を用いて説明する。
いて、図面を用いて説明する。
【００１５】先ず最初に、図面を用いた説明に先立ち、
本発明の構成及び作用・効果の概要を述べる。
本発明の構成及び作用・効果の概要を述べる。
【００１６】即ち、本発明の請求項１に記載の容量素子
は、例えば、基板と、その基板の一表面上に形成された
下電極と、その下電極の表面に形成された高誘電率を有
する強誘電体薄膜よりなる容量絶縁膜と、その容量絶縁
膜の表面に下電極と接触することなく形成された第１の
上電極と、その第１の上電極の上面に形成された第１の
絶縁膜と、その第１の絶縁膜の上面に形成され、かつ第
１の絶縁膜の一部に設けられた第１のコンタクトホール
を介して第１の上電極と電気的に接続されている第２の
上電極と、下電極、容量絶縁膜および第１、第２の上電
極および第１の絶縁膜を被覆し、かつ第２の上電極上の
一部に第２のコンタクトホールおよび下電極上に第３の
コンタクトホールをそれぞれ設けた第２の絶縁膜と、第
２のコンタクトホールまたは第３のコンタクトホールを
介して第２の上電極または下電極とそれぞれ電気的に接
続するように形成された配線層とを備える構成としたも
のである。
は、例えば、基板と、その基板の一表面上に形成された
下電極と、その下電極の表面に形成された高誘電率を有
する強誘電体薄膜よりなる容量絶縁膜と、その容量絶縁
膜の表面に下電極と接触することなく形成された第１の
上電極と、その第１の上電極の上面に形成された第１の
絶縁膜と、その第１の絶縁膜の上面に形成され、かつ第
１の絶縁膜の一部に設けられた第１のコンタクトホール
を介して第１の上電極と電気的に接続されている第２の
上電極と、下電極、容量絶縁膜および第１、第２の上電
極および第１の絶縁膜を被覆し、かつ第２の上電極上の
一部に第２のコンタクトホールおよび下電極上に第３の
コンタクトホールをそれぞれ設けた第２の絶縁膜と、第
２のコンタクトホールまたは第３のコンタクトホールを
介して第２の上電極または下電極とそれぞれ電気的に接
続するように形成された配線層とを備える構成としたも
のである。
【００１７】これにより、配線層を構成する材料の拡散
を第１の絶縁膜で阻止するという作用を有する。
を第１の絶縁膜で阻止するという作用を有する。
【００１８】又、本発明の請求項２に記載の容量素子
は、例えば、請求項１に記載の第１の上電極または第２
の上電極または下電極をそれぞれ白金、イリジウム、パ
ラジウム、ルテニウムまたはこれらの合金のうちいずれ
か、またはこれらの２種以上の複合膜より構成したもの
である。
は、例えば、請求項１に記載の第１の上電極または第２
の上電極または下電極をそれぞれ白金、イリジウム、パ
ラジウム、ルテニウムまたはこれらの合金のうちいずれ
か、またはこれらの２種以上の複合膜より構成したもの
である。
【００１９】こにより、熱処理時の高温において金属酸
化物よりなる強誘電体との反応を抑制する作用を有す
る。
化物よりなる強誘電体との反応を抑制する作用を有す
る。
【００２０】又、本発明の請求項３に記載の容量素子
は、例えば、請求項１に記載の容量絶縁膜をストロンチ
ウム、ビスマスおよびタンタルのそれぞれ酸化物よりな
る結晶酸化物または鉛、ジルコニウムおよびチタンのそ
れぞれ酸化物よりなる結晶酸化物のうちいずれか、また
はこれら結晶酸化物の複合物とするものであり、大容量
の容量素子を得ることができる。
は、例えば、請求項１に記載の容量絶縁膜をストロンチ
ウム、ビスマスおよびタンタルのそれぞれ酸化物よりな
る結晶酸化物または鉛、ジルコニウムおよびチタンのそ
れぞれ酸化物よりなる結晶酸化物のうちいずれか、また
はこれら結晶酸化物の複合物とするものであり、大容量
の容量素子を得ることができる。
【００２１】又、本発明の請求項４に記載の容量素子
は、例えば、請求項１に記載の第１の絶縁膜をＢＰＳ
Ｇ、ＰＳＧ、ＮＳＧまたはチタン酸化物のうちいずれ
か、またはＢＰＳＧ、ＰＳＧ、ＮＳＧおよびチタン酸化
物のうち少なくとも２種よりなる複合層とするものであ
り、配線層からのチタンの拡散を効果的に防止すること
ができ、さらに第１の上電極と第２の上電極との間のス
トレスを緩和するという作用を有する。
は、例えば、請求項１に記載の第１の絶縁膜をＢＰＳ
Ｇ、ＰＳＧ、ＮＳＧまたはチタン酸化物のうちいずれ
か、またはＢＰＳＧ、ＰＳＧ、ＮＳＧおよびチタン酸化
物のうち少なくとも２種よりなる複合層とするものであ
り、配線層からのチタンの拡散を効果的に防止すること
ができ、さらに第１の上電極と第２の上電極との間のス
トレスを緩和するという作用を有する。
【００２２】又、本発明の請求項５に記載の容量素子
は、例えば、請求項１に記載の第１の絶縁膜の膜厚を２
０ｎｍから５０ｎｍの厚さとするものであり、その膜厚
が２０ｎｍ未満であると配線を構成するチタンが熱処理
時に第１の絶縁膜を通過して拡散し、容量絶縁膜に悪影
響を及ぼす恐れが生じ、５０ｎｍを超えると第１の上電
極と第２の上電極とを電気的に接続させるための第２の
コンタクトホールの段差が大きくなり、接続信頼性が低
下する恐れが生じる。
は、例えば、請求項１に記載の第１の絶縁膜の膜厚を２
０ｎｍから５０ｎｍの厚さとするものであり、その膜厚
が２０ｎｍ未満であると配線を構成するチタンが熱処理
時に第１の絶縁膜を通過して拡散し、容量絶縁膜に悪影
響を及ぼす恐れが生じ、５０ｎｍを超えると第１の上電
極と第２の上電極とを電気的に接続させるための第２の
コンタクトホールの段差が大きくなり、接続信頼性が低
下する恐れが生じる。
【００２３】又、本発明の請求項６に記載の容量素子
は、例えば、請求項１に記載の第２の絶縁膜をＢＰＳ
Ｇ、ＰＳＧまたはＮＳＧのうちいずれか、またはＢＰＳ
Ｇ、ＰＳＧおよびＮＳＧのうち少なくとも２種よりなる
複合層とするものであり、配線層からのチタンの拡散を
効果的に防止することができ、さらに配線層と第２の上
電極との間のストレスを緩和するという作用を有する。
は、例えば、請求項１に記載の第２の絶縁膜をＢＰＳ
Ｇ、ＰＳＧまたはＮＳＧのうちいずれか、またはＢＰＳ
Ｇ、ＰＳＧおよびＮＳＧのうち少なくとも２種よりなる
複合層とするものであり、配線層からのチタンの拡散を
効果的に防止することができ、さらに配線層と第２の上
電極との間のストレスを緩和するという作用を有する。
【００２４】又、本発明の請求項７に記載の容量素子
は、例えば、請求項１に記載の配線層の最下層をＴｉよ
りなる金属層で構成するものであり、配線層の構成主材
であるアルミニウムと上電極の構成材料である白金との
密着性を向上させることができる。
は、例えば、請求項１に記載の配線層の最下層をＴｉよ
りなる金属層で構成するものであり、配線層の構成主材
であるアルミニウムと上電極の構成材料である白金との
密着性を向上させることができる。
【００２５】又、本発明の請求項８に記載の容量素子の
製造方法は、例えば、基板に下電極、容量絶縁膜、第１
の上電極を形成する工程と、第１の上電極の上部に第１
の絶縁膜を形成したのちその第１の絶縁膜に第１のコン
タクトホールを形成する工程と、第１の絶縁膜上に第２
の上電極を形成して第１のコンタクトホールを介して第
１の上電極に電気的に接続する工程と、下電極、容量絶
縁膜、第１の上電極、第１の絶縁膜および第２の上電極
の上部全体を覆うように第２の絶縁膜を形成したのち、
その第２の絶縁膜の第２の上電極の第１のコンタクトホ
ールの上面を除く位置に第２のコンタクトホールを形成
するとともに下電極に達する第３のコンタクトホールを
それぞれ形成する工程と、第２のコンタクトホールおよ
び第３のコンタクトホールの内面を含んでそれぞれ配線
層を形成する工程とを有する容量素子の製造方法であ
り、信頼性に優れた容量素子を実現することができる。
製造方法は、例えば、基板に下電極、容量絶縁膜、第１
の上電極を形成する工程と、第１の上電極の上部に第１
の絶縁膜を形成したのちその第１の絶縁膜に第１のコン
タクトホールを形成する工程と、第１の絶縁膜上に第２
の上電極を形成して第１のコンタクトホールを介して第
１の上電極に電気的に接続する工程と、下電極、容量絶
縁膜、第１の上電極、第１の絶縁膜および第２の上電極
の上部全体を覆うように第２の絶縁膜を形成したのち、
その第２の絶縁膜の第２の上電極の第１のコンタクトホ
ールの上面を除く位置に第２のコンタクトホールを形成
するとともに下電極に達する第３のコンタクトホールを
それぞれ形成する工程と、第２のコンタクトホールおよ
び第３のコンタクトホールの内面を含んでそれぞれ配線
層を形成する工程とを有する容量素子の製造方法であ
り、信頼性に優れた容量素子を実現することができる。
【００２６】以下、本発明の一実施の形態における容量
素子とその製造方法について図面を参照しながら、更に
具体的に説明する。
素子とその製造方法について図面を参照しながら、更に
具体的に説明する。
【００２７】図１は、本発明の一実施の形態における容
量素子の構造を示す断面図であり、同図を用いて、本実
施の形態の構成を説明する。
量素子の構造を示す断面図であり、同図を用いて、本実
施の形態の構成を説明する。
【００２８】即ち、図１において、２１は絶縁性の基
板、２２は白金膜からなる下電極、２３は強誘電体膜か
らなる容量絶縁膜、２４は白金膜からなる第１の上電
極、２５はシリコン酸化膜、シリコン窒化膜等からなる
第１の絶縁膜、２６は白金膜からなる第２の上電極であ
り、その第２の上電極２６は第１の絶縁膜２５に設けら
れている第１のコンタクトホール２７を介して第１の上
電極２４と電気的に接続している。２８はシリコン酸化
膜、シリコン窒化膜等からなる第２の絶縁膜であり、そ
の上面の一部には第２の上電極２６に達する第２のコン
タクトホール２９ａおよび下電極２２に達する第３のコ
ンタクトホール２９ｂがそれぞれ形成されている。３０
は窒化チタン、アルミニウム等の導電物質からなる配線
層である。尚、配線層３０は、本発明の第１及び第２配
線層に対応するものである。又、上記容量絶縁膜２３
は、ストロンチウム、ビスマスおよびタンタルのそれぞ
れ酸化物よりなる結晶酸化物、若しくは鉛、ジルコニウ
ムおよびチタンのそれぞれ酸化物よりなる結晶酸化物の
うちいずれかを含む膜、または前記結晶酸化物の複合物
を含む膜である。
板、２２は白金膜からなる下電極、２３は強誘電体膜か
らなる容量絶縁膜、２４は白金膜からなる第１の上電
極、２５はシリコン酸化膜、シリコン窒化膜等からなる
第１の絶縁膜、２６は白金膜からなる第２の上電極であ
り、その第２の上電極２６は第１の絶縁膜２５に設けら
れている第１のコンタクトホール２７を介して第１の上
電極２４と電気的に接続している。２８はシリコン酸化
膜、シリコン窒化膜等からなる第２の絶縁膜であり、そ
の上面の一部には第２の上電極２６に達する第２のコン
タクトホール２９ａおよび下電極２２に達する第３のコ
ンタクトホール２９ｂがそれぞれ形成されている。３０
は窒化チタン、アルミニウム等の導電物質からなる配線
層である。尚、配線層３０は、本発明の第１及び第２配
線層に対応するものである。又、上記容量絶縁膜２３
は、ストロンチウム、ビスマスおよびタンタルのそれぞ
れ酸化物よりなる結晶酸化物、若しくは鉛、ジルコニウ
ムおよびチタンのそれぞれ酸化物よりなる結晶酸化物の
うちいずれかを含む膜、または前記結晶酸化物の複合物
を含む膜である。
【００２９】つぎに、上記構成の容量素子の製造方法に
ついて、図２、図３を参照しながら説明する。
ついて、図２、図３を参照しながら説明する。
【００３０】ここで、図２（ａ）〜（ｄ）および図３
（ａ）〜（ｄ）は本発明の容量素子の製造方法を説明す
る工程断面図である。
（ａ）〜（ｄ）は本発明の容量素子の製造方法を説明す
る工程断面図である。
【００３１】図２（ａ）に示すように、基板２１の上に
５０ｎｍから４００ｎｍの膜厚を有する第１の白金膜３
２をスパッタ法を用いて堆積する。つぎにその上にＳｒ
ＢｉｘＴａｘＯｙ等からなる強誘電体膜３３を回転塗布
法またはＣＶＤ法又はスパッタ法を用いて堆積したの
ち、その強誘電体膜３３上に第２の白金膜３４を５０ｎ
ｍから３００ｎｍの厚さでスパッタ法により形成する。
５０ｎｍから４００ｎｍの膜厚を有する第１の白金膜３
２をスパッタ法を用いて堆積する。つぎにその上にＳｒ
ＢｉｘＴａｘＯｙ等からなる強誘電体膜３３を回転塗布
法またはＣＶＤ法又はスパッタ法を用いて堆積したの
ち、その強誘電体膜３３上に第２の白金膜３４を５０ｎ
ｍから３００ｎｍの厚さでスパッタ法により形成する。
【００３２】つぎに、図２（ｂ）に示すように、第２の
白金膜３４上に第１の絶縁膜２５をＣＶＤ法により、２
０ｎｍ〜５０ｎｍの範囲の膜厚になる様に堆積したの
ち、第１の上電極２４が形成される位置の第２の白金膜
３４の表面に達する第１のコンタクトホール２７をエッ
チングにより形成する。
白金膜３４上に第１の絶縁膜２５をＣＶＤ法により、２
０ｎｍ〜５０ｎｍの範囲の膜厚になる様に堆積したの
ち、第１の上電極２４が形成される位置の第２の白金膜
３４の表面に達する第１のコンタクトホール２７をエッ
チングにより形成する。
【００３３】つぎに、図２（ｃ）に示すように、第１の
絶縁膜２５および第１のコンタクトホール２７の上面全
体に第３の白金膜３６をスパッタ法により堆積して第１
のコンタクトホール２７を介して第２の白金膜３４と第
３の白金膜３６とを電気的に接続する。
絶縁膜２５および第１のコンタクトホール２７の上面全
体に第３の白金膜３６をスパッタ法により堆積して第１
のコンタクトホール２７を介して第２の白金膜３４と第
３の白金膜３６とを電気的に接続する。
【００３４】つぎに、図２（ｄ）に示すように、第２の
白金膜３４、第１の絶縁膜２５および第３の白金膜３６
をパターンニングしてエッチングすることにより、第１
の絶縁膜２５に設けられた第１のコンタクトホール２７
を介して電気的に接続された第１の上電極２４と第２の
上電極２６を形成する。
白金膜３４、第１の絶縁膜２５および第３の白金膜３６
をパターンニングしてエッチングすることにより、第１
の絶縁膜２５に設けられた第１のコンタクトホール２７
を介して電気的に接続された第１の上電極２４と第２の
上電極２６を形成する。
【００３５】つぎに、図３（ａ）に示すように、強誘電
体膜３３および第１の白金膜３２をエッチングすること
により、絶縁容量膜２３および下電極２２を形成し、さ
らに強誘電体膜３３の一部に下電極２２へ達する第３の
コンタクトホール用の開口部３３ａを形成する。
体膜３３および第１の白金膜３２をエッチングすること
により、絶縁容量膜２３および下電極２２を形成し、さ
らに強誘電体膜３３の一部に下電極２２へ達する第３の
コンタクトホール用の開口部３３ａを形成する。
【００３６】つぎに、図３（ｂ）に示すように、基板２
１とその上面に形成された容量素子部の全体を覆うよう
に第２の絶縁膜２８を形成したのち、第２の上電極２６
の表面に達するコンタクトホール２９ａおよび下電極２
２の表面に達するコンタクトホール２９ｂをそれぞれ形
成する（図３（ｃ））。このときコンタクトホール２９
ａは、第１の上電極２４と第２の上電極２６とを電気的
に接続するコンタクトホール２７と、第１の上電極２４
の上面の法線上において重ならない位置に設けることが
重要である。双方のコンタクトホールが上記法線上にお
いて重なっていると、従来の容量素子と同様の理由によ
り、配線層のチタンが、上記法線方向に平行に並んだ柱
状結晶の白金膜の結晶粒界を通って、容量絶縁膜中に拡
散してしまうからである。更に、コンタクトホール２９
ａは、コンタクトホール２７の位置からより離れた位置
の第２の上電極２６上に設けることが望ましい。
１とその上面に形成された容量素子部の全体を覆うよう
に第２の絶縁膜２８を形成したのち、第２の上電極２６
の表面に達するコンタクトホール２９ａおよび下電極２
２の表面に達するコンタクトホール２９ｂをそれぞれ形
成する（図３（ｃ））。このときコンタクトホール２９
ａは、第１の上電極２４と第２の上電極２６とを電気的
に接続するコンタクトホール２７と、第１の上電極２４
の上面の法線上において重ならない位置に設けることが
重要である。双方のコンタクトホールが上記法線上にお
いて重なっていると、従来の容量素子と同様の理由によ
り、配線層のチタンが、上記法線方向に平行に並んだ柱
状結晶の白金膜の結晶粒界を通って、容量絶縁膜中に拡
散してしまうからである。更に、コンタクトホール２９
ａは、コンタクトホール２７の位置からより離れた位置
の第２の上電極２６上に設けることが望ましい。
【００３７】つぎに、図３（ｄ）に示すように、チタン
膜、窒化チタン膜およびアルミニウム合金膜の３層から
なる配線層３０を設けることにより容量素子が形成され
る。
膜、窒化チタン膜およびアルミニウム合金膜の３層から
なる配線層３０を設けることにより容量素子が形成され
る。
【００３８】このように上記実施の形態によれば、容量
素子を構成する上電極を第１の上電極と第２の上電極と
より構成し、その間に絶縁層を介在させているために配
線層を構成するチタンの拡散を第２の上電極までに止め
ることができ、第１の上電極中をチタンが通過すること
がないので、容量絶縁膜中へのチタンの拡散を防止する
ことが可能となる。
素子を構成する上電極を第１の上電極と第２の上電極と
より構成し、その間に絶縁層を介在させているために配
線層を構成するチタンの拡散を第２の上電極までに止め
ることができ、第１の上電極中をチタンが通過すること
がないので、容量絶縁膜中へのチタンの拡散を防止する
ことが可能となる。
【００３９】尚、本発明において第３の白金膜３６、第
１の絶縁膜２５および第２の白金膜３４のパターニング
の際のエッチングは、上記実施の形態において記載した
ように同時に実施することも、また各層毎に個別に行う
ことも可能である。
１の絶縁膜２５および第２の白金膜３４のパターニング
の際のエッチングは、上記実施の形態において記載した
ように同時に実施することも、また各層毎に個別に行う
ことも可能である。
【００４０】又、下電極形成のための第１の白金膜３２
と強誘電体膜３３のエッチングおよび下電極２２へのコ
ンタクトホール形成のための強誘電体膜３３の部分エッ
チングについても同時に行うことも、または個別に行う
こともいずれも可能である。
と強誘電体膜３３のエッチングおよび下電極２２へのコ
ンタクトホール形成のための強誘電体膜３３の部分エッ
チングについても同時に行うことも、または個別に行う
こともいずれも可能である。
【００４１】又、本発明の第１の上電極、第２の上電
極、及び下電極は、上記実施の形態では、白金膜により
構成されていたが、これに限らず例えば、イリジウム、
パラジウム、ルテニウム、若しくはこれらの合金のうち
いずれかの材料を含む膜により、またはこれらの２種以
上の複合膜により構成されていても良い。
極、及び下電極は、上記実施の形態では、白金膜により
構成されていたが、これに限らず例えば、イリジウム、
パラジウム、ルテニウム、若しくはこれらの合金のうち
いずれかの材料を含む膜により、またはこれらの２種以
上の複合膜により構成されていても良い。
【００４２】又、本発明の第２のコンタクトホールが、
上記実施の形態では、第１のコンタクトホールの上方以
外の位置に設けられているが、これに限らず例えば、第
２のコンタクトホールが、第１のコンタクトホールの上
方の位置に設けられていても良い。この様な構成の場合
でも、第１の上電極と第２の上電極は、それぞれ独立に
形成されるために、配線層のチタンの拡散通路となる電
極材料の結晶粒界が、第１の上電極と第２の上電極で垂
直方向に連続的につながる可能性は低いという理由によ
り、上述した配線層のチタンの容量絶縁膜中への拡散を
抑制することが出来る。
上記実施の形態では、第１のコンタクトホールの上方以
外の位置に設けられているが、これに限らず例えば、第
２のコンタクトホールが、第１のコンタクトホールの上
方の位置に設けられていても良い。この様な構成の場合
でも、第１の上電極と第２の上電極は、それぞれ独立に
形成されるために、配線層のチタンの拡散通路となる電
極材料の結晶粒界が、第１の上電極と第２の上電極で垂
直方向に連続的につながる可能性は低いという理由によ
り、上述した配線層のチタンの容量絶縁膜中への拡散を
抑制することが出来る。
【００４３】又、本発明の第１の絶縁膜は、上記実施の
形態では、シリコン酸化膜、シリコン窒化膜などからな
るものであったが、これに限らずたとえば、第１の絶縁
膜が、ＢＰＳＧ（ボロフォスフォシリケートガラス）、
ＰＳＧ（フォスフォシリケートガラス）、ＮＳＧ（ノン
ドープドシリケートガラス）、若しくはチタン酸化物の
うちいずれかの材料を含む膜により、または前記ＢＰＳ
Ｇ、ＰＳＧ、ＮＳＧおよびチタン酸化物のうちの少なく
とも２種の複合層により構成されていても良い。
形態では、シリコン酸化膜、シリコン窒化膜などからな
るものであったが、これに限らずたとえば、第１の絶縁
膜が、ＢＰＳＧ（ボロフォスフォシリケートガラス）、
ＰＳＧ（フォスフォシリケートガラス）、ＮＳＧ（ノン
ドープドシリケートガラス）、若しくはチタン酸化物の
うちいずれかの材料を含む膜により、または前記ＢＰＳ
Ｇ、ＰＳＧ、ＮＳＧおよびチタン酸化物のうちの少なく
とも２種の複合層により構成されていても良い。
【００４４】又、本発明の第２の絶縁膜は、上記実施の
形態では、シリコン酸化膜、シリコン窒化膜などからな
るものであったが、これに限らずたとえば、ＢＰＳＧ
（ボロフォスフォシリケートガラス）、ＰＳＧ（フォス
フォシリケートガラス）、若しくはＮＳＧ（ノンドープ
ドシリケートガラス）のうちいずれかの材料を含む膜に
より、または前記ＢＰＳＧ、ＰＳＧおよびＮＳＧのうち
の少なくとも２種の複合層により構成されていても良
い。
形態では、シリコン酸化膜、シリコン窒化膜などからな
るものであったが、これに限らずたとえば、ＢＰＳＧ
（ボロフォスフォシリケートガラス）、ＰＳＧ（フォス
フォシリケートガラス）、若しくはＮＳＧ（ノンドープ
ドシリケートガラス）のうちいずれかの材料を含む膜に
より、または前記ＢＰＳＧ、ＰＳＧおよびＮＳＧのうち
の少なくとも２種の複合層により構成されていても良
い。
【００４５】上記実施の形態より明らかなように本発明
は、強誘電体薄膜よりなる容量絶縁膜の上面に形成され
る上電極を、第１の絶縁膜のコンタクトホールを介して
その上下面に形成された第１の上電極と第２の上電極と
より構成し、配線層を構成するチタンの拡散を第２の上
電極までに止めることにより、第１の上電極中をチタン
が通過することを防止又は抑制するようにしたものであ
り、配線層を構成するチタンの容量絶縁膜への拡散によ
る容量素子の電気的特性の劣化を防止又は抑制すること
ができる
は、強誘電体薄膜よりなる容量絶縁膜の上面に形成され
る上電極を、第１の絶縁膜のコンタクトホールを介して
その上下面に形成された第１の上電極と第２の上電極と
より構成し、配線層を構成するチタンの拡散を第２の上
電極までに止めることにより、第１の上電極中をチタン
が通過することを防止又は抑制するようにしたものであ
り、配線層を構成するチタンの容量絶縁膜への拡散によ
る容量素子の電気的特性の劣化を防止又は抑制すること
ができる
【００４６】
【発明の効果】以上述べたところから明らかなように本
発明は、配線層を構成するチタンの容量絶縁膜への拡散
による容量素子の電気的特性の劣化を防止又は抑制する
ことができると言う長所を有する。
発明は、配線層を構成するチタンの容量絶縁膜への拡散
による容量素子の電気的特性の劣化を防止又は抑制する
ことができると言う長所を有する。
【図面の簡単な説明】
【図１】本発明の一実施の形態における容量素子の構造
を示す断面図
を示す断面図
【図２】（ａ）〜（ｄ）：同容量素子の製造方法を示す
前半工程図
前半工程図
【図３】（ａ）〜（ｄ）：同容量素子の製造方法を示す
後半工程図
後半工程図
【図４】従来の容量素子の構造を示す断面図
【図５】（ａ）〜（ｅ）：従来の容量素子の製造方法を
示す工程図
示す工程図
２１ 基板 ２２ 下電極 ２３ 容量絶縁膜 ２４ 第１の上電極 ２５ 第１の絶縁膜 ２６ 第２の上電極 ２７ 第１のコンタクトホール ２８ 第２の絶縁膜 ２９ａ 第２のコンタクトホール ２９ｂ 第３のコンタクトホール ３０ 配線層
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (10)
- 【請求項１】 基板と、 その基板上に形成された下電極と、 その下電極の表面に形成された高誘電率を有する強誘電
体薄膜よりなる容量絶縁膜と、 その容量絶縁膜の表面に前記下電極と接触することなく
形成された第１の上電極と、 その第１の上電極の上面に形成された第１の絶縁膜と、 その第１の絶縁膜の上面に形成され、かつ前記第１の絶
縁膜の一部に設けられた第１のコンタクトホールを介し
て前記第１の上電極と電気的に接続されている第２の上
電極と、 前記下電極、前記容量絶縁膜、前記第１、第２の上電
極、および前記第１の絶縁膜を被覆し、かつ前記第２の
上電極上の、前記第１のコンタクトホールの上方以外の
位置に第２のコンタクトホールを有し、又下電極上に第
３のコンタクトホールを有する第２の絶縁膜と、 前記第２のコンタクトホールを介して前記第２の上電極
と電気的に接続するように形成された第１配線層と、 前記第３のコンタクトホールを介して前記下電極と電気
的に接続するように形成された第２配線層と、を備えた
ことを特徴とする容量素子。 - 【請求項２】 前記第１の上電極、前記第２の上電極、
または前記下電極が、白金、イリジウム、パラジウム、
ルテニウム、若しくはこれらの合金のうちいずれかの材
料を含む膜により、またはこれらの２種以上の複合膜に
より構成されていることを特徴とする請求項１記載の容
量素子。 - 【請求項３】 前記容量絶縁膜が、ストロンチウム、ビ
スマスおよびタンタルのそれぞれ酸化物よりなる結晶酸
化物、若しくは鉛、ジルコニウムおよびチタンのそれぞ
れ酸化物よりなる結晶酸化物のうちいずれかを含む膜、
または前記結晶酸化物の複合物を含む膜であることを特
徴とする請求項１記載の容量素子。 - 【請求項４】 前記第１の絶縁膜が、ＢＰＳＧ（ボロフ
ォスフォシリケートガラス）、ＰＳＧ（フォスフォシリ
ケートガラス）、ＮＳＧ（ノンドープドシリケートガラ
ス）、若しくはチタン酸化物のうちいずれかの材料を含
む膜により、または前記ＢＰＳＧ、ＰＳＧ、ＮＳＧおよ
びチタン酸化物のうちの少なくとも２種の複合層により
構成されていることを特徴とする請求項１記載の容量素
子。 - 【請求項５】 前記第１の絶縁膜が、２０ｎｍ〜５０ｎ
ｍの範囲の膜厚を有するものであることを特徴とする請
求項１記載の容量素子。 - 【請求項６】 前記第２の絶縁膜が、ＢＰＳＧ（ボロフ
ォスフォシリケートガラス）、ＰＳＧ（フォスフォシリ
ケートガラス）、若しくはＮＳＧ（ノンドープドシリケ
ートガラス）のうちいずれかの材料を含む膜により、ま
たは前記ＢＰＳＧ、ＰＳＧおよびＮＳＧのうちの少なく
とも２種の複合層により構成されていることを特徴とす
る請求項１記載の容量素子。 - 【請求項７】 前記第１及び第２配線層の最下層が、Ｔ
ｉよりなる金属層で構成された請求項１記載の容量素
子。 - 【請求項８】 基板に下電極、容量絶縁膜、第１の上電
極を形成する工程と、前記第１の上電極の上部に第１の
絶縁膜を形成した後、その第１の絶縁膜に第１のコンタ
クトホールを形成する工程と、 前記第１の絶縁膜上に第２の上電極を形成して、前記第
１のコンタクトホールを介して前記第１の上電極に電気
的に接続する工程と、 前記下電極、容量絶縁膜、第１の上電極、第１の絶縁膜
および前記第２の上電極の上部全体を覆うように第２の
絶縁膜を形成したのち、その第２の絶縁膜の前記第２の
上電極の前記第１のコンタクトホールの上面を除く位置
に第２のコンタクトホールと前記下電極に達する第３の
コンタクトホールとをそれぞれ形成する工程と、 前記第２のコンタクトホールおよび前記第３のコンタク
トホールの内面を含んでそれぞれ配線層を形成する工程
と、を有することを特徴とする容量素子の製造方法。 - 【請求項９】 基板と、 その基板の上に形成された下電極と、 その下電極の表面に形成された容量絶縁膜と、 その容量絶縁膜の表面に前記下電極と接触することなく
形成された第１の上電極と、 その第１の上電極の上面に形成された第１の絶縁膜と、 その第１の絶縁膜の上面に形成され、かつ前記第１の絶
縁膜の一部に設けられた第１のコンタクトホールを介し
て前記第１の上電極と電気的に接続されている第２の上
電極と、 前記第２の上電極の表面を被覆する第２の絶縁膜に設け
られた第２のコンタクトホールを介して前記第２の上電
極と電気的に接続するように形成された配線層と、を備
えたことを特徴とする容量素子。 - 【請求項１０】 前記第２のコンタクトホールが、前記
第１のコンタクトホールの上方以外の位置に設けられて
いることを特徴とする請求項９記載の容量素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9278688A JPH11121693A (ja) | 1997-10-13 | 1997-10-13 | 容量素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9278688A JPH11121693A (ja) | 1997-10-13 | 1997-10-13 | 容量素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121693A true JPH11121693A (ja) | 1999-04-30 |
Family
ID=17600798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9278688A Pending JPH11121693A (ja) | 1997-10-13 | 1997-10-13 | 容量素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121693A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225156B1 (en) | 1998-04-17 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same |
| KR100333641B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
-
1997
- 1997-10-13 JP JP9278688A patent/JPH11121693A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225156B1 (en) | 1998-04-17 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same |
| US6570202B2 (en) | 1998-04-17 | 2003-05-27 | Symetrix Corporation | Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same |
| KR100333641B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475248A (en) | Semiconductor device with a conductive reaction-preventing film | |
| US6281543B1 (en) | Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same | |
| KR100383106B1 (ko) | 용량 소자 및 그 제조방법 | |
| US6239462B1 (en) | Semiconductor capacitive device having improved anti-diffusion properties and a method of making the same | |
| US5396094A (en) | Semiconductor memory device with a capacitor having a protection layer | |
| JPH08139293A (ja) | 半導体基板 | |
| JP4508492B2 (ja) | 強誘電体キャパシタを有する半導体装置及びその製造方法 | |
| JPH11297942A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| JP3193973B2 (ja) | 容量素子およびその製造方法 | |
| JP2005524230A (ja) | プラグ上コンデンサ構造用障壁 | |
| US7531862B2 (en) | Semiconductor device having ferroelectric substance capacitor | |
| JP3496576B2 (ja) | 半導体装置 | |
| JP2912816B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2926050B2 (ja) | 半導体装置及びその製造方法 | |
| JP3989414B2 (ja) | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 | |
| WO2000046856A1 (en) | Capacitor and method of its manufacture | |
| JP3389845B2 (ja) | 誘電体メモリ | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| KR20030028044A (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| JPH1154702A (ja) | 容量素子およびその製造方法 | |
| JPH0864767A (ja) | 半導体装置 | |
| JP2001210641A (ja) | 半導体装置 | |
| JPH05190767A (ja) | 半導体装置 | |
| JPH10321810A (ja) | 強誘電体メモリ | |
| JPH10294437A (ja) | キャパシタを有する半導体装置 |