JPH11135473A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JPH11135473A
JPH11135473A JP9297167A JP29716797A JPH11135473A JP H11135473 A JPH11135473 A JP H11135473A JP 9297167 A JP9297167 A JP 9297167A JP 29716797 A JP29716797 A JP 29716797A JP H11135473 A JPH11135473 A JP H11135473A
Authority
JP
Japan
Prior art keywords
semiconductor device
dry etching
manufacturing
silicon
chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9297167A
Other languages
English (en)
Other versions
JP3607061B2 (ja
Inventor
Takatoshi Kinoshita
敬俊 木下
Hiroshi Kadowaki
寛 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP29716797A priority Critical patent/JP3607061B2/ja
Priority to US09/070,914 priority patent/US6110834A/en
Priority to TW087110453A priority patent/TW511183B/zh
Priority to KR1019980026448A priority patent/KR19990036549A/ko
Priority to DE19829863A priority patent/DE19829863B4/de
Publication of JPH11135473A publication Critical patent/JPH11135473A/ja
Application granted granted Critical
Publication of JP3607061B2 publication Critical patent/JP3607061B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00Cleaning of wafers, substrates or parts of devices
    • H10P70/20Cleaning during device manufacture
    • H10P70/27Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H10P70/273Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE

Landscapes

  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスの製造工程で、ドライエッチ
ングによる反応生成物のみ、または反応生成物とレジス
トマスクを同時に少ない薬液使用量で除去可能な半導体
装置の製造方法を提供する。 【解決手段】 容積混合比で、硫酸5〜7:フッ酸1/
400〜1/1000とし、温度を25〜70℃とした
薬液により、反応生成物のみを除去する。また、容積混
合比で、硫酸5〜7:過酸化水素水1:フッ酸1/40
0〜1/1000とし、温度を70〜100℃とした薬
液にり反応生成物とレジストマスクとを同時に除去す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ドライエッチン
グで生成された反応生成物を半導体ウェーハから除去
し、あるいは反応生成物とレジストマスクとを同時に除
去するためのウエットエッチング工程を含む半導体装置
の製造方法及びその製造方法による半導体装置に関する
ものである。
【0002】
【従来の技術】従来の技術として、例えば、特開昭49
−10746号公報に、シリコンウェーハを硫酸・過酸
化水素水・フッ酸の混合液で洗浄する方法が開示されて
いるが、ドライエッチングで生成された反応生成物とレ
ジストマスクとを除去するための技術については示され
ていない。
【0003】また、シリコン基板上のシリコン酸化膜あ
るいは多結晶シリコン膜のドライッチングで生成された
反応生成物とレジストマスクとを除去するための技術に
ついては、イ:特開平4−142741号、ロ:特開平
7−99178号、ハ:特開平8−339996号など
の公報に開示されている。特に、「イ」は付着したパ−
ティクルを、「ロ」はドライエッチング損傷層を、
「ハ」はウエットエッチングでの微小異物を除去する技
術に関する。すなわち「イ」は硫酸・過酸化水素水→純
水→過酸化水素水・アンモニヤ→純水、「ロ」はフッ酸
→硫酸・過酸化水素水→フッ酸、「ハ」は緩衝フッ化ア
ンモニウム溶液→硫酸・過酸化水素水→フッ酸→純水、
などのウエットエッチング技術がそれぞれ開示されてい
る。
【0004】以上のように従来は、有機系・シリコン系
・酸化膜系などの被エッチング材料ごとに、あるいは各
種の除去対象物ごとに、対応する薬液を使って別々に除
去が行われていた。従って薬液の種類・使用量が多く、
異なる薬液に順次浸漬していく多槽式処理のため工程数
が多く、処理時間も長く、またドライエッチング用真空
設備とウエットエッチング用化学設備との使用設備の切
替を何度も行う必要があるなど生産・品質管理が煩雑で
あった。
【0005】また従来は、一度の薬液またはウエットエ
ッチング工程によって、レジストマスクを継続使用する
ために残して各種の反応生成物のみを除去する方法、ま
たは各種の反応生成物をレジストマスクとともに同時に
除去する適切な方法がなく、その確立が要望されてい
た。
【0006】
【発明が解決しようとする課題】この発明は上述のよう
な課題を解決するためになされたもので、その目的はド
ライエッチングによる反応生成物のみ、または反応生成
物とレジストマスクとを少い薬液使用量で除去可能な半
導体装置の製造方法を提供しようとするものである。
【0007】
【課題を解決するための手段】この発明の請求項1によ
る半導体装置の製造方法は、半導体装置の製造工程にお
いて、シリコン系半導体試料にレジストパターンを施し
反応性ガスによりドライエッチングする工程と、上記ド
ライエッチングで生成され上記半導体試料に付着した反
応生成物を硫酸とフッ酸とを含む第1の薬液により洗浄
して除去する工程とを含むことを特徴とするものであ
る。
【0008】請求項2による半導体装置の製造方法は、
上記第1の薬液の容積混合比を、硫酸5〜7:フッ酸1
/400〜1/1000とし、薬液温度を25〜70℃
としたことを特徴とするものである。
【0009】請求項3による半導体装置の製造方法は、
半導体装置の製造工程において、シリコン系半導体試料
にレジストパターンを施し反応性ガスによりドライエッ
チングする工程と、上記ドライエッチングで生成され上
記半導体試料に付着した反応生成物と上記レジストパタ
ーンとを硫酸と過酸化水素水とフッ酸とを含む第2の薬
液によりエッチング除去する工程とを含むことを特徴と
するものである。
【0010】請求項4による半導体装置の製造方法は、
上記第2の薬液の容積混合比が、硫酸5〜7:過酸化水
素水1;フッ酸1/400〜1/1000とし、薬液温
度を70〜100℃としたことを特徴とするものであ
る。
【0011】請求項5による半導体装置の製造方法は、
上記ドライエッチングによりエッチングされる材料が、
単結晶シリコン、多結晶シリコン、アモルフアスシリコ
ン、シリサイド、ポリサイド、酸化シリコン、窒化シリ
コン、または酸化窒化シリコンのいずれかであることを
特徴とするものである。
【0012】請求項6による半導体装置の製造方法は、
上記ドライエッチング用の反応ガスが、臭化水素(HB
r)、臭素(Br2) 、塩素ガス(Cl2) 、フッ素系
ガス(CF4 ,CHF3,CH22又はC26)のいず
れかであることを特徴とするものである。
【0013】また、この発明の請求項7による半導体装
置は、請求項1〜6のいずれかに記載の半導体装置の製
造方法によって製造されたことを特徴とするものであ
る。
【0014】
【発明の実施の形態】以下、図1〜図4を参照してこの
発明の実施の形態について説明する。なお図中同一の符
号はそれぞれ同一または相当部分を示す。 実施の形態1.図1は、この発明の実施の形態1による
半導体装置の製造方法を説明するための工程図である。
この実施の形態1では、ドライエッチング反応生成物の
みが除去され、レジストマスクが除去されぬように、薬
液が選択される。図1(a)は第1回目ドライエッチン
グ開始前、図1(b)は第1回目ドライエッチング終了
時、図1(c)は第1回目ウエットエッチング終了時の
状態を示す模式的断面図である。
【0015】まず図1(a)を参照して、シリコン基板
1の表面上に膜厚が例えば1000nmのシリコン酸化
膜2(SiO2)を熱酸化法で形成し、このシリコン酸
化膜2上に例えば配線電極材料となる多結晶シリコン膜
3を化学的気相成長(CVD)法で300nm堆積す
る。さらに多結晶シリコン膜3上にフォトレジストを約
1000nmの厚さに回転塗布し、それをフオトリソグ
ラフィ−(露光・現像)技術により配線電極のエッチン
グマスクとなるようにレジストマスク4をパタ−ニング
する。
【0016】ここでレジストマスク4は、例えばポジ型
化学増幅レジスト材料(レプレ−社製、XP884
3)、またはフォトレジスト(東京応化社製、OMR−
83)を用いることができる。なお、ドライエッチング
処理されるためにレジストパターンが施される前の半導
体ウェーハの状態は、図1(a)に示されるものに限ら
ないが、これらを半導体試料と総称することにする。
【0017】次に、図1(a)の半導体ウェーハは、図
示しない反応性イオンエッチング(RIE)真空設備に
装着されて、レジストマスク4をマスクとして多結晶シ
リコン膜3の第1回目(異方性)ドライエッチングが行
われる。ドライエッチング用の反応ガスは、ハロゲン系
の臭化水素ガスHBrと塩素ガスCl2 ガスの混合ガス
に酸素ガスO2が添加されている。酸素ガスが添加され
た場合は、シリコンとの反応生成物SiBrY の再分解
物として SiBr4 +O2 →SiO2 +2Br2 のように追加的に生成されるSiO2がレジストマスク
4上に付着するのでレジストマスク4のエッチングが抑
制される。その結果、レジストマスク4に対する多結晶
シリコン膜3のエッチング選択比が格段に向上する。
【0018】反応性ガスによるドライエッチングの工程
で、シリコン反応としてのSiCl4 ,SiBrX と、
酸化反応としてのSiOXと、レジストその他の有機物
との有機反応としてのCを主成分としH,O,Nを含む
有機物などの生成が進行し、これらが反応生成物5とし
て半導体ウェーハに堆積し始める。この反応生成物5
は、主にレジストマスク4と多結晶シリコン膜3の側面
壁の表面上に残渣となって堆積する。その後、ドライエ
ッチングは、図1(b)に示すように、シリコン酸化膜
2が露出するタイミングで終了するように制御される。
【0019】次に図1(b)の半導体ウェーハは、図示
しないエッチング用化学設備に移されて、半導体ウェー
ハ上に堆積した不要な反応生成物5を除去するために、
第1回目のウエットエッチングが行われる。このウエッ
トエッチングでは、半導体ウェーハが、容積混合比で硫
酸6:フッ酸1/600の混合液に、液温25℃で、6
分間浸漬される。
【0020】この薬液を用いたウエットエッチング工程
によれば、図1(c)に示すように、レジストマスク4
や多結晶シリコン膜3の側面壁などの表面上に残渣とな
って堆積していた反応生成物5のみが除去され、レジス
トマスク4は除去されず所望の状態でそのまま残る。こ
のレジストマスク4は、後に続く工程で第2回目のウエ
ットエッチングのマスクとして再使用することができ
る。
【0021】なお、反応生成物5のうち、SiO2を主
成分としSiXBrYなどを含む酸化膜系およびシリコン
系のものは、フッ酸と反応して溶解除去される。また反
応生成物5のうち、Cを主成分としH,O,Nなどを含
む有機物系のものは、硫酸と反応して溶解除去される。
【0022】レジストマスク4上のSiO2系の反応生
成物5による保護効果もあるため、液温が常温の場合は
レジストマスク4が溶解されることはないが、マスクと
して再使用に支障が起こらないようにするために、液温
は70℃以下に抑えることが望ましい。
【0023】この実施の形態1における薬液の適切な混
合比を選択するために、ドライエッチング反応生成物の
みが除去され、レジストマスクが除去されぬように、図
1(b)〜(c)において、硫酸:フッ酸の混合比を広
範囲に変化させて実験を繰返した。例えば赤外特性吸収
帯の観測から有機系反応生成物を同定するなど各種の測
定方法を併用して、試料ウェーハの表面状態を評価し
た。
【0024】それらの実験結果から、液温の温度範囲が
常温(例えば25℃)〜70℃の場合に、容積混合比と
して硫酸5〜7:フッ酸1/400〜1/1000の範
囲で望ましい結果の得られることが分かった。以下この
薬液を第1の薬液と呼称する。また、容積混合比として
硫酸6:フッ酸1/400〜1/1000の範囲で最も
望ましい結果の得られることが分かった
【0025】第1の薬液において、硫酸5〜7に対して
フッ酸の容積比が1/1000より、特に1/1500
より低くなると、反応生成物5のうちSiO2を主体と
する酸化膜系反応生成物の除去性が悪くなり、浸漬必要
時間が所定の許容時間を超えて長くなり過ぎる。また、
フッ酸の比が1/400より、特に1/300より高く
なるとウェーハ表面の鏡面性が損なわれ、品質許容限界
を超えるなどの理由から、第1の薬液の許容範囲が定め
られた。
【0026】以上説明したように、この実施の形態1に
よれば、半導体ウェーハなど半導体試料から、不要なド
ライエッチング反応生成物のみが除去され、レジストマ
スクが除去されぬように、効果的な薬液処理をすること
ができる。また、反応が連続又は同時に行われることに
より、薬液及び処理時間の削減を図ることが可能であ
る。
【0027】実施の形態2.図2はこの発明の実施の形
態2による半導体装置の製造方法を説明するための工程
図である。この実施の形態2では、ドライエッチング反
応生成物とともにレジストマスクも除去されるように薬
液が選択される。図2(a)は第2回目ドライエッチン
グ開始前,図2(b)は第2回目ドライエッチング終了
時,図2(c)は第2回目ウエットエッチング終了時の
状態を示す模式的断面図である。
【0028】第2回目ドライエッチング開始前を示す図
2(a)は、図1(c)の半導体ウェーハが、図示しな
いRIE真空設備に移された状態を表している。ここで
マスク4を第2回目のマスクとして、多結晶シリコン膜
3に対する等方性ドライエッチングが開始される。第2
回目のドライエッチング用の反応ガスとしては、実施の
形態1で用いたガスと同一のHBrとCl2の混合ガス
で、酸素ガスは添加されない。
【0029】反応性ガスによるドライエッチングの工程
で、シリコン反応としてのSiCl4 ,SiBrXと、
酸化反応としてのSiOXと、レジストその他の有機物
との有機反応としてのCを主成分としH,O,Nを含む
有機物などの生成が進行し、これらが反応生成物6とし
て半導体ウェーハに堆積し始める。この反応生成物6
は、レジストマスク4や多結晶シリコン膜3の側面壁な
どの表面上に残渣となって堆積する。その後、ドライエ
ッチングは、図2(b)に示すように、多結晶シリコン
膜3の幅が所望量減少したところで終了するように制御
される。
【0030】次に図2(b)の半導体ウェーハは、図示
しないエッチング用化学設備に移されて、半導体ウェー
ハ上に堆積した不要な反応生成物6を除去し、かつレジ
ストマスク4も除去するために、第2回目のウエットエ
ッチングが行われる。このウエットエッチングでは、半
導体ウェーハが、容積混合比で、硫酸6:過酸化水素水
1:フッ酸1/600の混合液に、液温100℃で、2
分間浸漬される。
【0031】図2(b)のレジストマスク4や多結晶シ
リコン膜3の側面壁などの表面上に残渣となって堆積し
ていた反応生成物6と、レジストマスク4とは、ともに
同時に、薬液への一度の浸漬工程によって除去されて、
図2(c)に示すように、配線電極3fに不要な反応生
成物が付着しない所望の状態が得られる。
【0032】混合液中の過酸化水素水の作用により、反
応生成物6のうちの有機系反応生成物やレジストマスク
4の酸化が促進され、この酸化された後の有機系反応物
やレジストマスク4は有機物に対して強い還元作用をも
つ硫酸によって効果的に溶解除去される。また反応生成
物6のうちの酸化膜系やシリコン系の反応生成物は、過
酸化水素水の作用により酸化促進されフッ酸によって溶
解除去される。溶解除去に必要な浸漬時間は液温の低下
とともに増加するので、液温は70℃以上に保持するこ
とが望ましい。
【0033】この実施の形態2における薬液の適切な混
合比を選択するために、ドライエッチング反応生成物と
ともにレジストマスクが除去されるように、図2(b)
〜(c)において、硫酸:過酸化水素水:フッ酸の混合
比を広範囲に変化させて実験を繰返した。試料ウェーハ
上の有機系など各種の反応生成物の同定や表面状態評価
法は実施の形態1における方法と同じである。
【0034】それらの実験結果から、液温の温度範囲が
70〜100℃の場合に、容積混合比で硫酸5〜7:過
酸化水素水1:フッ酸1/400〜1/1000の範囲
で望ましい結果の得られることが分かった。以下この薬
液を第2の薬液と呼称する。また、容積混合比で硫酸
6:過酸化水素水1:フッ酸1/400〜1/1000
の範囲で最も望ましい結果の得られることが分かった。
【0035】第2の薬液において、過酸化水素水1に対
して硫酸の容積比が5〜7より低くなると、レジストマ
スクの除去性が悪くなり、浸漬必要時間が所定の許容時
間を超えて長くなり過ぎる。また、硫酸の容積比が7よ
り高くなると、レジストマスクの除去性はよくなるが、
酸化膜系反応生成物6の除去性が悪くなって、やはり浸
漬必要時間が所定の許容時間を超えて長くなり過ぎる。
【0036】また第2の薬液において、過酸化水素水1
に対してフッ酸の容積比が1/1000より、特に1/
1500より低くなると、反応生成物6のうちSiO2
を主体とする酸化膜系反応生成物の除去性が悪くなり、
浸漬必要時間が所定の許容時間を超えて長くなり過ぎ
る。また、フッ酸の比が1/400より、特に1/30
0より高くなるとウェーハ表面の鏡面性が損なわれ、品
質許容限界を超えるなどの理由から、第2の薬液の許容
範囲が定められた。
【0037】次に、図3は、実施の形態2によるエッチ
ング方法を適用した他の事例を説明するための工程図で
ある。図3(a)はドライエッチング開始前,図3
(b)はドライエッチング終了時,図3(c)はウエッ
トエッチング終了時の状態を示す模式的断面図である。
【0038】図3(a)〜(b)の工程は、実施の形態
1の図1(a)〜(b)と同様であるから、詳細な説明
は省略する。次に図3(b)の半導体ウェーハは、図示
しないエッチング用化学設備に移されて、半導体ウェー
ハ上に堆積した不要な反応生成物5を除去し、かつレジ
ストマスク4も除去するために、ウエットエッチングが
行われる。この工程は、実施の形態2の図2(b)〜
(c)と同様であるから詳細な説明は省略する。この結
果、図3(c)に示すように、配線電極3fに不要な反
応生成物が付着しない所望の状態が得られる。
【0039】以上説明したように、この実施の形態2に
よれば、半導体ウェーハなど半導体試料から、不要なド
ライエッチング反応生成物を除去するとともに、次の工
程で用いないレジストマスクを同時に除去するように、
効果的な薬液処理をすることができる。また、反応が連
続又は同時に行われることにより、薬液及び処理時間の
削減を図ることが可能である。
【0040】次に、実施の形態1〜2で説明したような
ウエットエッチング工程の選択切替が可能な半導体装置
の製造システムについて説明する。図4は、被エッチン
グ層のエッチング要求に対応して、薬液またはウエット
エッチング工程の選択切替が可能な製造システムを説明
するための図である。
【0041】図4において、11はドライエッチング用
真空設備、21はウエットエッチング用化学設備、22
は化学設備の薬液やウエットエッチング工程を制御する
制御装置である。第1の薬液槽23と24、第2の薬液
槽25と26のように、異なる薬液毎に各々複数槽が用
意され、そして例えば同じ薬液の2槽は各々異なる液温
に保持されている。
【0042】制御装置22は、到来した半導体ウェーハ
の被エッチング層のエッチング要求に対応して、薬液ま
たはウエットエッチング工程の選択切替が可能で、また
薬液の種類を選択した後、エッチング要求に最適の液温
に保持されている薬液槽が選択されるように制御可能に
構成されている。
【0043】実施の形態1〜2において上述したよう
に、ウエットエッチングによって、不要な反応生成物だ
けを除去するか、レジストマスクを反応生成物とともに
除去するか、いずれにするかは被エッチング層のエッチ
ング要求によって決められる。しかし半導体ウェーハ上
に各種の成膜を積層し、順次それらの成膜をエッチン
グ、洗浄する工程が繰返される半導体装置の製造システ
ムにおいては、ウエットエッチング工程とその薬液に限
定したとしても、実施の形態1〜2で開示された以外に
選択切替すべき条件は多種多様である。図3のウエット
エッチング工程の選択切替が可能な製造システムはその
一例である。
【0044】以上、ドライエッチングの被エッチング層
としては、実施の形態1〜2において多結晶シリコンを
具体例として述べたがこれに限定されず、例えばMOS
−FETのゲ−トとなる薄膜の多結晶シリコンや、また
は、単結晶シリコン、アモルフアスシリコン、シリサイ
ド、ポリサイド、酸化シリコン、窒化シリコン、または
酸化窒化シリコンのいずれかを主成分とする材料であっ
てもよい。またGaAsなどのIII−V族化合物半導体
の材料を含んでいてもよい。
【0045】また、ドライエッチング用の反応ガスは、
実施の形態1および2において臭化水素HBr、臭素B
2、塩素ガスCl2について述べたがこれに限定され
ず、例えばフッ素系ガスCF4 、CHF3 、CH2
2 、またはC26のうちから選択されてもよい。
【0046】第1の薬液または第2の薬液によって除去
される反応生成物はSiO2、SiXBrY,CXYSiZ
を主成分とするシリコン系材料およびCを主成分とし
H,O,Nを含む有機系材料であってもよい。
【0047】
【発明の効果】この発明によれば、ドライエッチングで
生成され半導体試料に付着した反応生成物を、硫酸とフ
ッ酸とを含む薬液により洗浄して除去するので、成膜時
または成膜後に平坦性の悪化やエッチング不良などを引
起こすことを防止できる効果がある。
【0048】また、この発明によれば、ドライエッチン
グで生成され半導体試料に付着した反応生成物とレジス
トパターンとを、硫酸と過酸化水素水とフッ酸とを含む
薬液によりエッチング除去するので、成膜時または成膜
後に平坦性の悪化やエッチング不良などを引起こすこと
を防止できる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体装置の
製造方法を説明するための工程図である。
【図2】 この発明の実施の形態2による半導体装置の
製造方法を説明するための工程図である。
【図2】 この発明の実施の形態2による半導体装置の
製造方法を説明するための他の工程図である。
【図4】 この発明の実施の形態1〜2による半導体装
置の製造方法を実施するめの半導体製造システムを説明
するための図である。
【符号の説明】
1 シリコン基板、2 シリコン酸化膜、3 多結晶シ
リコン膜、3f配線電極、4 レジストマスク、5,6
反応生成物。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成10年2月13日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体装置の
製造方法を説明するための工程図である。
【図2】 この発明の実施の形態2による半導体装置の
製造方法を説明するための工程図である。
【図】 この発明の実施の形態2による半導体装置の
製造方法を説明するための他の工程図である。
【図4】 この発明の実施の形態1〜2による半導体装
置の製造方法を実施するめの半導体製造システムを説明
するための図である。
【符号の説明】 1 シリコン基板、2 シリコン酸化膜、3 多結晶シ
リコン膜、3f配線電極、4 レジストマスク、5,6
反応生成物。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 門脇 寛 兵庫県伊丹市瑞原四丁目1番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置の製造工程において、シリコ
    ン系半導体試料にレジストパターンを施し反応性ガスに
    よりドライエッチングする工程と、上記ドライエッチン
    グで生成され上記半導体試料に付着した反応生成物を硫
    酸とフッ酸とを含む第1の薬液により洗浄して除去する
    工程とを含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 上記第1の薬液の容積混合比を、硫酸5
    〜7:フッ酸1/400〜1/1000とし、薬液温度
    を25〜70℃としたことを特徴とする請求項1に記載
    の半導体装置の製造方法。
  3. 【請求項3】 半導体装置の製造工程において、シリコ
    ン系半導体試料にレジストパターンを施し反応性ガスに
    よりドライエッチングする工程と、上記ドライエッチン
    グで生成され上記半導体試料に付着した反応生成物と上
    記レジストパターンとを硫酸と過酸化水素水とフッ酸と
    を含む第2の薬液によりエッチング除去する工程とを含
    むことを特徴とする半導体装置の製造方法。
  4. 【請求項4】 上記第2の薬液の容積混合比を、硫酸5
    〜7:過酸化水素水1:フッ酸1/400〜1/100
    0とし、薬液温度を70〜100℃としたことを特徴と
    する請求項3に記載の半導体装置の製造方法。
  5. 【請求項5】 上記ドライエッチングによりエッチング
    される材料が、単結晶シリコン、多結晶シリコン、アモ
    ルフアスシリコン、シリサイド、ポリサイド、酸化シリ
    コン、窒化シリコン、または酸化窒化シリコンのいずれ
    かであることを特徴とする請求項1〜4のいずれかに記
    載の半導体装置の製造方法。
  6. 【請求項6】 上記ドライエッチング用の反応ガスが、
    臭化水素(HBr)、臭素(Br2) 、塩素ガス(Cl
    2) 、フッ素系ガス(CF4 ,CHF3,CH22又は
    26)のいずれかであることを特徴とする請求項1〜
    5のいずれかに記載の半導体装置の製造方法。
  7. 【請求項7】 請求項1〜6のいずれかに記載の半導体
    装置の製造方法によって製造されたことを特徴とする半
    導体装置。
JP29716797A 1997-10-29 1997-10-29 半導体装置の製造方法 Expired - Fee Related JP3607061B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP29716797A JP3607061B2 (ja) 1997-10-29 1997-10-29 半導体装置の製造方法
US09/070,914 US6110834A (en) 1997-10-29 1998-05-04 Semiconductor device and manufacturing method thereof for removing reaction products of dry etching
TW087110453A TW511183B (en) 1997-10-29 1998-06-29 Manufacturing method of semiconductor device and semiconductor device
KR1019980026448A KR19990036549A (ko) 1997-10-29 1998-07-01 반도체 장치의 제조방법 및 반도체 장치
DE19829863A DE19829863B4 (de) 1997-10-29 1998-07-03 Verfahren zum Herstellen einer Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29716797A JP3607061B2 (ja) 1997-10-29 1997-10-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11135473A true JPH11135473A (ja) 1999-05-21
JP3607061B2 JP3607061B2 (ja) 2005-01-05

Family

ID=17843063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29716797A Expired - Fee Related JP3607061B2 (ja) 1997-10-29 1997-10-29 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6110834A (ja)
JP (1) JP3607061B2 (ja)
KR (1) KR19990036549A (ja)
DE (1) DE19829863B4 (ja)
TW (1) TW511183B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645876B2 (en) 2000-12-15 2003-11-11 Kabushiki Kaisha Toshiba Etching for manufacture of semiconductor devices
KR100441328B1 (ko) * 2000-08-28 2004-07-23 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리장치
WO2005045912A1 (ja) * 2003-11-10 2005-05-19 Daikin Industries, Ltd. Low−k膜用エッチング液及びエッチング方法
WO2008050785A1 (fr) 2006-10-24 2008-05-02 Kanto Kagaku Kabushiki Kaisha Composition liquide pour éliminer un résidu de photorésine et un résidu de polymère
JP2008270824A (ja) * 2008-05-09 2008-11-06 Renesas Technology Corp 半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589685B (en) * 2000-07-14 2004-06-01 Infineon Technologies Corp Etching composition and use thereof with feedback control of HF in BEOL clean
CA2413666A1 (en) * 2002-03-26 2003-09-26 Takayuki Homma Charge-giving body, and pattern-formed body using the same
TWI229917B (en) * 2003-09-09 2005-03-21 Nanya Technology Corp Interconnect process and method for removing silicide
JP4326928B2 (ja) * 2003-12-09 2009-09-09 株式会社東芝 フォトレジスト残渣除去液組成物及び該組成物を用いる半導体回路素子の製造方法
CN102468131B (zh) * 2010-11-10 2016-06-01 中国科学院微电子研究所 高k栅介质/金属栅叠层栅结构刻蚀后聚合物去除方法
US8334205B2 (en) 2010-11-10 2012-12-18 Institute of Microelectronics, Chinese Academy of Sciences Method for removing polymer after etching gate stack structure of high-K gate dielectric/metal gate
JP6026375B2 (ja) 2013-09-02 2016-11-16 株式会社東芝 半導体装置の製造方法
CN114038942A (zh) * 2021-11-08 2022-02-11 浙江光特科技有限公司 一种光电探测器芯片的刻蚀去胶方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922380B2 (ja) * 1975-12-03 1984-05-26 株式会社東芝 ハンドウタイソシノ セイゾウホウホウ
JPS5923106B2 (ja) * 1976-10-13 1984-05-30 日本電気株式会社 半導体装置の製造方法
JPS5830135A (ja) * 1981-08-17 1983-02-22 Toshiba Corp 半導体ウエハの洗浄方法
US4585515A (en) * 1985-03-11 1986-04-29 Rca Corporation Formation of conductive lines
US5443998A (en) * 1989-08-01 1995-08-22 Cypress Semiconductor Corp. Method of forming a chlorinated silicon nitride barrier layer
JPH03218629A (ja) * 1989-11-22 1991-09-26 Fujitsu Ltd 半導体装置の製造方法
JP2787788B2 (ja) * 1990-09-26 1998-08-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 残留物除去方法
JPH04142741A (ja) * 1990-10-04 1992-05-15 Nec Corp 半導体製造装置
KR0124484B1 (ko) * 1993-03-23 1997-12-10 모리시다 요이치 반도체 장치의 세정방법 및 그 장치
JPH0799178A (ja) * 1993-09-28 1995-04-11 Fujitsu Ltd 半導体装置の製造方法
TW347597B (en) * 1994-01-31 1998-12-11 Mitsubishi Chem Corp Method of forming a groove in a semiconductor laser diode and a semiconductor laser diode
JPH08250400A (ja) * 1995-03-14 1996-09-27 Mitsubishi Electric Corp シリコーン樹脂の除去法
JPH08339996A (ja) * 1995-06-12 1996-12-24 Toshiba Corp 半導体装置の製造方法
TW296405B (en) * 1996-02-12 1997-01-21 Merck Kanto Advanced Chemical Solution and process for removing side-wall residue after dry etching

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441328B1 (ko) * 2000-08-28 2004-07-23 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리장치
US6645876B2 (en) 2000-12-15 2003-11-11 Kabushiki Kaisha Toshiba Etching for manufacture of semiconductor devices
WO2005045912A1 (ja) * 2003-11-10 2005-05-19 Daikin Industries, Ltd. Low−k膜用エッチング液及びエッチング方法
WO2008050785A1 (fr) 2006-10-24 2008-05-02 Kanto Kagaku Kabushiki Kaisha Composition liquide pour éliminer un résidu de photorésine et un résidu de polymère
US8105998B2 (en) 2006-10-24 2012-01-31 Kanto Kagaku Kabushiki Kaisha Liquid composition for removing photoresist residue and polymer residue
JP2008270824A (ja) * 2008-05-09 2008-11-06 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990036549A (ko) 1999-05-25
DE19829863B4 (de) 2006-06-29
JP3607061B2 (ja) 2005-01-05
DE19829863A1 (de) 1999-05-06
US6110834A (en) 2000-08-29
TW511183B (en) 2002-11-21

Similar Documents

Publication Publication Date Title
JP2731750B2 (ja) エッチング残留物除去方法
US5346586A (en) Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip
US20080283796A1 (en) Compositions for Dissolution of Low-K Dielectric Films, and Methods of Use
JPH11135473A (ja) 半導体装置の製造方法および半導体装置
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
JPH0621018A (ja) ドライエッチング方法
JPH07142446A (ja) シリコン系材料層の加工方法
US7307009B2 (en) Phosphoric acid free process for polysilicon gate definition
US20050124160A1 (en) Novel multi-gate formation procedure for gate oxide quality improvement
US7727871B2 (en) Manufacturing method of semiconductor device using etching solution
JP2003520446A (ja) 酸化物がエッチングされないようにした残渣除去方法
JP2003179064A (ja) 配線パターンの形成方法
JPS639121A (ja) ドライエツチング方法
JP4101130B2 (ja) 半導体装置の製造方法
JP3487734B2 (ja) パターン形成方法
CN114203546B (zh) 半导体器件及其制造方法
JP3740792B2 (ja) 半導体装置の製造方法
JPH0637063A (ja) 半導体装置の製法
JP2005079316A (ja) エッチング方法及び半導体装置の製造方法
JPH09270407A (ja) 半導体装置の製造方法
CN120184005A (zh) 一种AlScN薄膜结构的清洗方法、形成方法及半导体结构
JP2008147434A (ja) 半導体装置の製造方法
JP2003037099A (ja) エッチング方法
JP2001176839A (ja) 半導体装置の製造方法
KR20050075275A (ko) 크롬 금속막의 통합 에칭 용액

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041006

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees