JPH09270407A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09270407A JPH09270407A JP10375096A JP10375096A JPH09270407A JP H09270407 A JPH09270407 A JP H09270407A JP 10375096 A JP10375096 A JP 10375096A JP 10375096 A JP10375096 A JP 10375096A JP H09270407 A JPH09270407 A JP H09270407A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- etching
- hydrofluoric acid
- resist pattern
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【課題】バッファード弗酸を用いたシリコン酸化膜のウ
ェットエッチング時におけるレジスト残渣を完全に除去
する。 【解決手段】フォトレジスト３をマスクにしてシリコン
酸化膜２をバッファード弗酸によりエッチングし、フォ
トレジスト３をアッシングにより除去した後、希弗酸水
を用いた洗浄によりエッチング生成物２ａを除去し、し
かる後、硫酸過水洗浄によりレジスト残渣物５を除去す
る。
ェットエッチング時におけるレジスト残渣を完全に除去
する。 【解決手段】フォトレジスト３をマスクにしてシリコン
酸化膜２をバッファード弗酸によりエッチングし、フォ
トレジスト３をアッシングにより除去した後、希弗酸水
を用いた洗浄によりエッチング生成物２ａを除去し、し
かる後、硫酸過水洗浄によりレジスト残渣物５を除去す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、シリコン酸化膜のウェットエッチング
時に発生するレジスト残渣を除去又は防止する方法に関
する。
法に関し、特に、シリコン酸化膜のウェットエッチング
時に発生するレジスト残渣を除去又は防止する方法に関
する。
【０００２】
【従来の技術】半導体装置の製造において、例えば、素
子分離や配線間の絶縁膜等に用いられるシリコン酸化膜
を微細加工する方法に、バッファード弗酸（Buffered H
ydrogen Fluoride：ＢＨＦ）を用いたウェットエッチン
グ加工方法がある。
子分離や配線間の絶縁膜等に用いられるシリコン酸化膜
を微細加工する方法に、バッファード弗酸（Buffered H
ydrogen Fluoride：ＢＨＦ）を用いたウェットエッチン
グ加工方法がある。
【０００３】例えば、ウェル形成工程等の際、図３
（ａ）に示すように、半導体基板３１上に大面積に及ぶ
シリコン酸化膜３２を形成し、このシリコン酸化膜３２
上にフォトレジスト３３を塗布した後、フォトレジスト
３３を所定パターンにパターニングする。次に、図３
（ｂ）に示すように、ＢＨＦを用いフォトレジスト３３
をマスクにしてシリコン酸化膜３２をウェットエッチン
グ加工する。なお、図３（ｂ）はエッチング途中の状態
を示す。次に、図３（ｃ）に示すように、アッシングに
よりフォトレジスト３３を除去する。
（ａ）に示すように、半導体基板３１上に大面積に及ぶ
シリコン酸化膜３２を形成し、このシリコン酸化膜３２
上にフォトレジスト３３を塗布した後、フォトレジスト
３３を所定パターンにパターニングする。次に、図３
（ｂ）に示すように、ＢＨＦを用いフォトレジスト３３
をマスクにしてシリコン酸化膜３２をウェットエッチン
グ加工する。なお、図３（ｂ）はエッチング途中の状態
を示す。次に、図３（ｃ）に示すように、アッシングに
よりフォトレジスト３３を除去する。
【０００４】
【発明が解決しようとする課題】ところが、上述の従来
の方法においては、図３（ｂ）に示すように、ＢＨＦに
よるシリコン酸化膜３２のウェットエッチング時にエッ
チング生成物３２ａが発生し、このエッチング生成物３
２ａが、パターニングされたフォトレジスト３３上に付
着する。そして、図３（ｃ）に示すように、その後のア
ッシングによるフォトレジスト３３除去工程において、
上述したエッチング生成物３２ａがマスクとなり、フォ
トレジスト３３の一部が除去されずにシリコン酸化膜３
２上に残ってしまう。このエッチング生成物３２ａに覆
われたフォトレジスト３３は、その後の硫酸過水洗浄等
の有機物除去処理を行っても除去できないという問題が
あった。
の方法においては、図３（ｂ）に示すように、ＢＨＦに
よるシリコン酸化膜３２のウェットエッチング時にエッ
チング生成物３２ａが発生し、このエッチング生成物３
２ａが、パターニングされたフォトレジスト３３上に付
着する。そして、図３（ｃ）に示すように、その後のア
ッシングによるフォトレジスト３３除去工程において、
上述したエッチング生成物３２ａがマスクとなり、フォ
トレジスト３３の一部が除去されずにシリコン酸化膜３
２上に残ってしまう。このエッチング生成物３２ａに覆
われたフォトレジスト３３は、その後の硫酸過水洗浄等
の有機物除去処理を行っても除去できないという問題が
あった。
【０００５】更に、上述したようなフォトレジストの残
渣物を残したままの状態で高温の拡散炉中に半導体ウェ
ハを入れてしまうと、炉内の有機物汚染を引き起こし、
例えば、炉中で成膜させたシリコン酸化膜の絶縁耐圧劣
化等を引き起こしてしまうという問題があった。
渣物を残したままの状態で高温の拡散炉中に半導体ウェ
ハを入れてしまうと、炉内の有機物汚染を引き起こし、
例えば、炉中で成膜させたシリコン酸化膜の絶縁耐圧劣
化等を引き起こしてしまうという問題があった。
【０００６】そこで、本発明は、例えば、フォトレジス
ト表層のエッチング生成物及びフォトレジストを確実に
除去できて、高スループットの半導体装置の製造方法を
提供することを目的とする。
ト表層のエッチング生成物及びフォトレジストを確実に
除去できて、高スループットの半導体装置の製造方法を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成されたシリコン酸化膜の
上にレジストパターンを形成し、そのレジストパターン
をマスクにして前記シリコン酸化膜をバッファード弗酸
を用いてエッチングする第１の工程と、前記第１の工程
後、希弗酸水を用いて前記半導体基板を洗浄する第２の
工程と、前記第２の工程後、前記レジストパターンを除
去するためのアッシング処理をする第３の工程とを有す
る。
造方法は、半導体基板上に形成されたシリコン酸化膜の
上にレジストパターンを形成し、そのレジストパターン
をマスクにして前記シリコン酸化膜をバッファード弗酸
を用いてエッチングする第１の工程と、前記第１の工程
後、希弗酸水を用いて前記半導体基板を洗浄する第２の
工程と、前記第２の工程後、前記レジストパターンを除
去するためのアッシング処理をする第３の工程とを有す
る。
【０００８】本発明の別の態様による半導体装置の製造
方法は、半導体基板上に形成されたシリコン酸化膜の上
にレジストパターンを形成し、そのレジストパターンを
マスクにして前記シリコン酸化膜をバッファード弗酸を
用いてエッチングする第１の工程と、前記第１の工程
後、前記レジストパターンを除去するためのアッシング
処理をする第２の工程と、前記第２の工程後、希弗酸水
を用いて前記半導体基板を洗浄する第３の工程とを有す
る。
方法は、半導体基板上に形成されたシリコン酸化膜の上
にレジストパターンを形成し、そのレジストパターンを
マスクにして前記シリコン酸化膜をバッファード弗酸を
用いてエッチングする第１の工程と、前記第１の工程
後、前記レジストパターンを除去するためのアッシング
処理をする第２の工程と、前記第２の工程後、希弗酸水
を用いて前記半導体基板を洗浄する第３の工程とを有す
る。
【０００９】本発明の一態様では、前記第３の工程後、
硫酸を用いて前記半導体基板を洗浄する第４の工程を更
に有する。
硫酸を用いて前記半導体基板を洗浄する第４の工程を更
に有する。
【００１０】
【発明の実施の形態】図１は本発明の第１の実施の形態
による半導体装置の製造方法の工程断面図である。
による半導体装置の製造方法の工程断面図である。
【００１１】まず、図１（ａ）に示すように、シリコン
半導体基板１上に膜厚約１０００Åのシリコン熱酸化膜
２を成長させ、そのシリコン熱酸化膜２上にフォトリソ
グラフィー法によりレジストパターン３を形成する。
半導体基板１上に膜厚約１０００Åのシリコン熱酸化膜
２を成長させ、そのシリコン熱酸化膜２上にフォトリソ
グラフィー法によりレジストパターン３を形成する。
【００１２】次に、図１（ｂ）に示すように、ＢＨＦ薬
液（不図示）を用い、シリコン熱酸化膜２に対してウェ
ットエッチングを行う。この時のウェットエッチング条
件は、例えば、ＢＨＦ薬液温度約２３℃で、ウェットエ
ッチング時間は約４分である。この処理の結果、所望の
シリコン熱酸化膜２のエッチング形状が得られるが、工
程途中において、ＢＨＦ薬液中に大量のエッチング生成
物（不図示）が発生し、そのエッチング生成物のうちの
一部のエッチング生成物２ａがレジストパターン３上に
付着する。
液（不図示）を用い、シリコン熱酸化膜２に対してウェ
ットエッチングを行う。この時のウェットエッチング条
件は、例えば、ＢＨＦ薬液温度約２３℃で、ウェットエ
ッチング時間は約４分である。この処理の結果、所望の
シリコン熱酸化膜２のエッチング形状が得られるが、工
程途中において、ＢＨＦ薬液中に大量のエッチング生成
物（不図示）が発生し、そのエッチング生成物のうちの
一部のエッチング生成物２ａがレジストパターン３上に
付着する。
【００１３】次に、図１（ｃ）に示すように、レジスト
除去装置（不図示）により、例えば、基板温度２００
℃、マイクロ波周波数２．４５ＧHz、出力８００Ｗ、Ｏ
2 ガス流量２００ｃｃｍ、処理圧力１．０Torr、処理時
間１３０秒の条件で、レジストパターン３の除去処理を
行う。すると、図示の如く、シリコン熱酸化膜２上にエ
ッチング生成物２ａで覆われたレジスト残渣物５が残
る。
除去装置（不図示）により、例えば、基板温度２００
℃、マイクロ波周波数２．４５ＧHz、出力８００Ｗ、Ｏ
2 ガス流量２００ｃｃｍ、処理圧力１．０Torr、処理時
間１３０秒の条件で、レジストパターン３の除去処理を
行う。すると、図示の如く、シリコン熱酸化膜２上にエ
ッチング生成物２ａで覆われたレジスト残渣物５が残
る。
【００１４】そこで、次に、図１（ｄ）に示すように、
体積比がおおよそＢＨＦ：純水＝１：１００の希弗酸水
にてシリコン半導体基板１を洗浄する。この時の希弗酸
水洗浄条件は、例えば、希弗酸薬液温度２３℃、処理時
間は約３分である。この処理を施すことにより、エッチ
ング生成物２ａが除去され、レジスト残渣物５が露出す
る。ちなみに、本処理に用いた希弗酸水のシリコン熱酸
化膜２に対するエッチングレートは１０Å／min 以下で
ある。
体積比がおおよそＢＨＦ：純水＝１：１００の希弗酸水
にてシリコン半導体基板１を洗浄する。この時の希弗酸
水洗浄条件は、例えば、希弗酸薬液温度２３℃、処理時
間は約３分である。この処理を施すことにより、エッチ
ング生成物２ａが除去され、レジスト残渣物５が露出す
る。ちなみに、本処理に用いた希弗酸水のシリコン熱酸
化膜２に対するエッチングレートは１０Å／min 以下で
ある。
【００１５】次に、図１（ｅ）に示すように、シリコン
半導体基板１を、硫酸過水洗浄処理、例えば、体積比が
おおよそ硫酸：過酸化水素水＝５．５：１の硫酸過水１
３０℃、１５分の条件にて処理することにより、レジス
ト残渣物５の無い良好な状態を得ることができる。
半導体基板１を、硫酸過水洗浄処理、例えば、体積比が
おおよそ硫酸：過酸化水素水＝５．５：１の硫酸過水１
３０℃、１５分の条件にて処理することにより、レジス
ト残渣物５の無い良好な状態を得ることができる。
【００１６】図２は本発明の第２の実施の形態による半
導体装置の製造方法の工程断面図である。
導体装置の製造方法の工程断面図である。
【００１７】この第２の実施の形態では、第１の実施の
形態にて行った希弗酸洗浄処理を、レジストパターン除
去工程後ではなく、ウェットエッチング工程直後に行
う。
形態にて行った希弗酸洗浄処理を、レジストパターン除
去工程後ではなく、ウェットエッチング工程直後に行
う。
【００１８】まず、図２（ａ）に示すように、シリコン
半導体基板２１上に膜厚約１０００Åのシリコン熱酸化
膜２２を成長させ、そのシリコン熱酸化膜２２上にフォ
トリソグラフィー法によりレジストパターン２３を形成
する。
半導体基板２１上に膜厚約１０００Åのシリコン熱酸化
膜２２を成長させ、そのシリコン熱酸化膜２２上にフォ
トリソグラフィー法によりレジストパターン２３を形成
する。
【００１９】次に、図２（ｂ）に示すように、ＢＨＦ薬
液（不図示）を用い、シリコン熱酸化膜２２に対してウ
ェットエッチングを行う。この時のウェットエッチング
条件は、例えば、ＢＨＦ薬液温度約２３℃で、ウェット
エッチング時間は約４分である。この処理の結果、所望
のシリコン熱酸化膜２２のエッチング形状が得られる
が、工程途中において、ＢＨＦ薬液中に大量のエッチン
グ生成物（不図示）が発生し、そのエッチング生成物の
うちの一部のエッチング生成物２２ａがレジストパター
ン２３上に付着する。
液（不図示）を用い、シリコン熱酸化膜２２に対してウ
ェットエッチングを行う。この時のウェットエッチング
条件は、例えば、ＢＨＦ薬液温度約２３℃で、ウェット
エッチング時間は約４分である。この処理の結果、所望
のシリコン熱酸化膜２２のエッチング形状が得られる
が、工程途中において、ＢＨＦ薬液中に大量のエッチン
グ生成物（不図示）が発生し、そのエッチング生成物の
うちの一部のエッチング生成物２２ａがレジストパター
ン２３上に付着する。
【００２０】そこで、次に、図２（ｃ）に示すように、
体積比がおおよそＢＨＦ：純水＝１：１００の希弗酸水
にてシリコン半導体基板２１を洗浄する。この時の希弗
酸水洗浄条件は、例えば、希弗酸薬液温度２３℃、処理
時間は約３分である。この処理を施すことにより、エッ
チング生成物２２ａが実質的に完全に除去される。ちな
みに、本処理に用いた希弗酸水のシリコン熱酸化膜２２
に対するエッチングレートは１０Å／min 以下であるか
ら、シリコン熱酸化膜２２のエッチング形状には殆ど影
響が無い。
体積比がおおよそＢＨＦ：純水＝１：１００の希弗酸水
にてシリコン半導体基板２１を洗浄する。この時の希弗
酸水洗浄条件は、例えば、希弗酸薬液温度２３℃、処理
時間は約３分である。この処理を施すことにより、エッ
チング生成物２２ａが実質的に完全に除去される。ちな
みに、本処理に用いた希弗酸水のシリコン熱酸化膜２２
に対するエッチングレートは１０Å／min 以下であるか
ら、シリコン熱酸化膜２２のエッチング形状には殆ど影
響が無い。
【００２１】この後、図２（ｄ）に示すように、レジス
ト除去装置（不図示）により、例えば、基板温度２００
℃、マイクロ波周波数２．４５ＧHz、出力８００Ｗ、Ｏ
2 ガス流量２００ｃｃｍ、処理圧力１．０Torr、処理時
間１３０秒の条件で、レジストパターン２３の除去処理
を行う。これにより、レジスト残渣物の無い良好な状態
を得ることができる。
ト除去装置（不図示）により、例えば、基板温度２００
℃、マイクロ波周波数２．４５ＧHz、出力８００Ｗ、Ｏ
2 ガス流量２００ｃｃｍ、処理圧力１．０Torr、処理時
間１３０秒の条件で、レジストパターン２３の除去処理
を行う。これにより、レジスト残渣物の無い良好な状態
を得ることができる。
【００２２】
【発明の効果】本発明によれば、例えば、大面積に及ぶ
シリコン酸化膜をＢＨＦを用いてウェットエッチングし
た後、希弗酸水を用いてシリコン基板を洗浄する工程を
追加することにより、確実にエッチング生成物を除去す
ることができて、高いスループットの半導体装置の製造
方法が実現できる。
シリコン酸化膜をＢＨＦを用いてウェットエッチングし
た後、希弗酸水を用いてシリコン基板を洗浄する工程を
追加することにより、確実にエッチング生成物を除去す
ることができて、高いスループットの半導体装置の製造
方法が実現できる。
【図１】本発明の第１の実施形態による半導体装置の製
造方法を示す工程断面図である。
造方法を示す工程断面図である。
【図２】本発明の第２の実施形態による半導体装置の製
造方法を示す工程断面図である。
造方法を示す工程断面図である。
【図３】従来の半導体装置の製造方法を示す工程断面図
である。
である。
１、２１ シリコン半導体基板 ２、２２ シリコン熱酸化膜 ２ａ、２２ａ エッチング生成物 ３、２３ レジストパターン ５ レジスト残渣物
Claims (3)
- 【請求項１】 半導体基板上に形成されたシリコン酸化
膜の上にレジストパターンを形成し、そのレジストパタ
ーンをマスクにして前記シリコン酸化膜をバッファード
弗酸を用いてエッチングする第１の工程と、 前記第１の工程後、希弗酸水を用いて前記半導体基板を
洗浄する第２の工程と、 前記第２の工程後、前記レジストパターンを除去するた
めのアッシング処理をする第３の工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に形成されたシリコン酸化
膜の上にレジストパターンを形成し、そのレジストパタ
ーンをマスクにして前記シリコン酸化膜をバッファード
弗酸を用いてエッチングする第１の工程と、 前記第１の工程後、前記レジストパターンを除去するた
めのアッシング処理をする第２の工程と、 前記第２の工程後、希弗酸水を用いて前記半導体基板を
洗浄する第３の工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項３】 前記第３の工程後、硫酸を用いて前記半
導体基板を洗浄する第４の工程を更に有することを特徴
とする請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10375096A JPH09270407A (ja) | 1996-03-29 | 1996-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10375096A JPH09270407A (ja) | 1996-03-29 | 1996-03-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09270407A true JPH09270407A (ja) | 1997-10-14 |
Family
ID=14362259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10375096A Withdrawn JPH09270407A (ja) | 1996-03-29 | 1996-03-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09270407A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197642A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
| JP2005286302A (ja) * | 2004-03-30 | 2005-10-13 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
-
1996
- 1996-03-29 JP JP10375096A patent/JPH09270407A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197642A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
| JP2005286302A (ja) * | 2004-03-30 | 2005-10-13 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2903884B2 (ja) | 半導体装置の製法 | |
| JPH09102483A (ja) | 半導体基板上にシリコン材料の上部構造体を形成する製造方法 | |
| JPH11135473A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20050124160A1 (en) | Novel multi-gate formation procedure for gate oxide quality improvement | |
| US5858861A (en) | Reducing nitride residue by changing the nitride film surface property | |
| JPH09270407A (ja) | 半導体装置の製造方法 | |
| JP3362566B2 (ja) | Ｓｉ３Ｎ４膜の形成方法 | |
| JP3420103B2 (ja) | 素子分離用シリコンシャロートレンチエッチング方法 | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| JPH09270420A (ja) | 半導体装置の製造方法 | |
| JPH0637063A (ja) | 半導体装置の製法 | |
| JPH0786229A (ja) | 酸化シリコンのエッチング方法 | |
| JP3740792B2 (ja) | 半導体装置の製造方法 | |
| JPH0451520A (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPH06168917A (ja) | レジスト除去方法 | |
| JP2991176B2 (ja) | 半導体装置の製造方法 | |
| KR0168208B1 (ko) | 다중합체 제거방법 | |
| JPH05102184A (ja) | レジストによるｌｄｄサイドウオール形成方法 | |
| JPH0329322A (ja) | 半導体装置の製造方法 | |
| JPH05190514A (ja) | 半導体装置の製造方法 | |
| JP2002368213A (ja) | 半導体装置の製造方法 | |
| JPH08139069A (ja) | 半導体装置の製造方法 | |
| JPH06275580A (ja) | 半導体装置の製造方法 | |
| JP2003158194A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |