JPH11136853A - 短絡保護機能を有する負荷駆動装置 - Google Patents
短絡保護機能を有する負荷駆動装置Info
- Publication number
- JPH11136853A JPH11136853A JP9293999A JP29399997A JPH11136853A JP H11136853 A JPH11136853 A JP H11136853A JP 9293999 A JP9293999 A JP 9293999A JP 29399997 A JP29399997 A JP 29399997A JP H11136853 A JPH11136853 A JP H11136853A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load
- short
- voltage
- circuit protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Protection Of Static Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 出力トランジスタ等のスイッチング素子の破
壊を確実に防止することができる短絡保護機能を有する
負荷駆動装置を提供する。 【解決手段】 負荷に直列に接続され駆動信号に応答し
て作動するスイッチング素子と、負荷とスイッチング素
子との直列回路に電圧を供給する電源と、負荷への電圧
印加を検出して電圧印加検出信号を発生する電圧検出回
路と、駆動信号の供給開始から所定時間経過した時点に
おいて電圧印加検出信号が発生しない場合には駆動信号
のスイッチング素子への供給を遮断する短絡保護回路と
を備えた。
壊を確実に防止することができる短絡保護機能を有する
負荷駆動装置を提供する。 【解決手段】 負荷に直列に接続され駆動信号に応答し
て作動するスイッチング素子と、負荷とスイッチング素
子との直列回路に電圧を供給する電源と、負荷への電圧
印加を検出して電圧印加検出信号を発生する電圧検出回
路と、駆動信号の供給開始から所定時間経過した時点に
おいて電圧印加検出信号が発生しない場合には駆動信号
のスイッチング素子への供給を遮断する短絡保護回路と
を備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、短絡保護機能を有
する負荷駆動装置に関する。
する負荷駆動装置に関する。
【０００２】
【従来の技術】ソレノイドコイル等の電気的負荷を駆動
する負荷駆動装置においては、通常、制御回路から駆動
信号が発生すると、その駆動信号に応じて出力トランジ
スタがオンとなり、その出力トランジスタの例えば、エ
ミッタ・コレクタ間を介して負荷に電源電圧が印加され
る。負荷に電圧が印加されたことが電圧検出回路によっ
て検出されてその検出結果が制御回路に供給される。例
えば、負荷が直接短絡されたり、負荷へのハーネスが短
絡したりすると、オン状態にある出力トランジスタに電
源電圧が直接印加され、エミッタ・コレクタ間をその規
定最大電流を越える過電流が流れることになる。このと
き、電圧検出回路からは負荷印加電圧の検出結果が得ら
れないので、制御回路は、駆動信号発生中に電圧検出回
路によって負荷印加電圧の検出結果が得られないときに
は異常発生として駆動信号の発生を停止する。これによ
り、出力トランジスタに過電流が流れ続けることが防止
される。
する負荷駆動装置においては、通常、制御回路から駆動
信号が発生すると、その駆動信号に応じて出力トランジ
スタがオンとなり、その出力トランジスタの例えば、エ
ミッタ・コレクタ間を介して負荷に電源電圧が印加され
る。負荷に電圧が印加されたことが電圧検出回路によっ
て検出されてその検出結果が制御回路に供給される。例
えば、負荷が直接短絡されたり、負荷へのハーネスが短
絡したりすると、オン状態にある出力トランジスタに電
源電圧が直接印加され、エミッタ・コレクタ間をその規
定最大電流を越える過電流が流れることになる。このと
き、電圧検出回路からは負荷印加電圧の検出結果が得ら
れないので、制御回路は、駆動信号発生中に電圧検出回
路によって負荷印加電圧の検出結果が得られないときに
は異常発生として駆動信号の発生を停止する。これによ
り、出力トランジスタに過電流が流れ続けることが防止
される。
【０００３】
【発明が解決しようとする課題】従来の負荷駆動装置に
おいては、例えば、エンジン制御用の制御回路としてマ
イクロコンピュータが用いられることが普通であり、マ
イクロコンピュータはエンジン制御処理を含む複数の処
理を順番に繰り返し実行しており、その処理の１つに、
上記のように電圧検出回路の負荷印加電圧の検出結果に
応じて駆動信号の発生を停止させる短絡保護処理があ
る。従って、負荷短絡により出力トランジスタに過電流
が流れ、電圧検出回路からは負荷印加電圧の検出結果が
得られない状態が生じても、それから短絡保護処理が実
行されるまでに時間遅れがある場合があり、時間遅れに
よって出力トランジスタに過負荷が掛かった状態が継続
することとなり、その出力トランジスタが破壊される可
能性があるという問題があった。
おいては、例えば、エンジン制御用の制御回路としてマ
イクロコンピュータが用いられることが普通であり、マ
イクロコンピュータはエンジン制御処理を含む複数の処
理を順番に繰り返し実行しており、その処理の１つに、
上記のように電圧検出回路の負荷印加電圧の検出結果に
応じて駆動信号の発生を停止させる短絡保護処理があ
る。従って、負荷短絡により出力トランジスタに過電流
が流れ、電圧検出回路からは負荷印加電圧の検出結果が
得られない状態が生じても、それから短絡保護処理が実
行されるまでに時間遅れがある場合があり、時間遅れに
よって出力トランジスタに過負荷が掛かった状態が継続
することとなり、その出力トランジスタが破壊される可
能性があるという問題があった。
【０００４】そこで、本発明の目的は、出力トランジス
タ等のスイッチング素子の破壊を確実に防止することが
できる短絡保護機能を有する負荷駆動装置を提供するこ
とである。
タ等のスイッチング素子の破壊を確実に防止することが
できる短絡保護機能を有する負荷駆動装置を提供するこ
とである。
【０００５】
【課題を解決するための手段】本発明の短絡保護機能を
有する負荷駆動装置は、駆動信号が供給されたとき電気
的負荷を駆動する負荷駆動装置であって、負荷に直列に
接続され駆動信号に応答して作動するスイッチング素子
と、負荷とスイッチング素子との直列回路に電圧を供給
する電源と、負荷への電圧印加を検出して電圧印加検出
信号を発生する電圧検出回路と、駆動信号の供給開始か
ら所定時間経過した時点において電圧印加検出信号が発
生しない場合には駆動信号のスイッチング素子への供給
を遮断する短絡保護回路とを備えたことを特徴としてい
る。
有する負荷駆動装置は、駆動信号が供給されたとき電気
的負荷を駆動する負荷駆動装置であって、負荷に直列に
接続され駆動信号に応答して作動するスイッチング素子
と、負荷とスイッチング素子との直列回路に電圧を供給
する電源と、負荷への電圧印加を検出して電圧印加検出
信号を発生する電圧検出回路と、駆動信号の供給開始か
ら所定時間経過した時点において電圧印加検出信号が発
生しない場合には駆動信号のスイッチング素子への供給
を遮断する短絡保護回路とを備えたことを特徴としてい
る。
【０００６】これにより、駆動信号が供給されてから所
定時間を経過しているにも係わらず、電圧印加検出信号
が得られない場合には直ちに駆動信号のスイッチング素
子への供給を遮断するので、スイッチング素子の破壊を
確実に防止することができる。
定時間を経過しているにも係わらず、電圧印加検出信号
が得られない場合には直ちに駆動信号のスイッチング素
子への供給を遮断するので、スイッチング素子の破壊を
確実に防止することができる。
【０００７】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図１は本発明による短絡保護
機能を有する負荷駆動装置を示している。この負荷駆動
装置において、マイクロコンピュータ１１はエンジン制
御用のものであり、内部には図示しないＣＰＵ、メモ
リ、複数の入出力ポートを有し、例えば、インジェクタ
による燃料噴射時間や２次エア通路の開閉を制御する。
照しつつ詳細に説明する。図１は本発明による短絡保護
機能を有する負荷駆動装置を示している。この負荷駆動
装置において、マイクロコンピュータ１１はエンジン制
御用のものであり、内部には図示しないＣＰＵ、メモ
リ、複数の入出力ポートを有し、例えば、インジェクタ
による燃料噴射時間や２次エア通路の開閉を制御する。
【０００８】マイクロコンピュータ１１の１つの出力ポ
ートOUTには抵抗１２を介してインバータ１３が接続さ
れている。インバータ１３はＮＰＮ型のトランジスタ１
４と抵抗１５，１６とからなる。抵抗１５はインバータ
１３の入力抵抗であり抵抗１２とトランジスタ１４のベ
ースとの間に接続され、抵抗１６はトランジスタ１４の
ベース・エミッタ間に接続されている。トランジスタ１
４のエミッタはアース接続され、コレクタはインバータ
１３の出力となっている。
ートOUTには抵抗１２を介してインバータ１３が接続さ
れている。インバータ１３はＮＰＮ型のトランジスタ１
４と抵抗１５，１６とからなる。抵抗１５はインバータ
１３の入力抵抗であり抵抗１２とトランジスタ１４のベ
ースとの間に接続され、抵抗１６はトランジスタ１４の
ベース・エミッタ間に接続されている。トランジスタ１
４のエミッタはアース接続され、コレクタはインバータ
１３の出力となっている。
【０００９】インバータ１３の出力には抵抗１７を介し
て出力トランジスタ（スイッチング素子）１８が接続さ
れている。出力トランジスタ１８はＰＮＰ型であり、そ
のエミッタにバッテリー電圧等の電源電圧ＶＢ（例え
ば、１４Ｖ）が印加される。出力トランジスタ１８のベ
ース・エミッタ間には抵抗１９が接続され、ベースに上
記の抵抗１７が接続されている。出力トランジスタ１８
のコレクタはソレノイドコイル等の誘導負荷２０を接続
するための出力端子２１に接続されている。出力トラン
ジスタ１８のコレクタから出力端子２１への接続ライン
とアースとの間には誘導負荷２０から発せられる逆起電
力防止用のダイオード２２が接続されている。
て出力トランジスタ（スイッチング素子）１８が接続さ
れている。出力トランジスタ１８はＰＮＰ型であり、そ
のエミッタにバッテリー電圧等の電源電圧ＶＢ（例え
ば、１４Ｖ）が印加される。出力トランジスタ１８のベ
ース・エミッタ間には抵抗１９が接続され、ベースに上
記の抵抗１７が接続されている。出力トランジスタ１８
のコレクタはソレノイドコイル等の誘導負荷２０を接続
するための出力端子２１に接続されている。出力トラン
ジスタ１８のコレクタから出力端子２１への接続ライン
とアースとの間には誘導負荷２０から発せられる逆起電
力防止用のダイオード２２が接続されている。
【００１０】また、その出力端子２１への接続ラインに
は電圧検出回路２３が接続されている。電圧検出回路２
３は抵抗２４〜２６及びＮＰＮ型のトランジスタ２７と
からなる。抵抗２４，２５は分圧回路を構成し、負荷２
０に印加された電圧を分圧する。トランジスタ２７のベ
ースには抵抗２４，２５による分圧電圧が印加される。
トランジスタ２７のエミッタはアース接続され、コレク
タには電圧Ｖｃｃが抵抗２６を介して印加される。この
トランジスタ２７のコレクタはマイクロコンピュータ１
１の入力ポートINに接続されている。
は電圧検出回路２３が接続されている。電圧検出回路２
３は抵抗２４〜２６及びＮＰＮ型のトランジスタ２７と
からなる。抵抗２４，２５は分圧回路を構成し、負荷２
０に印加された電圧を分圧する。トランジスタ２７のベ
ースには抵抗２４，２５による分圧電圧が印加される。
トランジスタ２７のエミッタはアース接続され、コレク
タには電圧Ｖｃｃが抵抗２６を介して印加される。この
トランジスタ２７のコレクタはマイクロコンピュータ１
１の入力ポートINに接続されている。
【００１１】トランジスタ２７のコレクタの接続ライン
には短絡保護回路３１が接続されている。短絡保護回路
３１はＮＰＮ型のトランジスタ３２、ダイオード３３、
コンデンサ３４及び抵抗３５〜３７を有する。上記の抵
抗１２も短絡保護回路３１に含まれる。ダイオード３３
のカソードはトランジスタ２７のコレクタの接続ライン
に接続され、アノードは抵抗３５及びコンデンサ３４を
直列に介してアース接続されている。また、そのダイオ
ード３３のアノードは、抵抗３６を介してマイクロコン
ピュータ１１の出力ポートOUTと抵抗１２との接続ライ
ンに接続されている。更に、そのアノードは抵抗３７を
介してトランジスタ３２のベースに接続されている。ト
ランジスタ３２のコレクタは抵抗１２とインバータ１３
の入力との接続ラインに接続され、エミッタはアース接
続されている。
には短絡保護回路３１が接続されている。短絡保護回路
３１はＮＰＮ型のトランジスタ３２、ダイオード３３、
コンデンサ３４及び抵抗３５〜３７を有する。上記の抵
抗１２も短絡保護回路３１に含まれる。ダイオード３３
のカソードはトランジスタ２７のコレクタの接続ライン
に接続され、アノードは抵抗３５及びコンデンサ３４を
直列に介してアース接続されている。また、そのダイオ
ード３３のアノードは、抵抗３６を介してマイクロコン
ピュータ１１の出力ポートOUTと抵抗１２との接続ライ
ンに接続されている。更に、そのアノードは抵抗３７を
介してトランジスタ３２のベースに接続されている。ト
ランジスタ３２のコレクタは抵抗１２とインバータ１３
の入力との接続ラインに接続され、エミッタはアース接
続されている。
【００１２】マイクロコンピュータ１１内のＣＰＵは図
２に示すように、エンジン制御処理中の１のステップＳ
１の実行によって出力ポートOUTを論理“１”を示す高
レベルにする。この高レベルが駆動信号として抵抗１２
を介してインバータ１３に供給される。インバータ１３
のトランジスタ１４は高レベルによってオンとなり、ト
ランジスタ１４のコレクタレベル、すなわちインバータ
１３の出力レベルは論理“０”を示す低レベルとなる。
インバータ１３の低レベル出力は出力トランジスタ１８
のベース電位を低下させるので、出力トランジスタ１８
はオンとなる。出力トランジスタ１８のオンにより電源
電圧ＶＢによる電流が出力トランジスタ１８のエミッタ
・コレクタ間、そして出力端子２１を介して誘導負荷２
０に流れ込み、電源電圧ＶＢが誘導負荷２０に印加され
る。誘導負荷２０が、例えば、内燃エンジンのスロット
ル弁下流に連通する２次エア通路に設けられたアイドル
回転数制御用の２次エア制御弁のソレノイドコイルであ
るならば、電源電圧ＶＢの誘導負荷２０への印加によ
り、誘導負荷２０が励磁されて２次エア制御弁を開弁さ
せてスロットル弁下流に２次エアを供給することにな
る。
２に示すように、エンジン制御処理中の１のステップＳ
１の実行によって出力ポートOUTを論理“１”を示す高
レベルにする。この高レベルが駆動信号として抵抗１２
を介してインバータ１３に供給される。インバータ１３
のトランジスタ１４は高レベルによってオンとなり、ト
ランジスタ１４のコレクタレベル、すなわちインバータ
１３の出力レベルは論理“０”を示す低レベルとなる。
インバータ１３の低レベル出力は出力トランジスタ１８
のベース電位を低下させるので、出力トランジスタ１８
はオンとなる。出力トランジスタ１８のオンにより電源
電圧ＶＢによる電流が出力トランジスタ１８のエミッタ
・コレクタ間、そして出力端子２１を介して誘導負荷２
０に流れ込み、電源電圧ＶＢが誘導負荷２０に印加され
る。誘導負荷２０が、例えば、内燃エンジンのスロット
ル弁下流に連通する２次エア通路に設けられたアイドル
回転数制御用の２次エア制御弁のソレノイドコイルであ
るならば、電源電圧ＶＢの誘導負荷２０への印加によ
り、誘導負荷２０が励磁されて２次エア制御弁を開弁さ
せてスロットル弁下流に２次エアを供給することにな
る。
【００１３】また、電源電圧ＶＢの誘導負荷２０への印
加により、その印加電圧が抵抗２４，２５によって分圧
されてトランジスタ２７のベースに供給される。トラン
ジスタ２７はその分圧電圧によってオンとなり、トラン
ジスタ２７のコレクタは低レベルとなる。この低レベル
はマイクロコンピュータ１１の入力ポートINに供給され
る。
加により、その印加電圧が抵抗２４，２５によって分圧
されてトランジスタ２７のベースに供給される。トラン
ジスタ２７はその分圧電圧によってオンとなり、トラン
ジスタ２７のコレクタは低レベルとなる。この低レベル
はマイクロコンピュータ１１の入力ポートINに供給され
る。
【００１４】マイクロコンピュータ１１のＣＰＵはエン
ジン制御処理後の短絡保護処理において、図２に示すよ
うに、出力ポートOUTのレベルを読み取り（ステップＳ
１１）、その読み取った出力ポートOUTのレベルが高レ
ベルであるか否かを判別する（ステップＳ１２）。出力
ポートOUTのレベルが高レベルであるときには入力ポー
トINのレベルを読み取る（ステップＳ１３）。読み取っ
た入力ポートINのレベルが高レベルであるか否かを判別
し（ステップＳ１４）、読み取った入力ポートINのレベ
ルが高レベルであるときには出力ポートOUTを強制的に
低レベルにさせる（ステップＳ１５）。読み取った入力
ポートINのレベルが低レベルであるときにはそのまま短
絡保護処理を終了する。
ジン制御処理後の短絡保護処理において、図２に示すよ
うに、出力ポートOUTのレベルを読み取り（ステップＳ
１１）、その読み取った出力ポートOUTのレベルが高レ
ベルであるか否かを判別する（ステップＳ１２）。出力
ポートOUTのレベルが高レベルであるときには入力ポー
トINのレベルを読み取る（ステップＳ１３）。読み取っ
た入力ポートINのレベルが高レベルであるか否かを判別
し（ステップＳ１４）、読み取った入力ポートINのレベ
ルが高レベルであるときには出力ポートOUTを強制的に
低レベルにさせる（ステップＳ１５）。読み取った入力
ポートINのレベルが低レベルであるときにはそのまま短
絡保護処理を終了する。
【００１５】よって、マイクロコンピュータ１１の入力
ポートINに供給されるレベルが低レベルであるとき、マ
イクロコンピュータ１１が短絡保護処理を行った場合
に、出力ポートOUTを強制的に低レベルにさせることは
ない。トランジスタ２７のコレクタから入力ポートINへ
のラインが低レベルになる直前において、ダイオード３
３のアノード電圧Ｖ１はトランジスタ３２をオンさせる
ほど高くない。出力ポートOUTが高レベルになった直後
では電流が抵抗３６，３５そしてコンデンサ３４に流
れ、アノード電圧Ｖ１はコンデンサ３４及び抵抗３５か
らなる時定数回路の時定数に応じて徐々に上昇する。そ
の時定数（所定時間）は、出力ポートOUTが低レベルか
ら高レベルに反転した時点からトランジスタ２７のオン
により入力ポートINが高レベルから低レベルになるまで
の時間より若干長く設定されている。入力ポートINへの
ラインが低レベルになると、ダイオード３３がオンとな
り放電手段として作用する。すなわち、コンデンサ３４
に蓄積されたエネルギーは抵抗３５、ダイオード３３、
そしてトランジスタ２７を介して電流として直ちに放電
されるので、アノード電圧Ｖ１はトランジスタ３２をオ
ンさせるほどの電圧まで上昇しない。
ポートINに供給されるレベルが低レベルであるとき、マ
イクロコンピュータ１１が短絡保護処理を行った場合
に、出力ポートOUTを強制的に低レベルにさせることは
ない。トランジスタ２７のコレクタから入力ポートINへ
のラインが低レベルになる直前において、ダイオード３
３のアノード電圧Ｖ１はトランジスタ３２をオンさせる
ほど高くない。出力ポートOUTが高レベルになった直後
では電流が抵抗３６，３５そしてコンデンサ３４に流
れ、アノード電圧Ｖ１はコンデンサ３４及び抵抗３５か
らなる時定数回路の時定数に応じて徐々に上昇する。そ
の時定数（所定時間）は、出力ポートOUTが低レベルか
ら高レベルに反転した時点からトランジスタ２７のオン
により入力ポートINが高レベルから低レベルになるまで
の時間より若干長く設定されている。入力ポートINへの
ラインが低レベルになると、ダイオード３３がオンとな
り放電手段として作用する。すなわち、コンデンサ３４
に蓄積されたエネルギーは抵抗３５、ダイオード３３、
そしてトランジスタ２７を介して電流として直ちに放電
されるので、アノード電圧Ｖ１はトランジスタ３２をオ
ンさせるほどの電圧まで上昇しない。
【００１６】誘導負荷２０が図１に破線Ａで示したよう
に短絡されている場合に、出力ポートOUTの高レベルに
より出力トランジスタ１８がオンとなったならば、出力
トランジスタ１８のエミッタ・コレクタ間に電圧ＶＢが
印加され、過電流が流れることになる。すなわち、出力
トランジスタ１８のコレクタが低レベルに等しいアース
電位になる。よって、トランジスタ２７のベース電位は
トランジスタ２７をオンさせるほど高くならないので、
トランジスタ２７はオフとなる。トランジスタ２７のオ
フにより、トランジスタ２７のコレクタは高レベルを示
す電圧Ｖｃｃに等しくなり、マイクロコンピュータ１１
の入力ポートINには高レベルが供給される。
に短絡されている場合に、出力ポートOUTの高レベルに
より出力トランジスタ１８がオンとなったならば、出力
トランジスタ１８のエミッタ・コレクタ間に電圧ＶＢが
印加され、過電流が流れることになる。すなわち、出力
トランジスタ１８のコレクタが低レベルに等しいアース
電位になる。よって、トランジスタ２７のベース電位は
トランジスタ２７をオンさせるほど高くならないので、
トランジスタ２７はオフとなる。トランジスタ２７のオ
フにより、トランジスタ２７のコレクタは高レベルを示
す電圧Ｖｃｃに等しくなり、マイクロコンピュータ１１
の入力ポートINには高レベルが供給される。
【００１７】マイクロコンピュータ１１は入力ポートIN
が高レベルになっても、上記の短絡保護処理を実行する
まではその高レベルを読み取ることはない。一方、トラ
ンジスタ２７のコレクタの高レベルにより、ダイオード
３３のアノード電圧Ｖ１が上昇する。出力ポートOUTが
低レベルから高レベルに反転した時点からコンデンサ３
４及び抵抗３５によって定まる時定数だけ時間経過した
後にトランジスタ２７のコレクタが高レベルを維持して
いるならば、ダイオード３３のアノード電圧Ｖ１は所定
レベル以上となりトランジスタ３２をオンさせる。トラ
ンジスタ３２のオンによりインバータ１３の入力が低レ
ベルになるので、トランジスタ１４がオフとなり、続け
て出力トランジスタ１８もオフとなる。よって、出力ト
ランジスタ１８のエミッタ・コレクタ間に過電流が流れ
なくなり、トランジスタ１８は短絡保護されたことにな
る。
が高レベルになっても、上記の短絡保護処理を実行する
まではその高レベルを読み取ることはない。一方、トラ
ンジスタ２７のコレクタの高レベルにより、ダイオード
３３のアノード電圧Ｖ１が上昇する。出力ポートOUTが
低レベルから高レベルに反転した時点からコンデンサ３
４及び抵抗３５によって定まる時定数だけ時間経過した
後にトランジスタ２７のコレクタが高レベルを維持して
いるならば、ダイオード３３のアノード電圧Ｖ１は所定
レベル以上となりトランジスタ３２をオンさせる。トラ
ンジスタ３２のオンによりインバータ１３の入力が低レ
ベルになるので、トランジスタ１４がオフとなり、続け
て出力トランジスタ１８もオフとなる。よって、出力ト
ランジスタ１８のエミッタ・コレクタ間に過電流が流れ
なくなり、トランジスタ１８は短絡保護されたことにな
る。
【００１８】このように短絡保護回路３１の動作によっ
てトランジスタ１８が短絡保護された後、マイクロコン
ピュータ１１は短絡保護処理を実行して出力ポートOUT
を強制的に低レベルにさせるのである。図３は本発明の
他の実施例を示している。この実施例においては、図１
のダイオード３３に代えてＰＮＰ型トランジスタ４１及
び抵抗４２，４３が用いられている。トランジスタ４１
はトランジスタ２７がオフのとき、オフであり、トラン
ジスタ２７がオンとなれば、オンとなる。
てトランジスタ１８が短絡保護された後、マイクロコン
ピュータ１１は短絡保護処理を実行して出力ポートOUT
を強制的に低レベルにさせるのである。図３は本発明の
他の実施例を示している。この実施例においては、図１
のダイオード３３に代えてＰＮＰ型トランジスタ４１及
び抵抗４２，４３が用いられている。トランジスタ４１
はトランジスタ２７がオフのとき、オフであり、トラン
ジスタ２７がオンとなれば、オンとなる。
【００１９】短絡保護回路３１の構成は上記の各実施例
に限らず、出力ポートOUTのレベルが高レベルとなって
から所定時間経過しても入力ポートINが高レベルのまま
のときインバータ１３の入力を低レベルにするものであ
れば良い。この所定時間は負荷が短絡していないとき
に、出力ポートOUTが低レベルから高レベルに反転した
時点から入力ポートINが高レベルから低レベルに反転す
るまでの時間より若干長ければ良い。
に限らず、出力ポートOUTのレベルが高レベルとなって
から所定時間経過しても入力ポートINが高レベルのまま
のときインバータ１３の入力を低レベルにするものであ
れば良い。この所定時間は負荷が短絡していないとき
に、出力ポートOUTが低レベルから高レベルに反転した
時点から入力ポートINが高レベルから低レベルに反転す
るまでの時間より若干長ければ良い。
【００２０】なお、上記した実施例における論理は逆で
も良い。すなわち、出力ポートOUTのレベルが低レベル
であるときその低レベルが駆動信号となり、また、負荷
２０に電源電圧が印加されているときに入力ポートINが
高レベルになるようにしても良い。また、本発明は、マ
イクロコンピュータとして処理速度が遅いものを用い、
更に、短絡保護処理を割り込み処理として行わないもの
に特に有効である。
も良い。すなわち、出力ポートOUTのレベルが低レベル
であるときその低レベルが駆動信号となり、また、負荷
２０に電源電圧が印加されているときに入力ポートINが
高レベルになるようにしても良い。また、本発明は、マ
イクロコンピュータとして処理速度が遅いものを用い、
更に、短絡保護処理を割り込み処理として行わないもの
に特に有効である。
【００２１】
【発明の効果】以上の如く、本発明によれば、駆動信号
がスイッチング素子に供給されてから所定時間を経過し
ても、電圧検出回路から負荷への電圧印加を示す電圧印
加検出信号が得られない場合には直ちに駆動信号のスイ
ッチング素子への供給を遮断するので、スイッチング素
子に過電流が長時間流れることがなく、スイッチング素
子の破壊を確実に防止することができる。
がスイッチング素子に供給されてから所定時間を経過し
ても、電圧検出回路から負荷への電圧印加を示す電圧印
加検出信号が得られない場合には直ちに駆動信号のスイ
ッチング素子への供給を遮断するので、スイッチング素
子に過電流が長時間流れることがなく、スイッチング素
子の破壊を確実に防止することができる。
【図１】本発明の実施例を示すブロック図である。
【図２】マイクロコンピュータの動作を示すフローチャ
ートである。
ートである。
【図３】本発明の他の実施例を示すブロック図である。
１１ マイクロコンピュータ １３ インバータ １８ 出力トランジスタ ２０ 誘導負荷 ２１ 出力端子 ２３ 電圧検出回路 ３１ 短絡保護回路
Claims (3)
- 【請求項１】 駆動信号が供給されたとき電気的負荷を
駆動する負荷駆動装置であって、 前記負荷に直列に接続され前記駆動信号に応答して作動
するスイッチング素子と、 前記負荷と前記スイッチング素子との直列回路に電圧を
供給する電源と、 前記負荷への電圧印加を検出して電圧印加検出信号を発
生する電圧検出回路と、 前記駆動信号の供給開始から所定時間経過した時点にお
いて前記電圧印加検出信号が発生しない場合には前記駆
動信号の前記スイッチング素子への供給を遮断する短絡
保護回路と、を備えたことを特徴とする短絡保護機能を
有する負荷駆動装置。 - 【請求項２】 前記短絡保護回路は、前記駆動信号の電
圧レベルによって蓄電されるコンデンサを有する時定数
回路と、前記コンデンサの蓄電電圧レベルが所定レベル
以上になるとオンとなって前記駆動信号の前記スイッチ
ング素子への供給を遮断するトランジスタと、前記電圧
印加検出信号が発生した場合に前記コンデンサの蓄電エ
ネルギーを放電させる放電手段と、を有することを特徴
とする請求項１記載の短絡保護機能を有する負荷駆動装
置。 - 【請求項３】 第１のプログラム処理により前記駆動信
号を所定の出力ポートから出力する制御手段を有し、 前記制御手段は前記第１のプログラム処理後、前記駆動
信号の出力時に前記電圧印加検出信号が発生しない場合
に前記所定の出力ポートからの前記駆動信号の出力を強
制的に停止させる第２のプログラム処理を実行し、 前記短絡保護回路は、前記制御手段が前記第２のプログ
ラム処理を実行する前に前記駆動信号の前記スイッチン
グ素子への供給を遮断するように形成されていることを
特徴とする請求項１記載の短絡保護機能を有する負荷駆
動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09293999A JP3122069B2 (ja) | 1997-10-27 | 1997-10-27 | 短絡保護機能を有する負荷駆動装置 |
| US09/110,439 US5986442A (en) | 1997-10-27 | 1998-07-06 | Load drive device having short-circuit protection function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09293999A JP3122069B2 (ja) | 1997-10-27 | 1997-10-27 | 短絡保護機能を有する負荷駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11136853A true JPH11136853A (ja) | 1999-05-21 |
| JP3122069B2 JP3122069B2 (ja) | 2001-01-09 |
Family
ID=17801941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09293999A Expired - Fee Related JP3122069B2 (ja) | 1997-10-27 | 1997-10-27 | 短絡保護機能を有する負荷駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5986442A (ja) |
| JP (1) | JP3122069B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014217301A1 (de) | 2013-08-30 | 2015-03-05 | Denso Corporation | Lasttreibervorrichtung |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU7106800A (en) * | 1999-09-10 | 2001-04-10 | Intra International Ab | System and method for providing step-down power conversion using an intelligent switch |
| US6744149B1 (en) | 1999-09-10 | 2004-06-01 | Midtronics, Inc. | System and method for providing step-down power conversion using an intelligent switch |
| DE10101744C1 (de) * | 2001-01-16 | 2002-08-08 | Siemens Ag | Elektronische Schalteinrichtung und Betriebsverfahren |
| KR20040088244A (ko) * | 2003-04-09 | 2004-10-16 | 현대모비스 주식회사 | 과전류 차단 기능을 가지는 전원 공급 장치 |
| JP4879645B2 (ja) * | 2005-07-12 | 2012-02-22 | ローム株式会社 | モータ駆動装置及びこれを用いた電気機器 |
| RU2305310C2 (ru) * | 2005-12-05 | 2007-08-27 | Общество с ограниченной ответственностью "Орбита" | Регулятор постоянного напряжения |
| CN102996885B (zh) * | 2012-10-19 | 2014-10-08 | 宁波长壁流体动力科技有限公司 | 一种小功率电磁线圈的保护驱动电路 |
| RU172448U1 (ru) * | 2017-01-27 | 2017-07-10 | Акционерное общество "Государственный Рязанский приборный завод" | Активный ограничитель напряжения |
| CN115268325B (zh) * | 2022-07-27 | 2023-09-05 | 广达创芯电子技术(杭州)有限公司 | 双pmos的负载保护警报电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01227611A (ja) * | 1988-03-04 | 1989-09-11 | Alps Electric Co Ltd | 負荷制御装置 |
| US5297014A (en) * | 1991-01-09 | 1994-03-22 | Canon Kabushiki Kaisha | Switching DC power supply apparatus |
-
1997
- 1997-10-27 JP JP09293999A patent/JP3122069B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-06 US US09/110,439 patent/US5986442A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014217301A1 (de) | 2013-08-30 | 2015-03-05 | Denso Corporation | Lasttreibervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| US5986442A (en) | 1999-11-16 |
| JP3122069B2 (ja) | 2001-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4479161A (en) | Switching type driver circuit for fuel injector | |
| US4809122A (en) | Self-protective fuel pump driver circuit | |
| JP4295900B2 (ja) | 排気ガスセンサ用ヒータ制御装置 | |
| JPH0942129A (ja) | 内燃機関の点火装置 | |
| JP3122069B2 (ja) | 短絡保護機能を有する負荷駆動装置 | |
| KR100495200B1 (ko) | 삼상 교류 발전기의 출력 전압 조절 장치 | |
| JPH05263711A (ja) | 制御装置の後制御の制御回路装置 | |
| JP2002176346A (ja) | 誘導性負荷駆動装置 | |
| JP3320257B2 (ja) | 内燃機関用点火装置 | |
| EP0898075A2 (en) | An ignition switch having a positive off and automatic on | |
| US5482022A (en) | Fuel injection system for internal combustion engine | |
| JP2857662B2 (ja) | パルスモータ駆動回路 | |
| KR20010061832A (ko) | 디젤엔진용 가버너 액츄에이터의 단선 및 단락 검출회로 | |
| JP4111862B2 (ja) | 負荷駆動装置 | |
| JPH07227038A (ja) | 負荷駆動回路 | |
| JP2624765B2 (ja) | エンジンの点火装置 | |
| GB2239569A (en) | Engine starting device | |
| JP2862467B2 (ja) | 内燃機関用点火装置、及び点火装置の故障検出装置 | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| JPH09209893A (ja) | コンデンサ放電式内燃機関点火方法及び装置 | |
| JP2587750Y2 (ja) | エンジン発電機用制御装置 | |
| JP2002044860A (ja) | 負荷の保護回路 | |
| JPH0686852B2 (ja) | 内燃機関の点火装置 | |
| JP2754543B2 (ja) | 車両用充電制御装置 | |
| JPH0645837A (ja) | 保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |