JPH11143563A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH11143563A JPH11143563A JP9313260A JP31326097A JPH11143563A JP H11143563 A JPH11143563 A JP H11143563A JP 9313260 A JP9313260 A JP 9313260A JP 31326097 A JP31326097 A JP 31326097A JP H11143563 A JPH11143563 A JP H11143563A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- mos transistor
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】低電圧の入力条件下で安定に動作することがで
きる基準電圧発生回路を提供する。 【解決手段】バンドギャップ電圧を発生するためのダイ
オード対Ｒ９、Ｒ１０、第１の抵抗Ｒ９、第２の抵抗１
０を有するバンドギャップ電圧発生回路Ａと、バンドギ
ャプ電圧を電流に変換する差動構成された第１のＭＯＳ
トランジスタ対Ｍ１、Ｍ２と、その電流を比較するカレ
ントミラーを構成する第２ＭＯＳトランジスタ対Ｍ３、
Ｍ４と、このカレントミラーの出力に発生する電圧によ
り駆動されてダイオード対Ｒ９、Ｒ１０にそれぞれ電流
を帰還する第３のＭＯＳトランジスタ対Ｍ５、Ｍ６とを
備えている。
きる基準電圧発生回路を提供する。 【解決手段】バンドギャップ電圧を発生するためのダイ
オード対Ｒ９、Ｒ１０、第１の抵抗Ｒ９、第２の抵抗１
０を有するバンドギャップ電圧発生回路Ａと、バンドギ
ャプ電圧を電流に変換する差動構成された第１のＭＯＳ
トランジスタ対Ｍ１、Ｍ２と、その電流を比較するカレ
ントミラーを構成する第２ＭＯＳトランジスタ対Ｍ３、
Ｍ４と、このカレントミラーの出力に発生する電圧によ
り駆動されてダイオード対Ｒ９、Ｒ１０にそれぞれ電流
を帰還する第３のＭＯＳトランジスタ対Ｍ５、Ｍ６とを
備えている。
Description
【０００１】
【発明の属する技術分野】この発明は電子機器、電子回
路に使用する基準電圧発生回路に関するものである。
路に使用する基準電圧発生回路に関するものである。
【０００２】
【従来の技術】従来、電子機器や電子回路に使用する基
準電圧発生回路については特開平６−３０９０５１号公
報に開示されている。図４は従来の基準電圧発生回路の
構成図である。図４において、Ｑ１、Ｑ２は基準電流を
発生するトランジスタ、Ｒ１、Ｒ２は抵抗である。Ｍ
７、Ｍ８は電流源を構成するＭＯＳトランジスタであ
る。トランジスタＱ１、Ｑ２と抵抗Ｒ１がウィドラーカ
レントミラーを構成し、Ｑ１のベース、エミッタ間とＱ
２のベース、エミッタ間との電圧差を抵抗Ｒ１で電流に
変換する。その電流をＭＯＳトランジスタＭ７、Ｍ８で
折り返して抵抗Ｒ２で電圧に変換する。トランジスタＱ
１のベース、エミッタ間の電圧と抵抗Ｒ２で発生した電
圧の和がバンドギャップ電圧として出力端子ＶＢＧに発
生する。
準電圧発生回路については特開平６−３０９０５１号公
報に開示されている。図４は従来の基準電圧発生回路の
構成図である。図４において、Ｑ１、Ｑ２は基準電流を
発生するトランジスタ、Ｒ１、Ｒ２は抵抗である。Ｍ
７、Ｍ８は電流源を構成するＭＯＳトランジスタであ
る。トランジスタＱ１、Ｑ２と抵抗Ｒ１がウィドラーカ
レントミラーを構成し、Ｑ１のベース、エミッタ間とＱ
２のベース、エミッタ間との電圧差を抵抗Ｒ１で電流に
変換する。その電流をＭＯＳトランジスタＭ７、Ｍ８で
折り返して抵抗Ｒ２で電圧に変換する。トランジスタＱ
１のベース、エミッタ間の電圧と抵抗Ｒ２で発生した電
圧の和がバンドギャップ電圧として出力端子ＶＢＧに発
生する。
【０００３】さらに、従来、電子機器や電子回路に使用
する基準電圧発生回路について、特開平５−１７３６５
９号公報に開示されている。図５は別の従来の基準電圧
発生回路の構成図である。図５において、Ｄ１、Ｄ２は
基準電圧を発生するダイオード、Ｒ３は抵抗である。Ｒ
４、Ｒ５は基準電圧を増幅する抵抗である。ＯＰは基準
電圧を比較し、抵抗Ｒ４、Ｒ５の接続点に帰還する演算
増幅器である。ダイオードＤ１に発生する電圧とダイオ
ードＤ２と抵抗Ｒ３とにより発生する電圧を演算増幅器
ＯＰで比較し、その出力結果を抵抗Ｒ４、Ｒ５の接続点
に帰還する構成にしている。これによりバンドギャップ
電圧としての基準電圧が演算増幅器ＯＰの出力に接続さ
れた出力端子ＶＢＧに発生する。
する基準電圧発生回路について、特開平５−１７３６５
９号公報に開示されている。図５は別の従来の基準電圧
発生回路の構成図である。図５において、Ｄ１、Ｄ２は
基準電圧を発生するダイオード、Ｒ３は抵抗である。Ｒ
４、Ｒ５は基準電圧を増幅する抵抗である。ＯＰは基準
電圧を比較し、抵抗Ｒ４、Ｒ５の接続点に帰還する演算
増幅器である。ダイオードＤ１に発生する電圧とダイオ
ードＤ２と抵抗Ｒ３とにより発生する電圧を演算増幅器
ＯＰで比較し、その出力結果を抵抗Ｒ４、Ｒ５の接続点
に帰還する構成にしている。これによりバンドギャップ
電圧としての基準電圧が演算増幅器ＯＰの出力に接続さ
れた出力端子ＶＢＧに発生する。
【０００４】さらに、従来、電子機器や電子回路に使用
する基準電圧発生回路については特開平３−１２３２０
９号公報に開示されている。図６はこの従来の基準電圧
発生回路の構成図である。図６において、Ｑ３、Ｑ４は
基準電流を発生するトランジスタ、Ｒ８は抵抗である。
Ｒ６、Ｒ７は基準電圧を増幅する抵抗である。ＯＰは抵
抗Ｒ６、Ｒ７でそれぞれ発生した電圧を比較し、トラン
ジスタＱ３、Ｑ４のベースの接続点に帰還する演算増幅
器である。トランジスタＱ３で発生するエミッタ電流を
抵抗Ｒ７で受け電圧に変換する。トランジスタＱ４と抵
抗Ｒ８１とにより発生する電流を抵抗Ｒ６で受け電圧に
変換する。それぞれ抵抗Ｒ７、Ｒ６で発生した電圧を演
算増幅器ＯＰで比較し、その出力結果をトランジスタＱ
３、Ｑ４のベースの接続点に帰還する構成している。こ
れによりバンドギャップ電圧としての基準電圧が演算増
幅器ＯＰの出力に接続された出力端子ＶＢＧに発生す
る。
する基準電圧発生回路については特開平３−１２３２０
９号公報に開示されている。図６はこの従来の基準電圧
発生回路の構成図である。図６において、Ｑ３、Ｑ４は
基準電流を発生するトランジスタ、Ｒ８は抵抗である。
Ｒ６、Ｒ７は基準電圧を増幅する抵抗である。ＯＰは抵
抗Ｒ６、Ｒ７でそれぞれ発生した電圧を比較し、トラン
ジスタＱ３、Ｑ４のベースの接続点に帰還する演算増幅
器である。トランジスタＱ３で発生するエミッタ電流を
抵抗Ｒ７で受け電圧に変換する。トランジスタＱ４と抵
抗Ｒ８１とにより発生する電流を抵抗Ｒ６で受け電圧に
変換する。それぞれ抵抗Ｒ７、Ｒ６で発生した電圧を演
算増幅器ＯＰで比較し、その出力結果をトランジスタＱ
３、Ｑ４のベースの接続点に帰還する構成している。こ
れによりバンドギャップ電圧としての基準電圧が演算増
幅器ＯＰの出力に接続された出力端子ＶＢＧに発生す
る。
【０００５】
【発明が解決しようとする課題】従来、電子機器および
電子回路に使用する基準電圧発生回路において、基準電
圧を発生する場合に、低電圧の入力条件下での安定な動
作が課題であった。たとえば、図４の特開平６−３０９
０５１号公報に開示されている従来例では帰還利得がせ
いぜい１０倍程度であり、カレントミラーＭ７、Ｍ８で
生じる電流差を吸収しきれない。
電子回路に使用する基準電圧発生回路において、基準電
圧を発生する場合に、低電圧の入力条件下での安定な動
作が課題であった。たとえば、図４の特開平６−３０９
０５１号公報に開示されている従来例では帰還利得がせ
いぜい１０倍程度であり、カレントミラーＭ７、Ｍ８で
生じる電流差を吸収しきれない。
【０００６】また、図５の特開平５−１７３６５９号公
報に開示されている従来例や、特開平３−１２３２０９
号公報に開示されている従来例では演算増幅器ＯＰを用
いることにより帰還利得を大きく設定することはできる
が、演算増幅器ＯＰの動作電圧以下には下げられないと
いう欠点を持っている。例えば、簡単な演算増幅器ＯＰ
の具体的な回路を図７に示す。図７において、Ｍ９〜Ｍ
１７はＭＯＳトランジスタ、Ｃ１はコンデンサ、ＶＤＤ
は電源、ＧＮＤは接地、＋は非反転入力端子、−は反転
入力端子、ＯＵＴは出力端子である。この回路の場合、
少なくとも３ボルト程度の電源が必要となる。
報に開示されている従来例や、特開平３−１２３２０９
号公報に開示されている従来例では演算増幅器ＯＰを用
いることにより帰還利得を大きく設定することはできる
が、演算増幅器ＯＰの動作電圧以下には下げられないと
いう欠点を持っている。例えば、簡単な演算増幅器ＯＰ
の具体的な回路を図７に示す。図７において、Ｍ９〜Ｍ
１７はＭＯＳトランジスタ、Ｃ１はコンデンサ、ＶＤＤ
は電源、ＧＮＤは接地、＋は非反転入力端子、−は反転
入力端子、ＯＵＴは出力端子である。この回路の場合、
少なくとも３ボルト程度の電源が必要となる。
【０００７】この発明は、上記従来の課題を解決するも
のであり、低電圧の入力条件下で安定に動作することが
できる基準電圧発生回路を提供することを目的とする。
のであり、低電圧の入力条件下で安定に動作することが
できる基準電圧発生回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１記載の基準電圧
発生回路は、バンドギャップ電圧を発生するためのダイ
オード対を有しこのダイオード対の電圧差を電流に変換
する第１の抵抗を有しダイオード対のそれぞれの電流を
電圧変換する第２の抵抗を有するバンドギャップ電圧発
生回路と、このバンドギャップ電圧発生回路のダイオー
ド対により発生されたそれぞれのバンドギャプ電圧を電
流に変換する差動構成された第１のＭＯＳトランジスタ
対と、この第１のＭＯＳトランジスタ対で発生した電流
を比較するカレントミラーを構成する第２ＭＯＳトラン
ジスタ対と、このカレントミラーの出力に発生する電圧
により駆動されてダイオード対にそれぞれ電流を帰還す
る第３のＭＯＳトランジスタ対とを備えたものである。
発生回路は、バンドギャップ電圧を発生するためのダイ
オード対を有しこのダイオード対の電圧差を電流に変換
する第１の抵抗を有しダイオード対のそれぞれの電流を
電圧変換する第２の抵抗を有するバンドギャップ電圧発
生回路と、このバンドギャップ電圧発生回路のダイオー
ド対により発生されたそれぞれのバンドギャプ電圧を電
流に変換する差動構成された第１のＭＯＳトランジスタ
対と、この第１のＭＯＳトランジスタ対で発生した電流
を比較するカレントミラーを構成する第２ＭＯＳトラン
ジスタ対と、このカレントミラーの出力に発生する電圧
により駆動されてダイオード対にそれぞれ電流を帰還す
る第３のＭＯＳトランジスタ対とを備えたものである。
【０００９】請求項１記載の基準電圧発生回路によれ
ば、バンドギャップ電圧発生回路の各ダイオードに現れ
るバンドギャップ電圧の差分を第１のＭＯＳトランジス
タ対および第２のＭＯＳトランジスタ対で検出し電圧増
幅して、第３のＭＯＳトランジスタ対でダイオード対に
電流帰還することにより、低電圧の入力条件下で安定に
動作することができる。
ば、バンドギャップ電圧発生回路の各ダイオードに現れ
るバンドギャップ電圧の差分を第１のＭＯＳトランジス
タ対および第２のＭＯＳトランジスタ対で検出し電圧増
幅して、第３のＭＯＳトランジスタ対でダイオード対に
電流帰還することにより、低電圧の入力条件下で安定に
動作することができる。
【００１０】請求項２記載の基準電圧発生回路は、電圧
源にソースが共通接続され、ドレインから略等しい値の
出力電流を取り出すＭＯＳトランジスタ対と、ダイオー
ドと抵抗の直列接続回路にＭＯＳトランジスタ対の一方
の出力電流が与えられ、この直列接続回路に発生した電
圧に、零を含む所定の電圧が付加された電圧を出力する
第１の縦続接続回路と、ダイオードにＭＯＳトランジス
タ対の他方の出力電流が与えられ、このダイオードに発
生した電圧に所定の電圧が付加された電圧を出力する第
２の縦続接続回路と、第１の縦続接続回路および第２の
縦続接続回路の出力電圧を比較して出力部から差電圧を
取り出す比較器と、この比較器の出力部に接続され、差
電圧を平滑化して平滑電圧をＭＯＳトランジスタ対の各
ゲートに出力するフィルタ回路と、ＭＯＳトランジスタ
対、第１の縦続接続回路、第２の縦続接続回路、比較器
およびフィルタ回路で閉ループを構成し、第１の縦続接
続回路および第２の縦続接続回路の所定の電圧が付加さ
れた電圧を出力電圧とすることを特徴とするものであ
る。
源にソースが共通接続され、ドレインから略等しい値の
出力電流を取り出すＭＯＳトランジスタ対と、ダイオー
ドと抵抗の直列接続回路にＭＯＳトランジスタ対の一方
の出力電流が与えられ、この直列接続回路に発生した電
圧に、零を含む所定の電圧が付加された電圧を出力する
第１の縦続接続回路と、ダイオードにＭＯＳトランジス
タ対の他方の出力電流が与えられ、このダイオードに発
生した電圧に所定の電圧が付加された電圧を出力する第
２の縦続接続回路と、第１の縦続接続回路および第２の
縦続接続回路の出力電圧を比較して出力部から差電圧を
取り出す比較器と、この比較器の出力部に接続され、差
電圧を平滑化して平滑電圧をＭＯＳトランジスタ対の各
ゲートに出力するフィルタ回路と、ＭＯＳトランジスタ
対、第１の縦続接続回路、第２の縦続接続回路、比較器
およびフィルタ回路で閉ループを構成し、第１の縦続接
続回路および第２の縦続接続回路の所定の電圧が付加さ
れた電圧を出力電圧とすることを特徴とするものであ
る。
【００１１】請求項２記載の基準電圧発生回路によれ
ば、請求項１と同様な効果がある。
ば、請求項１と同様な効果がある。
【００１２】
【発明の実施の形態】以下この発明の一実施の形態につ
いて、図１により説明する。図１は一実施の形態におけ
る基準電圧発生回路の回路構成例を示すものである。図
１において、Ｄ３、Ｄ４は電圧を発生するダイオード、
Ｒ９はダイオードＤ３、Ｄ４で発生した電圧差を電流に
変換する第１の抵抗、Ｒ１０はダイオードＤ３、Ｄ４に
流れるそれぞれの電流の和を電圧に変換する第２の抵抗
である。具体的にはダイオードＤ４に第１の抵抗Ｒ９を
直列に接続し、ダイオードＤ３、Ｄ４の共通接続部に第
２の抵抗Ｒ１０を接続し、ダイオードＤ３、Ｄ４のアノ
ードを電源ＶＤＤ側に接続しカソードを接地側に接続
し、ダイオードＤ３のアノードに出力端子ＶＢＧ２を接
続し、第１の抵抗９に出力端子ＶＢＧ１を接続してい
る。Ｍ１とＭ２はダイオードＤ３、Ｄ４および抵抗Ｒ
９、Ｒ１０で発生した電圧を比較し電流に変換するＭＯ
Ｓトランジスタ対で差動対を構成するもので、ＭＯＳト
ランジスタＭ２のゲートを出力端子ＶＢＧ１側に接続
し、ＭＯＳトランジスタＭ１のゲートを出力端子ＶＢＧ
２側に接続している。Ｍ３とＭ４はＭＯＳトランジスタ
Ｍ１、Ｍ２で変換された電流を比較するカレントミラー
を構成するＭＯＳトランジスタ対であり、それぞれＭＯ
ＳトランジスタＭ１、Ｍ２に直列に接続している。Ｍ
５、Ｍ６はＭＯＳトランジスタＭ３に現れた電圧を電流
に変換するＭＯＳトランジスタ対であり、ダイオードＤ
３、Ｄ４のアノード側に直列に接続し、ＭＯＳトランジ
スタＭ３のＭＯＳトランジスタＭ１接続側をＭＯＳトラ
ンジスタＭ５、Ｍ６のゲートに接続している。ダイオー
ドＤ３、Ｄ４と抵抗Ｒ９、Ｒ１０とからバンドギャプ電
圧発生回路Ａを構成し、ＭＯＳトランジスタＭ１、Ｍ２
とＭＯＳトランジスタＭ３、Ｍ４とから電圧比較器Ｂを
構成し、比較結果の電圧によりＭＯＳトランジスタＭ
５、Ｍ６を駆動してダイオードＤ３、Ｄ４と抵抗Ｒ９、
Ｒ１０に電流を帰還する構成とする。Ｃ２はコンデンサ
であり、回路の帰還構成による発振を防止するための低
域通過フィルタを構成している。
いて、図１により説明する。図１は一実施の形態におけ
る基準電圧発生回路の回路構成例を示すものである。図
１において、Ｄ３、Ｄ４は電圧を発生するダイオード、
Ｒ９はダイオードＤ３、Ｄ４で発生した電圧差を電流に
変換する第１の抵抗、Ｒ１０はダイオードＤ３、Ｄ４に
流れるそれぞれの電流の和を電圧に変換する第２の抵抗
である。具体的にはダイオードＤ４に第１の抵抗Ｒ９を
直列に接続し、ダイオードＤ３、Ｄ４の共通接続部に第
２の抵抗Ｒ１０を接続し、ダイオードＤ３、Ｄ４のアノ
ードを電源ＶＤＤ側に接続しカソードを接地側に接続
し、ダイオードＤ３のアノードに出力端子ＶＢＧ２を接
続し、第１の抵抗９に出力端子ＶＢＧ１を接続してい
る。Ｍ１とＭ２はダイオードＤ３、Ｄ４および抵抗Ｒ
９、Ｒ１０で発生した電圧を比較し電流に変換するＭＯ
Ｓトランジスタ対で差動対を構成するもので、ＭＯＳト
ランジスタＭ２のゲートを出力端子ＶＢＧ１側に接続
し、ＭＯＳトランジスタＭ１のゲートを出力端子ＶＢＧ
２側に接続している。Ｍ３とＭ４はＭＯＳトランジスタ
Ｍ１、Ｍ２で変換された電流を比較するカレントミラー
を構成するＭＯＳトランジスタ対であり、それぞれＭＯ
ＳトランジスタＭ１、Ｍ２に直列に接続している。Ｍ
５、Ｍ６はＭＯＳトランジスタＭ３に現れた電圧を電流
に変換するＭＯＳトランジスタ対であり、ダイオードＤ
３、Ｄ４のアノード側に直列に接続し、ＭＯＳトランジ
スタＭ３のＭＯＳトランジスタＭ１接続側をＭＯＳトラ
ンジスタＭ５、Ｍ６のゲートに接続している。ダイオー
ドＤ３、Ｄ４と抵抗Ｒ９、Ｒ１０とからバンドギャプ電
圧発生回路Ａを構成し、ＭＯＳトランジスタＭ１、Ｍ２
とＭＯＳトランジスタＭ３、Ｍ４とから電圧比較器Ｂを
構成し、比較結果の電圧によりＭＯＳトランジスタＭ
５、Ｍ６を駆動してダイオードＤ３、Ｄ４と抵抗Ｒ９、
Ｒ１０に電流を帰還する構成とする。Ｃ２はコンデンサ
であり、回路の帰還構成による発振を防止するための低
域通過フィルタを構成している。
【００１３】そして、この基準電圧発生回路は、電圧源
ＶＤＤにソースが共通接続され、ドレインから略等しい
値の出力電流を取り出すＭＯＳトランジスタ対Ｍ５、Ｍ
６と、ダイオードＤ４と抵抗Ｒ９の直列接続回路にＭＯ
Ｓトランジスタ対Ｍ５、Ｍ６の一方Ｍ５の出力電流が与
えられ、この直列接続回路に発生した電圧に、零を含む
所定の電圧が付加された電圧を出力する第１の縦続接続
回路と、ダイオードＤ 3 にＭＯＳトランジスタ対Ｍ５、
Ｍ６の他方Ｍ６の出力電流が与えられ、このダイオード
Ｄ3 に発生した電圧に所定の電圧が付加された電圧を出
力する第２の縦続接続回路と、第１の縦続接続回路およ
び第２の縦続接続回路の出力電圧を比較して出力部から
差電圧を取り出すため、ＭＯＳトランジスタ対Ｍ１、Ｍ
２およびＭＯＳトランジスタ対Ｍ３、Ｍ４により構成し
た比較器と、この比較器の出力部に接続され、たとえば
コンデンサＣ２とＭＯＳトランジスタ対Ｍ３、Ｍ４の出
力インピーダンスとにより、差電圧を平滑化して平滑電
圧をＭＯＳトランジスタ対Ｍ５、Ｍ６の各ゲートに出力
するフィルタ回路と、ＭＯＳトランジスタ対Ｍ５、Ｍ
６、第１の縦続接続回路、第２の縦続接続回路、比較器
およびフィルタ回路で閉ループを構成し、第１の縦続接
続回路および第２の縦続接続回路の所定の電圧が付加さ
れた電圧を出力電圧としている。
ＶＤＤにソースが共通接続され、ドレインから略等しい
値の出力電流を取り出すＭＯＳトランジスタ対Ｍ５、Ｍ
６と、ダイオードＤ４と抵抗Ｒ９の直列接続回路にＭＯ
Ｓトランジスタ対Ｍ５、Ｍ６の一方Ｍ５の出力電流が与
えられ、この直列接続回路に発生した電圧に、零を含む
所定の電圧が付加された電圧を出力する第１の縦続接続
回路と、ダイオードＤ 3 にＭＯＳトランジスタ対Ｍ５、
Ｍ６の他方Ｍ６の出力電流が与えられ、このダイオード
Ｄ3 に発生した電圧に所定の電圧が付加された電圧を出
力する第２の縦続接続回路と、第１の縦続接続回路およ
び第２の縦続接続回路の出力電圧を比較して出力部から
差電圧を取り出すため、ＭＯＳトランジスタ対Ｍ１、Ｍ
２およびＭＯＳトランジスタ対Ｍ３、Ｍ４により構成し
た比較器と、この比較器の出力部に接続され、たとえば
コンデンサＣ２とＭＯＳトランジスタ対Ｍ３、Ｍ４の出
力インピーダンスとにより、差電圧を平滑化して平滑電
圧をＭＯＳトランジスタ対Ｍ５、Ｍ６の各ゲートに出力
するフィルタ回路と、ＭＯＳトランジスタ対Ｍ５、Ｍ
６、第１の縦続接続回路、第２の縦続接続回路、比較器
およびフィルタ回路で閉ループを構成し、第１の縦続接
続回路および第２の縦続接続回路の所定の電圧が付加さ
れた電圧を出力電圧としている。
【００１４】以上のように構成されたこの実施の形態の
基準電圧発生回路について以下、その動作を説明する。
ダイオードＤ１とＤ２の設計サイズ、または電流値に差
を付けることで電圧差が生じる。この電圧差を第１の抵
抗Ｒ９で電流に変換する。この変換した電流を第２の抵
抗Ｒ１０で増幅し、ダイオードＤ４、Ｒ９に発生する電
圧との和をとるとバンドギャップ電圧として知られる電
圧、約１．２Ｖが発生する。同様に、ダイオードＤ３の
電圧と第２の抵抗Ｒ１０に発生する電圧の和にもバンド
ギャップ電圧が発生する。図１においては、出力端子Ｖ
ＢＧ１、ＶＢＧ２にそれぞれバンドギャップ電圧として
発生する。これらの電圧を利用して、ＭＯＳトランジス
タＭ１、Ｍ２を差動動作させると、安定した動作が可能
であり、その電圧差を０とするような帰還ループを構成
すれば、安定な電源として動作する。またカレントミラ
ーを構成するＭＯＳトランジスタＭ３、Ｍ４を負荷とし
て構成すると、オペアンプと同程度の大きさの利得、１
０００倍（６０ｄＢ）程度を簡単に得ることができる。
この出力電圧でＭＯＳトランジスタＭ５、Ｍ６を駆動し
てダイオードＤ１、Ｄ２および抵抗Ｒ９、Ｒ１０に帰還
した構成にすると安定したバンドギャップ電圧を得るこ
とができる。一方、動作電圧を考察すると、これはバン
ドギャップ電圧とＭ５またはＭ６のドレイン−ソース間
電圧の和で決定される。したがって、ドレイン−ソース
間は０．３Ｖ程度でＭ５、Ｍ６は飽和状態で動作可能で
あるから、電源電圧１．５Ｖ程度で十分動作することが
できる。
基準電圧発生回路について以下、その動作を説明する。
ダイオードＤ１とＤ２の設計サイズ、または電流値に差
を付けることで電圧差が生じる。この電圧差を第１の抵
抗Ｒ９で電流に変換する。この変換した電流を第２の抵
抗Ｒ１０で増幅し、ダイオードＤ４、Ｒ９に発生する電
圧との和をとるとバンドギャップ電圧として知られる電
圧、約１．２Ｖが発生する。同様に、ダイオードＤ３の
電圧と第２の抵抗Ｒ１０に発生する電圧の和にもバンド
ギャップ電圧が発生する。図１においては、出力端子Ｖ
ＢＧ１、ＶＢＧ２にそれぞれバンドギャップ電圧として
発生する。これらの電圧を利用して、ＭＯＳトランジス
タＭ１、Ｍ２を差動動作させると、安定した動作が可能
であり、その電圧差を０とするような帰還ループを構成
すれば、安定な電源として動作する。またカレントミラ
ーを構成するＭＯＳトランジスタＭ３、Ｍ４を負荷とし
て構成すると、オペアンプと同程度の大きさの利得、１
０００倍（６０ｄＢ）程度を簡単に得ることができる。
この出力電圧でＭＯＳトランジスタＭ５、Ｍ６を駆動し
てダイオードＤ１、Ｄ２および抵抗Ｒ９、Ｒ１０に帰還
した構成にすると安定したバンドギャップ電圧を得るこ
とができる。一方、動作電圧を考察すると、これはバン
ドギャップ電圧とＭ５またはＭ６のドレイン−ソース間
電圧の和で決定される。したがって、ドレイン−ソース
間は０．３Ｖ程度でＭ５、Ｍ６は飽和状態で動作可能で
あるから、電源電圧１．５Ｖ程度で十分動作することが
できる。
【００１５】以上のように、この実施の形態によれば、
バンドギャップ電圧を比較し差動動作するＭＯＳトラン
ジスタＭ１、Ｍ２と、ＭＯＳトランジスタＭ１、Ｍ２の
電流を比較するカレントミラーを構成するＭＯＳトラン
ジスタＭ３、Ｍ４対と、カレントミラーに出力に現れた
電圧で駆動されるＭＯＳトランジスタＭ５、Ｍ６とを備
えることより、低電圧で安定に動作することができる。
バンドギャップ電圧を比較し差動動作するＭＯＳトラン
ジスタＭ１、Ｍ２と、ＭＯＳトランジスタＭ１、Ｍ２の
電流を比較するカレントミラーを構成するＭＯＳトラン
ジスタＭ３、Ｍ４対と、カレントミラーに出力に現れた
電圧で駆動されるＭＯＳトランジスタＭ５、Ｍ６とを備
えることより、低電圧で安定に動作することができる。
【００１６】なお、この実施の形態ではバンドギャップ
電圧発生回路Ａを図１に破線で囲んだような構成とした
が、別の実施の形態として図２に示すように抵抗Ｒ１０
を抵抗Ｒ１１、Ｒ１２に分割してそれぞれをダイオード
Ｄ３、Ｄ４に直列に接続した構成でもよい。さらに別の
実施の形態として、図３に示すように図２の抵抗Ｒ９、
Ｒ１１を抵抗Ｒ１３、Ｒ１４に統合した構成でもよい。
さらに、直列の順序を変えることで、様々な構成が考え
られる。
電圧発生回路Ａを図１に破線で囲んだような構成とした
が、別の実施の形態として図２に示すように抵抗Ｒ１０
を抵抗Ｒ１１、Ｒ１２に分割してそれぞれをダイオード
Ｄ３、Ｄ４に直列に接続した構成でもよい。さらに別の
実施の形態として、図３に示すように図２の抵抗Ｒ９、
Ｒ１１を抵抗Ｒ１３、Ｒ１４に統合した構成でもよい。
さらに、直列の順序を変えることで、様々な構成が考え
られる。
【００１７】
【発明の効果】請求項１記載の基準電圧発生回路によれ
ば、バンドギャップ電圧発生回路の各ダイオードに現れ
るバンドギャップ電圧の差分を第１のＭＯＳトランジス
タ対および第２のＭＯＳトランジスタ対で検出し電圧増
幅して、第３のＭＯＳトランジスタ対でダイオード対に
電流帰還することにより、低電圧の入力条件下で安定に
動作することができる。
ば、バンドギャップ電圧発生回路の各ダイオードに現れ
るバンドギャップ電圧の差分を第１のＭＯＳトランジス
タ対および第２のＭＯＳトランジスタ対で検出し電圧増
幅して、第３のＭＯＳトランジスタ対でダイオード対に
電流帰還することにより、低電圧の入力条件下で安定に
動作することができる。
【００１８】請求項２記載の基準電圧発生回路によれ
ば、請求項１と同様な効果がある。
ば、請求項１と同様な効果がある。
【図１】この発明の一実施形態における基準電圧発生回
路図である。
路図である。
【図２】そのバンドギャップ電圧発生回路の別の実施の
形態の回路図である。
形態の回路図である。
【図３】バンドギャップ電圧発生回路のさらに別の実施
の形態の回路図である。
の形態の回路図である。
【図４】従来例の基準電圧発生回路図である。
【図５】別の従来例の基準電圧発生回路図である。
【図６】さらに別の従来例の基準電圧発生回路図であ
る。
る。
【図７】その演算増幅器の内部回路図である。
Ａ ギャップ電圧発生回路 Ｒ９ 第１の抵抗 Ｒ１０ 第２の抵抗 Ｒ１〜Ｒ８ 抵抗 Ｒ１１〜Ｒ１４ 抵抗 Ｄ３，Ｄ４ ダイオード対 Ｄ１，Ｄ４ ダイオード Ｍ１，Ｍ２ 第１のＭＯＳトランジスタ Ｍ３，Ｍ４ 第２のＭＯＳトランジスタ Ｍ５，Ｍ６ 第３のＭＯＳトランジスタ Ｍ７〜Ｍ１７ ＭＯＳトランジスタ Ｃ１、Ｃ２ コンデンサ Ｑ１〜Ｑ４ トランジスタ
Claims (2)
- 【請求項１】 バンドギャップ電圧を発生するためのダ
イオード対を有しこのダイオード対の電圧差を電流に変
換する第１の抵抗を有し前記ダイオード対のそれぞれの
電流を電圧変換する第２の抵抗を有するバンドギャップ
電圧発生回路と、このバンドギャップ電圧発生回路の前
記ダイオード対により発生されたそれぞれの前記バンド
ギャプ電圧を電流に変換する差動構成された第１のＭＯ
Ｓトランジスタ対と、この第１のＭＯＳトランジスタ対
で発生した電流を比較するカレントミラーを構成する第
２ＭＯＳトランジスタ対と、このカレントミラーの出力
に発生する電圧により駆動されて前記ダイオード対にそ
れぞれ電流を帰還する第３のＭＯＳトランジスタ対とを
備えた基準電圧発生回路。 - 【請求項２】 電圧源にソースが共通接続され、ドレイ
ンから略等しい値の出力電流を取り出すＭＯＳトランジ
スタ対と、 ダイオードと抵抗の直列接続回路に前記ＭＯＳトランジ
スタ対の一方の出力電流が与えられ、この直列接続回路
に発生した電圧に、零を含む所定の電圧が付加された電
圧を出力する第１の縦続接続回路と、 ダイオードに前記ＭＯＳトランジスタ対の他方の出力電
流が与えられ、このダイオードに発生した電圧に前記所
定の電圧が付加された電圧を出力する第２の縦続接続回
路と、 前記第１の縦続接続回路および前記第２の縦続接続回路
の出力電圧を比較して出力部から差電圧を取り出す比較
器と、 この比較器の出力部に接続され、前記差電圧を平滑化し
て平滑電圧を前記ＭＯＳトランジスタ対の各ゲートに出
力するフィルタ回路と、 前記ＭＯＳトランジスタ対、前記第１の縦続接続回路、
前記第２の縦続接続回路、前記比較器および前記フィル
タ回路で閉ループを構成し、前記第１の縦続接続回路お
よび前記第２の縦続接続回路の前記所定の電圧が付加さ
れた電圧を出力電圧とすることを特徴とする基準電圧発
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31326097A JP3352928B2 (ja) | 1997-11-14 | 1997-11-14 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31326097A JP3352928B2 (ja) | 1997-11-14 | 1997-11-14 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11143563A true JPH11143563A (ja) | 1999-05-28 |
| JP3352928B2 JP3352928B2 (ja) | 2002-12-03 |
Family
ID=18039073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31326097A Expired - Lifetime JP3352928B2 (ja) | 1997-11-14 | 1997-11-14 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3352928B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005062150A1 (ja) * | 2003-12-24 | 2005-07-07 | Renesas Technology Corp. | 電圧発生回路と半導体集積回路装置 |
| CN101995897A (zh) * | 2010-09-25 | 2011-03-30 | 苏州华芯微电子股份有限公司 | 带隙基准电压检测电路 |
| US8026756B2 (en) | 2008-06-27 | 2011-09-27 | Renesas Electronics Corporation | Bandgap voltage reference circuit |
-
1997
- 1997-11-14 JP JP31326097A patent/JP3352928B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005062150A1 (ja) * | 2003-12-24 | 2005-07-07 | Renesas Technology Corp. | 電圧発生回路と半導体集積回路装置 |
| US8026756B2 (en) | 2008-06-27 | 2011-09-27 | Renesas Electronics Corporation | Bandgap voltage reference circuit |
| CN101995897A (zh) * | 2010-09-25 | 2011-03-30 | 苏州华芯微电子股份有限公司 | 带隙基准电压检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3352928B2 (ja) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384684B1 (en) | Amplifier | |
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| JPH04126409A (ja) | バイアス電流制御回路 | |
| US6600302B2 (en) | Voltage stabilization circuit | |
| JP4351535B2 (ja) | 改良差動インバータ | |
| JPH1022748A (ja) | 電圧電流変換回路 | |
| JPH11143563A (ja) | 基準電圧発生回路 | |
| JPH0521445B2 (ja) | ||
| JP4090660B2 (ja) | 電流−電圧変換回路 | |
| JPH06180332A (ja) | 電流検出回路 | |
| JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
| JP3729819B2 (ja) | パワー素子用保護回路及びこれを備えた半導体装置 | |
| JP3644156B2 (ja) | 電流制限回路 | |
| JP2705610B2 (ja) | 定電流源回路 | |
| JP3526189B2 (ja) | 基準電圧発生回路および基準電流発生回路 | |
| JP4020220B2 (ja) | プッシュプル増幅回路 | |
| EP0812062A2 (en) | Gain-variable amplifier with wide control range | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| US6667608B2 (en) | Low voltage generating circuit | |
| JP2707667B2 (ja) | 比較回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPH1168533A (ja) | 電流検出回路 | |
| JPH09130215A (ja) | 交流波形のレベルシフト回路 | |
| JP7438694B2 (ja) | 増幅回路 | |
| JP2996018B2 (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120920 Year of fee payment: 10 |