JPH11143785A - メモリの故障診断方式 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、低価格で入手できるパリティなしメ
モリを１つのみでメモリの故障を診断する機能を提供す
るものである。 【解決手段】入力データをメモリに書き込む時の書込ア
ドレスに、該入力データのパリティ演算の結果であるパ
リティ情報を組み込むことにより、該パリティ情報を該
メモリに記録するのではなく、該入力データの書込アド
レスの一部としてパリティ情報を記録し、一方、読み出
し時に読出データによるパリティ演算結果と読出アドレ
スに組み込まれているパリティ情報の値を確認すること
により、パリティチェックを行うものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置に使
用されるメモリの故障を検出するメモリの故障診断方式
に関する。近年、情報処理装置には容量の多いメモリが
使用される傾向にある。このメモリのエラー発生率はメ
モリの容量に比例するものと考えられる。このため、メ
モリからデータを読み出す時に正しく記録されているこ
との確認を行い、読み出された誤りデータの伝播を防止
する必要がある。

【０００２】

【従来の技術】図１４は従来のパリティビットを備えて
いないメモリ装置の故障を診断する回路の一例を示すブ
ロック図である。図中、３ａはデータ書込メモリ、３ｂ
はパリティ書込メモリ、１ａ及び５ａはパリティ演算
部、５ｂはパリティ結果比較部である。

【０００３】この構成において、入力データを入力アド
レスに従いデータ書込メモリ３ａに書き込む時に、該入
力データによるパリティ演算部１ａでのパリティ演算結
果も該入力アドレスに従いパリティ書込メモリ３ｂに書
き込む。また、データ書込メモリ３ａから該入力データ
の読み出しを行う時は、入力アドレスに従いデータ書込
メモリ３ａから該入力データを読み出すとともにパリテ
ィ演算部５ａでパリティ演算を行う。該パリティ演算の
結果とパリティ書込メモリ３ｂから該入力アドレスに従
い読み出した双方のパリティ演算結果の一致をパリティ
結果比較部５ｂでチェックし、メモリ装置の故障の有無
を判定していた。

【０００４】通信機器の一部では８ビットをデータとし
て使用し、１ビットをステータス情報として使用してい
るので、９ビットのパリティ付メモリを使用してもパリ
ティ情報を格納することはできない。このような機器で
は、パリティ情報のみを格納するためのメモリ装置を使
用していた。

【０００５】

【発明が解決しようとする課題】以上のような状況に鑑
み、本発明は、低価格で簡単に入手できるパリティなし
メモリで、従来のパリティチェックと同等の診断機能を
有するメモリの故障診断機能の提供を目的とする。

【０００６】

【課題を解決するための手段】図１は、本発明の第１の
原理を説明する図である。まず、入力データによるパリ
ティ演算がパリティ演算部１で行われ、パリティ演算結
果が書込アドレス生成部２に出力される。書込アドレス
生成部２はパリティ演算部１から出力された該パリティ
演算結果を書込アドレスに組み込む形で第１の拡張書込
アドレスを生成し、該入力データは書込命令および該第
１の拡張書込アドレスに従いメモリ３に書き込まれる。

【０００７】更に、該パリティ演算結果とは異なる値を
該書込アドレスに組み込む形で第２の拡張書込アドレス
がを生成され、パリティ演算を行うと該入力データと同
じ結果が得られる任意のデータが該書込命令および該第
２の拡張書込アドレスに従って該メモリ３に書き込まれ
る。該任意のデータとして該入力データを該第２の拡張
書込アドレスに従って該メモリ３に書き込んでもよい。
以上の構成により、該入力データをメモリ３に書き込む
ときの拡張書込アドレスに該入力データのパリティ演算
結果を組み込むことにより、該パリティ演算結果の記録
を可能とするものである。

【０００８】図２は、本発明の第２の原理を説明する図
である。まず、読出アドレス生成部４は読出アドレスに
パリティ演算結果が偶数であるデータを組み込む形で第
１の拡張読出アドレスを生成し、一方、該読出アドレス
に該パリティ演算結果が奇数であるデータを組み込む形
で第２の拡張読出アドレスを生成する。該第１の拡張読
出アドレスに基づき第１の読出データが、該第２の拡張
読出アドレスに基づき第２の読出データが、読出命令に
従いメモリ３から読み出される。読み出された該第１お
よび第２の読出データはデータ真偽判定部５でパリティ
演算されるとともに該パリティ演算の結果も一緒に出力
データ選択部６に出力される。該第１および第２の読出
データのパリティ演算結果が異なる場合は、該データ真
偽判定部５からパリティアラームが出力される。

【０００９】更に、該データ真偽判定部５から出力され
た該第１の読出データのパリティ演算結果が偶数で、か
つ、該第２のパリティ演算結果が偶数の場合は該第１の
読出データが正しいと出力データ選択部６で判定され、
該第１の読出データのパリティ演算結果が奇数で、か
つ、該第２の読出データが奇数の場合は該第２の読出デ
ータが正しいと該出力データ選択部６で判定され、該出
力データ選択部６から正しい方の読出データが選択・出
力される。

【００１０】以上の構成により、前記メモリ３から読み
出された該第１および第２の読出データの各々のパリテ
ィ演算結果により、正しい読出データを判定・選択する
とともに、各々のパリティ演算結果が異なる場合はパリ
ティエラーを検出し、パリティアラームを出力する手段
とするものである。以上の方法を具備することにより本
課題を解決する手段とする。

【００１１】

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について詳細に説明する。図３は本発明の実施
の形態（１）を説明する図である。図中、１は入力デー
タ(DT0〜DT7)によるパリティ演算を行うパリティ演算部
１であり、２は書込アドレス生成部であり、２１は２者
択一の２−１セレクタであり、３はメモリである。

【００１２】該入力データはメモリ３のデータ入力（DT
I0〜DTI7）に引き込まれるとともに、該入力データによ
るパリティ演算がパリティ演算部１で行われる。該パリ
ティ演算の結果は書込アドレス生成部２に出力され、書
込アドレス生成部２では、該結果がそのまま書込アドレ
スの最上位ビットに付加され第１の拡張書込アドレスと
して２−１セレクタ２１の入力として引き込まれるとも
に、該結果はインバートされて書込アドレスの最上位ビ
ットに付加され第２の拡張書込アドレスとして２−１セ
レクタ２１の入力としても引き込まれる。２−１セレク
タ２１はクロック信号がＨｉｇｈのときは第１の拡張書
込アドレスを選択し、Ｌｏｗのときは第２の拡張書込ア
ドレスを選択し、メモリ３のアドレス入力に出力する。
メモリ３の該アドレス入力に出力された前記入力データ
は書込命令（ライトイネーブル）および第１の拡張書込
アドレスに従い該入力データが書き込まれ、一方、該入
力データと同じパリティ演算結果が得られる任意のデー
タとして該入力データが該書込命令および第２の拡張書
込アドレスに従いメモリ３に書き込まれる。

【００１３】図４は本発明の実施の形態（１）の入力デ
ータ書込アドレス領域を説明する図である。図中、前記
書込アドレスが７番地、該入力データの値が８であると
想定し記載している。図は、入力データによるパリティ
演算結果を書込アドレスに最上位アドレスビットとして
付加し生成された第１の拡張書込アドレス、および該パ
リティ演算結果とは異なる一方のパリティ演算結果を該
書込アドレスに最上位アドレスビットとして付加し生成
された第２の拡張書込アドレスに従い、該入力データ、
および該入力データと同じパリティ演算結果が得られる
任意のデータをメモリに書き込む例を説明するものであ
る。

【００１４】該書込アドレスは７番地（ビット列：００
１１１）であり、パリティ演算結果としてＡＤ５ビット
が０（零）になるので、前記第１の拡張書込アドレスは
７番地（ビット列：０００１１１）となる。一方、前記
第２の拡張書込アドレスは該書込アドレスビットに前記
パリティ演算結果と異なる一方のパリティ演算結果を組
み込むので、ＡＤ５ビットは１であり該第２の拡張書込
アドレスは３９番地（ビット列：１００１１１）とな
る。

【００１５】したがって、前記入力データ（値は８）は
第１の拡張書込アドレスである７番地に書き込まれ、任
意の偶数データが第２の拡張書込アドレスである３９番
地に書き込まれる。図５は本発明の実施の形態（１）の
タイミングチャートであり、図に沿って説明を行う。

【００１６】クロック信号の周期に合わせて入力データ
によるパリティ演算が行われる。該パリティ演算の結果
はそのまま書込アドレス(AD0〜AD4)の最上位ビット(AD
5) に付加され、一方、該結果をインバートして該書込
アドレスの最上位ビット(AD5)に付加され、第１および
第２の拡張書込アドレスとして２つのＲＡＭ書込アドレ
ス(AD0〜AD5)が生成される。

【００１７】該入力データ、および該入力データと同じ
パリティ演算結果が得られる任意のデータが該２つのＲ
ＡＭ書込アドレスおよび書込命令（ＲＡＭ書込イネーブ
ル）に従いＲＡＭ（メモリ）に書き込まれる。該入力デ
ータによる前記パリティ演算結果が偶数であるデータを
組み込んで生成された前記第１および第２拡張書込アド
レスで示される領域をＷＩＮＤＯＷ−Ａと呼び、該パリ
ティ演算結果が奇数であるデータを組み込んで生成され
た第１および第２の拡張書込アドレスで示される領域を
ＷＩＮＤＯＷ−Ｂと呼ぶ。

【００１８】図６は本発明の実施の形態（２）を説明す
る図である。図中、１はパリティ演算部であり、２は書
込アドレス生成部であり、２１は２者択一の２−１セレ
クタであり、３はメモリである。該入力データ(DT0〜DT
7)はメモリ３のデータ入力（DTI0〜DTI7）に引き込まれ
るとともに、該入力データによるパリティ演算がパリテ
ィ演算部１で行われ、該パリティ演算の結果は書込アド
レス生成部２に出力される。該結果は書込アドレスの最
下位ビットに付加されて第１の拡張書込アドレスとして
２−１セレクタ２１に引き込まれるともに、該結果はイ
ンバートされて前記書込アドレスの最下位ビットに付加
され第２の拡張書込アドレスとして２−１セレクタ２１
にも引き込まれる。２−１セレクタ２１はクロック信号
がＨｉｇｈの時に第１の拡張書込アドレスを選択し、Ｌ
ｏｗの時に第２の拡張書込アドレスを選択し、メモリ３
のアドレス入力に出力する。メモリ３への書き込みは、
書込命令（ライトイネーブル）に従って該入力データが
第１の拡張書込アドレスに基づいて行われ、さらに、パ
リティ演算を行うと該入力データと同じ結果が得られる
任意のデータが第２の拡張書込アドレスに基づいて行わ
れる。

【００１９】図７は本発明の実施の形態（２）の入力デ
ータ書込アドレス領域を説明する図であり、前記書込ア
ドレスが５番地、該入力データの値が２５５とした例で
ある。図は、入力データ（値は２５５）によるパリティ
演算結果を最下位のアドレスビットとして組み込んで生
成された第１の拡張書込アドレス、および該パリティ演
算結果とは異なる一方のパリティ演算結果を最下位のア
ドレスビットとして組み込んで生成された第２の拡張書
込アドレスに従い、該入力データ、および該入力データ
と同じパリティ演算結果が得られる任意のデータをメモ
リに書き込む例を説明するものである。

【００２０】前記書込アドレスは５番地（ビット列：０
０１０１）であり、該書込みアドレスにパリティ演算結
果として奇数（１）であるものがＡＤ０ビットに組み込
まれるので、前記第１の拡張書込アドレスは１１番地
（ビット列：００１０１１）となる。一方、前記第２の
拡張書込アドレスは該書込アドレスに前記パリティ演算
結果と異なる一方のパリティ演算結果を組み込むもので
あるので、偶数（０）がＡＤ０ビットに組み込まれ第２
の拡張書込アドレスは１０番地（ビット列：００１０１
０）となる。

【００２１】したがって、前記入力データ（値は２５
５）は第１の拡張書込アドレスである１１番地（ビット
列：００１０１１）に書き込まれ、任意の奇数データと
して該入力データが第２の拡張書込アドレスである１０
番地（ビット列：００１０１０）に書き込まれる。図８
および図９は本発明の実施形態（３）である。

【００２２】図８において、書込／読出アドレス選択部
７は読出アドレス生成部４と図３に記載の前記書込アド
レス生成部２からの出力を書込／読出制御部８からの信
号に従い、該信号がＬｏｗの場合に書込アドレス生成部
２から拡張書込アドレスを、該信号がＨｉｇｈの場合は
読出アドレス生成部４から拡張読出アドレスを、選択す
るものである。

【００２３】読出アドレス生成部４は読出アドレスの最
上位ビットにクロック信号を付加して該クロック信号が
Ｌｏｗのときには第１の拡張読出アドレスを、および該
クロック信号がＨｉｇｈのときには第２の拡張読出アド
レスを、生成する。読出命令に従い第１の拡張読出アド
レスに基づきフリップフロップ（以降、ＦＦと記述す
る）ＦＦ１１１から第１の読出データが読み出され、第
２の拡張読出アドレスに基づきＦＦ１１３から第２の読
出データが読み出される。該第１の読出データはＦＦ１
１２でクロックに基づき位相が調整される。

【００２４】図９では、第１および第２の読出データは
データ真偽判定部５のパリティ演算回路５１および５２
でパリティ演算が行われ、それらの演算結果が偶数・奇
数あるいは奇数・偶数のときにパリティアラームが出力
されるよう４−１セレクタ５３で選択される。パリティ
アラームはＦＦ５４で位相が調整され、出力される。ま
た、前記パリティ演算結果は出力データ選択部６に出力
され、パリティ演算回路５１および５２の出力が両方と
もにＨｉｇｈの場合は、第１の読出データを選択・出力
し、パリティ演算回路５１および５２の出力が両方とも
にＬｏｗの場合は、第２の読出データを選択・出力する
４−１セレクタ６１を使用した例である。４−１セレク
タ６１の出力はＦＦ６２でクロックに基づき位相が調整
され出力される。

【００２５】図１０は本発明の実施の形態（３）のタイ
ミングチャートである。図中、読出アドレスに基づき第
１および第２の拡張読出アドレスを生成し、ＲＡＭアド
レスへの入力とする。偶数のパリティ情報を組み込んで
生成されたＷＩＮＤＯＷ−Ａ（第１の拡張読出アドレ
ス）に基づく第１の読出データの読み出しはクロック信
号に従って行われ、奇数のパリティ情報を組み込んで生
成されたＷＩＮＤＯＷ−Ｂ（第２の拡張読出アドレス）
に基づく第２の読出データの読み出しはクロックを反転
させたＣＬＫ信号に従って行われる。ＷＩＮＤＯＷ−Ａ
およびＷＩＮＤＯＷ−Ｂの読出データは位相が調整さ
れ、同じタイミングで第１および第２の読出データが読
み出され、パリティ演算がそれぞれについて行われる。
該パリティ演算の結果に基づき正しい読出データが選択
され、データ出力は位相が調整され出力される。

【００２６】表１はパリティ演算結果と出力情報との関
係を示したものである。

【００２７】

【表１】 ＷＩＮＤＯＷ−Ａ（第１の拡張読出アドレス）から第１
の読出データおよびＷＩＮＤＯＷ−Ｂ（第２の拡張読出
アドレス）から第２の読出データによるそれぞれのパリ
ティ演算結果の組み合わせを表の左側半分に示し、該組
み合わせによる出力情報の内容を表の右半分に示す。該
パリティ演算結果の組み合わせにおいて、奇数・偶数ま
たは偶数・奇数の場合はパリティアラームであることを
示し、偶数・偶数では該第１の読出データが正しく、奇
数・奇数では該第２の読出データが正しいことを示して
いる。

【００２８】図１１は本発明の実施形態（４）を説明す
る図である。Ｓ１は読出アドレスに偶数のパリティ情報
を組み込んで生成されたＷＩＮＤＯＷ−Ａ（第１の拡張
読出アドレス）、および該読出アドレスに奇数のパリテ
ィ情報を組み込んで生成されたＷＩＮＤＯＷ−Ｂ（第２
の拡張読出アドレス）を生成するステップである。

【００２９】Ｓ２はＷＩＮＤＯＷ−Ａ（第１の拡張読出
アドレス）に従い第１の読出データを読み出すステップ
である。Ｓ３はＷＩＮＤＯＷ−Ｂ（第２の拡張読出アド
レス）に従い第２の読出データを読み出すステップであ
る。Ｓ４は読み出した第１および第２の読出データをそ
れぞれパリティ演算するステップである。

【００３０】Ｓ５はＳ４で得られたパリティ演算結果に
従い次のとおり比較・分岐するステップである。 − ＷＩＮＤＯＷ−Ａ（第１の拡張読出アドレス）から
の第１の読出データが偶数で、かつ、ＷＩＮＤＯＷ−Ｂ
（第２の拡張読出アドレス）からの第２の読出データが
偶数の場合はＳ６へ分岐する。

【００３１】− ＷＩＮＤＯＷ−Ａからの第１の読出デ
ータが奇数で、かつ、ＷＩＮＤＯＷ−Ｂからの第２の読
出データが奇数の場合はＳ７へ分岐する。 − ＷＩＮＤＯＷ−Ａからの第１の読出データが偶数
で、かつ、ＷＩＮＤＯＷ−Ｂからの第２の読出データが
奇数の場合はＳ８へ分岐する。

【００３２】− ＷＩＮＤＯＷ−Ａからの第１の読出デ
ータが奇数で、かつ、ＷＩＮＤＯＷ−Ｂからの第２の読
出データが偶数の場合はＳ９へ分岐する。 Ｓ６はＷＩＮＤＯＷ−Ａ（第１の拡張読出アドレス）か
らの第２の読出データを出力するとともにパリティアラ
ームを出力しないようにするステップである。Ｓ７はＷ
ＩＮＤＯＷ−Ｂ（第２の拡張読出アドレス）からの第２
の読出データを出力するとともにパリティアラームを出
力しないようにステップである。

【００３３】Ｓ８およびＳ９はパリティアラームを出力
するステップである。図１２および図１３は本発明の実
施形態（５）を説明する図である。図において、書込／
読出アドレス選択部７は読出アドレス生成部４と図３に
記載の書込アドレス生成部２からの出力を書込／読出制
御部８からの出力に従い、該出力がＬｏｗの場合は拡張
書込アドレスを、Ｈｉｇｈの場合は拡張読アドレスを、
選択するものである。読出アドレス生成部４は読出アド
レスの最下位ビットにクロック信号を付加し、該クロッ
ク信号がＬｏｗのときには第１の拡張読出アドレスを、
該クロック信号がＨｉｇｈのときには第２の拡張読出ア
ドレスを、生成する。読出命令に従い第１の拡張読出ア
ドレスに基づきＦＦ１１１からＷＩＮＤＯＷ−Ａ（第１
の拡張読出アドレス）に従い第１の読出データを読み出
され、ＷＩＮＤＯＷ−Ｂ（第２の拡張読出アドレス）に
基づき第２の読出データをＦＦ１１３から読み出され
る。該第１の読出データはＦＦ１１２で位相が調整され
て出力される。

【００３４】図１３では、ＷＩＮＤＯＷ−Ａ（第１の拡
張読出アドレス）から読み出された第１の読出データお
よびＷＩＮＤＯＷ−Ｂ（第２の拡張読出アドレス）から
読み出された第２の読出データはデータ真偽判定部５の
パリティ演算回路５１および５２でパリティ演算が行わ
れ、それらの演算結果が偶数・奇数あるいは奇数・偶数
のときにパリティアラームが出力されるよう４−１セレ
クタ５３で選択する。該パリティアラームはＦＦ５４に
より位相が調整され出力される。

【００３５】また、前記２つのパリティ演算結果は出力
データ選択部６に出力され、パリティ演算回路５１およ
び５２の出力が両方ともにＨｉｇｈの場合は、第１の読
出データを選択・出力し、パリティ演算回路５１および
５３の出力が両方ともにＬｏｗの場合は、第２の読出デ
ータを選択・出力する４−１セレクタ６１を使用した例
である。４−１セレクタ６１の出力はＦＦ６２で位相が
調整されて出力される。

【００３６】

【発明の効果】以上、実施の形態で説明したように、本
発明はパリティ演算結果を格納できないメモリ装置を1
つ使用する場合でも、該メモリ装置があたかもパリティ
ビットを備えているように取り扱うことができるので、
従来、パリティ演算結果を格納するために使用されてい
たメモリ装置の実装を削減することができる。

【００３７】したがって、実装面積、消費電力、コスト
の削減が可能である。

【図面の簡単な説明】

【図１】 本発明の第１の原理を説明する図

【図２】 本発明の第２の原理を説明する図

【図３】 本発明の実施の形態（１）を説明する図

【図４】 本発明の実施の形態（１）の入力データ書込
アドレス領域を説明する図

【図５】 本発明の実施の形態（１）のタイミングチャ
ート

【図６】 本発明の実施の形態（２）を説明する図

【図７】 本発明の実施の形態（２）の入力データ書込
アドレス領域を説明する図

【図８】 発明の実施の形態（３）を説明する図（その
１）

【図９】 本発明の実施の形態（３）を説明する図（そ
の２）

【図１０】 本発明の実施の形態（３）のタイミングチ
ャート

【図１１】 本発明の実施の形態（４）を説明する図

【図１２】 本発明の実施の形態（５）を説明する図
（その１）

【図１３】 本発明の実施の形態（５）を説明する図
（その２）

【図１４】 従来例を説明する図

【符号の説明】

１、１ａ パリティ演算部 ２ 書込アドレス生成部 ３ メモリ ３ａ データ書込メモリ ３ｂ パリティ書込メモリ ４ 読出アドレス生成部 ５ データ真偽判定部 ５ａ パリティ演算部 ５ｂ パリティ結果比較部 ６ 出力データ選択部 ７ 書込／読出アドレス選択部 ８ 書込／読出制御部 ９ データ真偽判定部 １０ 出力データ選択部 ２１ ２−１セレクタ ５１、５２ パリティ演算回路 ５３ ４−１セレクタ ５４ フリップフロップ ６１ ４−１セレクタ ６２ フリップフロップ ９２、９３、９４ パリティ演算部 １０２ フリップフロップ １１１、１１２、１１３ フリップフロップ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力データによる第１のパリティ演算を
   行い、該入力データを書込アドレスに従いメモリに書き
   込み、一方、該メモリから該書込アドレスに対応する読
   出データを読み出すとともに第２のパリティ演算を行
   い、該読出データの真偽判定を行うメモリの故障診断方
   式において、 前記第１のパリティ演算の結果を前記書込アドレスに組
   み込んで第１の拡張書込アドレスを生成する書込アドレ
   ス生成部を有し、 該第１の拡張書込アドレスに従い入力データを前記メモ
   リに書き込むことを特徴とするメモリの故障診断方式。
2. 【請求項２】 請求項１の記載において、前記第１のパ
   リティ演算の結果と異なる値を組み込んで第２の拡張書
   込アドレスを生成し、該入力データによるパリティ演算
   結果と同じパリティ演算結果が得られる任意のデータを
   該第２の拡張書込アドレスに従い前記メモリに書き込
   み、 前記書込アドレスに対応する読出アドレスに前記パリテ
   ィ演算の結果が偶数であるデータを組み込んで第１の拡
   張読出アドレスを、該読出アドレスに該パリティ演算の
   結果が奇数であるデータを組み込んで該第２の拡張読出
   アドレスを、それぞれ生成する読出アドレス生成部と、 該読出アドレス生成部からの該第１の拡張読出アドレス
   に従い前記メモリから第１の読出データを、該第２の拡
   張読出アドレスに従い第２の読出データを、それぞれ読
   み出し、 該第１および第２の読出データによるパリティ演算を行
   い両方のパリティ演算の結果が不一致のときにパリティ
   アラームを出力するデータ真偽判定部と、 該第１および第２の拡張読出アドレスに組み込まれてい
   るパリティ演算の結果と該第１および第２の読出データ
   によるパリティ演算の結果とを対応させて比較し、該パ
   リティ演算の結果が一致する方を正しい読出データとし
   て選択・出力する出力データ選択部とを具備することを
   特徴とするメモリの故障診断方式。