JPH11145295A - 自動配置配線方法 - Google Patents

自動配置配線方法

Info

Publication number
JPH11145295A
JPH11145295A JP9305371A JP30537197A JPH11145295A JP H11145295 A JPH11145295 A JP H11145295A JP 9305371 A JP9305371 A JP 9305371A JP 30537197 A JP30537197 A JP 30537197A JP H11145295 A JPH11145295 A JP H11145295A
Authority
JP
Japan
Prior art keywords
delay
routing
block
automatic placement
critical path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9305371A
Other languages
English (en)
Inventor
Takeshi Yamakawa
毅 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP9305371A priority Critical patent/JPH11145295A/ja
Publication of JPH11145295A publication Critical patent/JPH11145295A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 自動配置配線前後で遅延シミュレーションに
よる遅延値解析結果が異なることから、設計値を満たす
ために自動配置配線後の配置、配線の修正、更には回路
設計段階まで戻り回路修正し、再度自動配置配線を実行
するなど後戻り工数が大きく、TAT増大に繋がってい
た。 【解決手段】 設計者が指定できる遅延指定ファイルと
クリティカルパス用ブロック1シンボルを有し、そのク
リティカルパス用ブロックシンボルの遅延値に遅延指定
ファイルの遅延値を付与して遅延シミュレーションを行
うことを特徴とし、またクリティカルパス用ブロックシ
ンボルを遅延指定ファイルで指定の遅延値を満足させる
実在ブロックに置換することと、ブロック配置位置を調
整することとで遅延指定ファイルにて指定の遅延値を満
足する配置配線を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路の自動配
置配線に関し、特に、自動配置配線における遅延値を調
整した自動配置配線方法に関する。
【0002】
【従来の技術】図5は、従来の回路設計から自動配置配
線までの一例を示すフローチャートである。従来では、
回路設計,パターン設計(ステップ1)で設計された回
路のネットリスト6から自動配置配線により配線される
であろう配線の予測値として仮配線長算出を行う(ステ
ップ2)。遅延シミュレーション(ステップ4)では、
この仮配線長から求められる配線遅延と、個々のブロッ
クの遅延ライブラリ18,ネットリスト6を用いて遅延
シミュレーションを行う。次に、この遅延シミュレーシ
ョンの検証を行い(ステップ5)、ステップ4での遅延
シミュレーション結果に問題がある場合にはステップ1
に戻り再度回路設計を行い、問題がなければ、次工程の
自動配置配線に進む。
【0003】そして、自動配置配線(ステップ9)の後
に得られる実配線データ10から求められる配線遅延
と、個々のブロックの遅延ライブラリとを用い、遅延シ
ミュレーションを行う(ステップ15)。次に、遅延シ
ミュレーションの結果を検証し(ステップ16)、ステ
ップ5の検証結果と異なる様であれば、配置,配線の修
正で対応可能か否か判断し(ステップ17)、可能なら
ば、配置配線後のレイアウトの修正として自動配置配線
(ステップ9)に戻り、あるいは、不可能であれば、回
路設計,パターン設計(ステップ1)まで戻り回路修正
を行う。このようにして、設計値を満足するようにして
いた。
【0004】
【発明が解決しようとする課題】上述した従来例では、
集積回路の設計において自動配置配線前の遅延シミュレ
ーションにて使用する仮配線長と同一となる様に自動配
置配線を行っていない。従って、自動配置配線前後の遅
延シミュレーション結果が異なってしまうという問題を
有する。
【0005】また、チップにおける使用素子数の占める
割合が大きい場合には一度配置されたブロックの配置位
置の変更は困難であり、またブロックの置換を行い原動
能力の大きいものに変更する場合にも周辺のスペースが
無く単純に置き換えることが出来ず、周辺のブロックの
配置まで変更しなければならない。更に配置、配線の変
更が困難な場合には、自動配置配線を再度実行して対応
する必要がある。従って、設計値を満たす為には、自動
配置配線後の配置,配線の一部または全ての修正が必要
なこと、さらに配置や配線の修正で対応が不可能である
場合の回路修正,自動配置配線の再実行などの後戻りフ
ローが不可欠であり設計開発時間の増大に繋がるという
問題を有する。
【0006】そこで、本発明の目的は、自動配置配線前
後の遅延シミュレーション結果が異なることのない配置
配線を行える自動配置配線方法を提供することにある。
【0007】本発明の他の目的は、自動配置配線後に配
置配線修正,回路修正を行う必要のない自動配置配線方
法を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、本発明の自動配置配線方法は、ネットリストを読み
込み仮配線長を算出するステップと、仮配線長を用いて
遅延シミュレーションを行うステップと、ネットリスト
を読み込み自動配置前線を行うステップとを含む自動配
置配線方法において、遅延指定ファイルを作成し、ネッ
トリスト内のクリティカルパスの遅延を設定するととも
に、遅延指定ファイルの値をもとに、自動配置配線時に
用いるブロックのタイプを決定することを特徴とする。
【0009】また、自動配置配線時に用いるブロックの
タイプを決定する際、ブロック選択テーブルを用いて、
使用するブロックを決定するのが好ましい。
【0010】さらに、ブロック選択テーブルは、1つの
機能ブロックに対し能力の異なる複数ブロックを予め生
成し、各々のブロックの許容する出力負荷を格納するの
が好ましい。
【0011】また、本発明の自動配置配線方法は、ネッ
トリストを読み込み仮配線長を算出するステップと、仮
配線長を用いて遅延シミュレーションを行うステップ
と、ネットリストを読み込み自動配置配線を行うステッ
プとを含む自動配置配線方法において、遅延指定ファイ
ルを作成し、ネットリスト内のクリティカルパスの遅延
を設定するとともに、遅延指定ファイルの値をもとに、
自動配置配線時に個々のブロックを配置する位置を決定
することを特徴とする。
【0012】さらに、遅延シミュレーションを行うステ
ップにおいて、クリティカルパス用ブロックシンボルの
遅延値として、遅延指定ファイルの遅延値を付与して遅
延シミュレーションを行うのが好ましい。
【0013】またさらに、クリティカルパス用ブロック
シンボルを、遅延指定ファイルで指定の遅延値を満足さ
せる実在ブロックに置換し、ブロック配置位置を調整す
ることにより、遅延指定ファイルにて指定の遅延値を満
足する配置配線を行うのが好ましい。
【0014】また、遅延指定ファイルには、設計回路中
で遅延値をある値以内に収める必要があるクリティカル
パスの始点から終点までの要求遅延値、或いはこのクリ
ティカルパス上に存在するそれぞれのブロックに対する
要求遅延値を指定するのが好ましい。
【0015】本発明の自動配置配線方法は、特に、設計
者が指定できる遅延指定ファイルとクリティカルパス用
ブロックシンボルとを有し、そのクリティカルパス用ブ
ロックシンボルの遅延値として、遅延指定ファイルの遅
延値を付与して遅延シミュレーションを行うことを特徴
とする。また、クリティカルパス用ブロックシンボルを
遅延指定ファイルで指定の遅延値を満足させる実在ブロ
ックに置換することと、ブロック配置位置を調整するこ
ととで、遅延指定ファイルにて指定の遅延値を満足する
配置配線を行うことを特徴とする。
【0016】遅延指定ファイルには、設計回路中で遅延
値をある値以内に収める必要があるクリティカルパスの
始点から終点までの要求遅延値、或いはこのクリティカ
ルパス上に存在するそれぞれのブロックに対する要求遅
延値を指定する。自動配置配線では遅延指定ファイルに
指定した要求遅延値を満たすべくブロックタイプの最適
化、またはブロック配置位置の調整を行うことより配線
長の調整を行う。
【0017】
【発明の実施の形態】次に、図面を参照して、本発明の
実施例について説明する。
【0018】図1は、本発明の自動配置配線方法の実施
例を示すフローチャートである。この方法は、自動配置
配線前の遅延検証と自動配置配線とに分かれる。自動配
置配線前の遅延検証では、まず、回路設計,パターン設
計(ステップ1)で、設計者は遅延指定ファイル8に指
定するクリティカルパス上のブロックのみクリティカル
パス用ブロックシンボル7を使用する。クリティカルパ
ス用ブロックシンボル7が持つ情報は、論理情報のみ
で、遅延シミュレーション時(ステップ4)に必要とな
る遅延値は、遅延指定ファイル8の値を付与して、クリ
ティカルパスへの遅延付与(ステップ3)とする。遅延
シミュレーション(ステップ4)後は、遅延値検証を行
い(ステップ5)、問題がなければ、自動配置配線前遅
延検証を終了して、次の自動配置配線9(ステップ9)
へ進行する。
【0019】自動配置配線(ステップ9)では、遅延指
定ファイル8,ネットリスト6,ブロック選択テーブル
11が入力情報となる。まず自動配置配線(ステップ
9)では、まず、クリティカルパス始点よりn段目のブ
ロックの配置を行い(ステップ9−1)、その次の段
(n+1)段目のブロックを配置する(ステップ9−
2)。次に、n〜(n+1)段目のブロック間の配線を
ルート割り当てする(ステップ9−3)。その後、ルー
ト割り当てされたネットの容量を算出(n段目ブロック
の出力負荷の確定)し(ステップ9−4)、次段入力容
量および遅延して一からn段目ブロックタイプ(能力)
を決定する(ステップ9−5)。遅延指定ファイル8に
あるクリティカルパスより配置配線を開始する。
【0020】図2は、図1の自動配置配線を示す図であ
る。この図に示すように、遅延指定ファイル8に指定さ
れた始点20のAAAから数えて第1段目のインパータ
(BLK1)21を配置し、続いて第2段目となるNA
ND群28を配置する。NAND群28には、クリティ
カルパス用ブロックシンボルのNAND22,複数のN
AND24がある。そして第1段目と第2段目間の配線
29を配線する。こうして実際に引かれた配線29から
配線負荷を算出し次段入力容量との和で、図4に示すブ
ロック選択テーブル11を検索し、遅延指定ファイルの
値を満足するブロックタイプを決定する。第3段目につ
いては、クリティカルパス用ブロックシンボルのNOR
23,複数のNOR25があり、第2段目と第3段目と
の間は、は、配線30で接続される。同様にして、第4
段目は、クリティカルパス用ブロックシンボルのインバ
ータ21,インバータ26とがあり、第3段目と第4段
目との間は、配線31で接続されている。第4段目以降
は、クリティカルパスの終点(QQQ)27,インバー
タ26と続く。
【0021】図3は、図1の遅延指定ファイルの一例を
示す図である。この遅延指定ファイルでは、設計者によ
り指定のできる遅延指定ファイルを使用する。クリティ
カルパスの始点と終点とを指定してその間の遅延のみを
指定するパス指定36と、クリティカルパス上に存在す
るブロックごとに指定するブロック指定37とがあり、
パス指定36とブロック指定37との併用もできる。い
ずれの場合も遅延指定をする始点,終点,指定遅延値が
指定できる。すなわち、図2と同様に、始点AAA,終
点QQQ27,インバータ(BLK1)21,NAND
(BLK2)22,NOR(BLK3)23,インバー
タ(BLK4)24と指定し、遅延指定ファイル8での
指定値33を3NS〜5NSとしている。
【0022】図4は、図1のブロック選択テーブルの一
例を示す図である。この図によれば、仮に、図2のイン
バータ21の出力に繋がる第2段目のNAND群28の
入力容量と配線29の配線容量との和が3であった場
合、出力負荷が3(図4の32),遅延指定ファイル8
での指定値は3(図3の33,図4の33)なのでイン
バータのブロックタイプ34はINV3に決定する。
尚、ここで仮に出力負荷が2であった場合は遅延指定フ
ァイル8での指定値の3を満たすブロックはINV2,
INV3の2タイプ存在するが(図4の35)、この場
合はブロックサイズの小さい方を選択する。従ってIN
V2が選択される。同様の処理を第2段目以降について
も繰り返しクリティカルパスの終点まで配置配線実行す
る。ステップ13にてクリティカルパス部分の配置配線
終了を判断した後、ステップ14にてクリティカルパス
以外の自動配置配線を従来と同様の手法で行う。
【0023】次に、遅延シミュレーションではこの遅延
指定ファイルの遅延値を使用して配置配線前の検証を行
い、さらに自動配置配線では同一の遅延指定ファイルを
使用し、その指定値を満足できるブロックタイプの決定
を行う。
【0024】次に、本発明の第2の実施例について説明
する。第2の実施例では、遅延指定ファイルに指定した
ブロックの配置位置を調整することで配線長を調整し
て、遅延指定ファイルの指定値を満足させる。
【0025】また、第1の実施例と第2の実施例との双
方を併用して、遅延指定ファイルの指定値を満足させる
こともできる。
【0026】本実施例では、図2,図3に見られるよう
にクリティカルパスが4ブロックを経由する程度の極々
短い場合を例にブロックごとに要求値を与える方法を取
る場合で説明しているが、これに限らずクリティカルパ
スの始点から終点までの遅延値のみを指定し、ブロック
タイプの選択とブロック配置位置の移動との組み合わせ
で最適化を行うことでも対応できる。
【0027】
【発明の効果】本発明では、自動配置配線を行いながら
クリティカルパスに使用するブロックタイプ及びブロッ
クの配置位置を決定し、遅延指定ファイルに指定の設計
値に対する最適化を行う。従って、回路上で正確な遅延
値を要求されるクリティカルパスにて、自動配置配線の
前後の遅延値が一致するため、自動配置配線に自動配置
配線前の検証結果が反映することが可能になる。
【0028】また、自動配置配線前後の遅定値が一致す
るため、自動配置配線終了をもって設計が完了すること
で設計の後戻りがなくなる。従って、集積回路の設計T
AT短縮ができる。
【図面の簡単な説明】
【図1】本発明の実施例を示すフローチャートである。
【図2】図1の自動配置配線の一例を示すずである。
【図3】図1の遅延指定ファイルの一例を示す図であ
る。
【図4】図1のブロック選択テーブルの一例を示す図で
ある。
【図5】従来例を示すフローチャートである。
【符号の説明】
1 回路設計,パターン設計のステップ 2 仮配線長算出のステップ 3 クリティカルパスへの遅延付与のステップ 4 遅延シミュレーションのステップ 5 遅延値検証のステップ 6 ネットリスト 7 クリティカルパス用ブロックシンボル 8 遅延指定ファイル 9 自動配置配線のステップ 10 実配線データ 11 ブロック選択テーブル 12 配置配線後のネットリスト 13 クリティカルパス全段終了判断のステップ 14 クリティカルパス以外の自動配置配線のステップ 15 遅延シミュレーション(配置配線後)のステップ 16 遅延値検証(配置配線後)のステップ 17 配置配線修正か回路修正かの判断のステップ 18 遅延ライブラリ 20 クリティカルパスの始点 21 クリティカルパス用ブロックシンボルのインバー
タ 22 クリティカルパス用ブロックシンボルのNAND 23 クリティカルパス用ブロックシンボルのNOR 24 NAND 25 NOR 26 インバータ 27 クリティカルパスの終点 28 NAND群 29 第1段目と第2段目との間の配線 30 第2段目と第3段目との間の配線 31 第3段目と第4段目との間の配線 32 出力負荷 33 遅延指定ファイル8での指定値 34 インバータのブロックタイプ 35 出力負荷が2の場合の遅延指定ファイル8での指
定値 36 遅延指定ファイルのパス指定の場合 37 遅延指定ファイルのブロック指定の場合

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】ネットリストを読み込み仮配線長を算出す
    るステップと、 前記仮配線長を用いて遅延シミュレーションを行うステ
    ップと、 前記ネットリストを読み込み自動配置前線を行うステッ
    プと、 を含む自動配置配線方法において、 遅延指定ファイルを作成し、前記ネットリスト内のクリ
    ティカルパスの遅延を設定するとともに、前記遅延指定
    ファイルの値をもとに、自動配置配線時に用いるブロッ
    クのタイプを決定することを特徴とする自動配置配線方
    法。
  2. 【請求項2】前記自動配置配線時に用いるブロックのタ
    イプを決定する際、ブロック選択テーブルを用いて、使
    用するブロックを決定することを特徴とする、請求項1
    に記載の自動配置配線方法。
  3. 【請求項3】前記ブロック選択テーブルは、1つの機能
    ブロックに対し能力の異なる複数ブロックを予め生成
    し、各々のブロックの許容する出力負荷を格納したこと
    を特徴とする、請求項2に記載の自動配置配線方法。
  4. 【請求項4】ネットリストを読み込み仮配線長を算出す
    るステップと、 前記仮配線長を用いて遅延シミュレーションを行うステ
    ップと、 前記ネットリストを読み込み自動配置配線を行うステッ
    プと、 を含む自動配置配線方法において、 遅延指定ファイルを作成し、前記ネットリスト内のクリ
    ティカルパスの遅延を設定するとともに、前記遅延指定
    ファイルの値をもとに、自動配置配線時に個々のブロッ
    クを配置する位置を決定することを特徴とする自動配置
    配線方法。
  5. 【請求項5】前記遅延シミュレーションを行うステップ
    において、クリティカルパス用ブロックシンボルの遅延
    値として、前記遅延指定ファイルの遅延値を付与して遅
    延シミュレーションを行うことを特徴とする請求項5に
    記載の自動配置配線方法。
  6. 【請求項6】前記クリティカルパス用ブロックシンボル
    を、前記遅延指定ファイルで指定の遅延値を満足させる
    実在ブロックに置換し、ブロック配置位置を調整するこ
    とにより、前記遅延指定ファイルにて指定の遅延値を満
    足する配置配線を行うことを特徴とする請求項5に記載
    の自動配置配線方法。
  7. 【請求項7】前記遅延指定ファイルには、設計回路中で
    遅延値をある値以内に収める必要があるクリティカルパ
    スの始点から終点までの要求遅延値、或いはこのクリテ
    ィカルパス上に存在するそれぞれのブロックに対する要
    求遅延値を指定することを特徴とする、請求項1〜6の
    いずれかに記載の自動配置配線方法。
JP9305371A 1997-11-07 1997-11-07 自動配置配線方法 Pending JPH11145295A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9305371A JPH11145295A (ja) 1997-11-07 1997-11-07 自動配置配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9305371A JPH11145295A (ja) 1997-11-07 1997-11-07 自動配置配線方法

Publications (1)

Publication Number Publication Date
JPH11145295A true JPH11145295A (ja) 1999-05-28

Family

ID=17944317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9305371A Pending JPH11145295A (ja) 1997-11-07 1997-11-07 自動配置配線方法

Country Status (1)

Country Link
JP (1) JPH11145295A (ja)

Similar Documents

Publication Publication Date Title
US6117183A (en) Interactive CAD apparatus for designing packaging of logic circuit design
US5838581A (en) Layout system for logic circuit
US7148135B2 (en) Method of designing low-power semiconductor integrated circuit
JPH09293094A (ja) レイアウト設計装置
US6499125B1 (en) Method for inserting test circuit and method for converting test data
JP4015807B2 (ja) タイミングドリブンレイアウト手法
US6505335B1 (en) Automatic cell placement and routing method and semiconductor integrated circuit
JPH09223744A (ja) Vlsiチップへの回路の配置方法
JPH11145295A (ja) 自動配置配線方法
JP2853649B2 (ja) 論理シミュレーション用モデルの作成方法
JPH11219382A (ja) 遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体
JPH0793386A (ja) Lsi実装設計システム
JP2872216B1 (ja) マクロの設計方法
JPH06310601A (ja) レイアウト設計方法
JP3230234B2 (ja) 半導体集積回路の遅延調整方法、遅延調整用回路ブロックおよび記録媒体。
JP3196734B2 (ja) タイミング解析装置、方法及び記録媒体
JP2715931B2 (ja) 半導体集積回路設計支援方法
JP3102408B2 (ja) 信号遅延低減方法及び装置
JP2822741B2 (ja) クロック配線設計方式
JP2004272496A (ja) 半導体集積回路のレイアウト装置
CN120509366A (zh) 分析方法及分析装置
JPH0896016A (ja) 論理シミュレーション方法
JPH10335467A (ja) 半導体集積回路のセル配置方法
JPH0195365A (ja) クリティカルパスの解析処理方式
JP3087319B2 (ja) タイミング検証システム