JPH1114556A - Ｔｆｔ液晶パネルの検査方法及びその装置 - Google Patents
Ｔｆｔ液晶パネルの検査方法及びその装置Info
- Publication number
- JPH1114556A JPH1114556A JP16823097A JP16823097A JPH1114556A JP H1114556 A JPH1114556 A JP H1114556A JP 16823097 A JP16823097 A JP 16823097A JP 16823097 A JP16823097 A JP 16823097A JP H1114556 A JPH1114556 A JP H1114556A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- tft
- test signal
- crystal substrate
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】
【課題】 ドライバＩＣを取り付ける前のべた点灯検査
において簡単な工夫でＴＦＴのオフ欠陥を識別する。 【解決手段】 液晶基板の短辺側に露出した全てのゲー
トバスラインに共通のＴＦＴオン試験信号を印加しなが
ら液晶基板の長辺側に露出した全てのデータバスライン
に共通の表示試験信号を印加して液晶基板の全ての画素
の表示状態を検査する際に表示試験信号のレベルをＴＦ
Ｔオン試験信号のアクティブ期間とインアクティブ期間
とで異ならせる。オフ欠陥を生じたＴＦＴの場合は、Ｔ
ＦＴオン試験信号のインアクティブ期間になると画素電
圧が書き換えられてしまうために、画面の表示レベルが
変化する。したがって、この変化を目視確認することに
より、欠陥画素を容易に識別できる。
において簡単な工夫でＴＦＴのオフ欠陥を識別する。 【解決手段】 液晶基板の短辺側に露出した全てのゲー
トバスラインに共通のＴＦＴオン試験信号を印加しなが
ら液晶基板の長辺側に露出した全てのデータバスライン
に共通の表示試験信号を印加して液晶基板の全ての画素
の表示状態を検査する際に表示試験信号のレベルをＴＦ
Ｔオン試験信号のアクティブ期間とインアクティブ期間
とで異ならせる。オフ欠陥を生じたＴＦＴの場合は、Ｔ
ＦＴオン試験信号のインアクティブ期間になると画素電
圧が書き換えられてしまうために、画面の表示レベルが
変化する。したがって、この変化を目視確認することに
より、欠陥画素を容易に識別できる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子
にＴＦＴ（thin film transistor：薄膜トランジスタ）
を用いたアクティブマトリクス方式の液晶パネル（以
下、ＴＦＴ液晶パネルと言う）の検査方法及びその装置
に関し、特に、ドライバＩＣを取り付ける前の段階で行
われる“べた点灯検査”と呼ばれる検査方法及びその装
置に関する。
にＴＦＴ（thin film transistor：薄膜トランジスタ）
を用いたアクティブマトリクス方式の液晶パネル（以
下、ＴＦＴ液晶パネルと言う）の検査方法及びその装置
に関し、特に、ドライバＩＣを取り付ける前の段階で行
われる“べた点灯検査”と呼ばれる検査方法及びその装
置に関する。
【０００２】ＴＦＴ液晶パネルは、画素電極と対向電極
との間に挟み込まれた液晶の配向を、両電極間の容量に
書き込まれた電圧（以下、画素電圧と言う）で制御する
ことによって所望の表示階調を得るというものである。
ＴＦＴのスイッチング動作によって正確な画素電圧の書
き込みが可能で、微妙な中間調を表示できるという特長
があり、パーソナルコンピュータをはじめ様々な表示装
置に多用されている。しかし、一方でＴＦＴの製造欠陥
に伴う歩留まりの低さという難点も持ち合わせており、
歩留まり改善に寄与する有益な技術の提供が求められて
いる。
との間に挟み込まれた液晶の配向を、両電極間の容量に
書き込まれた電圧（以下、画素電圧と言う）で制御する
ことによって所望の表示階調を得るというものである。
ＴＦＴのスイッチング動作によって正確な画素電圧の書
き込みが可能で、微妙な中間調を表示できるという特長
があり、パーソナルコンピュータをはじめ様々な表示装
置に多用されている。しかし、一方でＴＦＴの製造欠陥
に伴う歩留まりの低さという難点も持ち合わせており、
歩留まり改善に寄与する有益な技術の提供が求められて
いる。
【０００３】
【従来の技術】一般に、ＴＦＴ液晶パネルの歩留まり
は、ドライバＩＣを実装する前の工程のうちラビング工
程と貼り合わせ工程が支配的である。ラビング工程では
配向膜のこすり過ぎによって配向不良や光漏れを生じや
すく或いは摩耗帯電によってＴＦＴや配向膜が破壊しや
すいからであり、また、貼り合わせ工程ではセル・ギャ
ップが不均一になって表示ムラが生じやすいからであ
る。ドライバＩＣを実装する前の段階のＴＦＴ液晶パネ
ルを便宜的に液晶基板と称すると、この液晶基板の欠陥
は“べた点灯検査”と呼ばれる手法によってスクリーニ
ングされていた。
は、ドライバＩＣを実装する前の工程のうちラビング工
程と貼り合わせ工程が支配的である。ラビング工程では
配向膜のこすり過ぎによって配向不良や光漏れを生じや
すく或いは摩耗帯電によってＴＦＴや配向膜が破壊しや
すいからであり、また、貼り合わせ工程ではセル・ギャ
ップが不均一になって表示ムラが生じやすいからであ
る。ドライバＩＣを実装する前の段階のＴＦＴ液晶パネ
ルを便宜的に液晶基板と称すると、この液晶基板の欠陥
は“べた点灯検査”と呼ばれる手法によってスクリーニ
ングされていた。
【０００４】図８において、１は液晶基板である。液晶
基板１は２枚のガラス板の一方にゲートバスラインとデ
ータバスラインを交差配列すると共に各交差点にＴＦＴ
と液晶電極を形成し、他方のガラス板に共通電極を形成
した構造を有しており、図では各々一つのデータバスラ
イン２、ゲートバスライン３、ＴＦＴ４及び液晶電極５
を代表的に示してある。液晶基板１の少なくとも２辺に
はそれぞれゲートバスラインとデータバスラインの先端
が露出している。この露出部分にＴＡＢ（tapeautomate
d bonding）によってドライバＩＣを実装することにな
るが、現段階ではまだドライバＩＣは取り付けられてい
ない。
基板１は２枚のガラス板の一方にゲートバスラインとデ
ータバスラインを交差配列すると共に各交差点にＴＦＴ
と液晶電極を形成し、他方のガラス板に共通電極を形成
した構造を有しており、図では各々一つのデータバスラ
イン２、ゲートバスライン３、ＴＦＴ４及び液晶電極５
を代表的に示してある。液晶基板１の少なくとも２辺に
はそれぞれゲートバスラインとデータバスラインの先端
が露出している。この露出部分にＴＡＢ（tapeautomate
d bonding）によってドライバＩＣを実装することにな
るが、現段階ではまだドライバＩＣは取り付けられてい
ない。
【０００５】従来のべた点灯検査は、全てのゲートバス
ラインに共通のＴＦＴオン試験信号Ｓｇを加えながら、
全てのデータバスラインに共通の表示試験信号Ｓｄを加
えるというものである。なお、共通電極の電位（Ｖｃｏ
ｍ）は省略してある。Ｓｇの１周期Ｔｇは当該液晶基板
１の水平走査周波数の周期にほぼ相当し、例えば６０Ｈ
ｚの表示画像であればＴｇは１６．６ｍｓになる。Ｓｇ
のアクティブ期間のレベルはＴＦＴ４のしきい値を十分
に超える大きさに設定されており、このアクティブ期間
でＴＦＴ４がオンするようになっている。一方、Ｓｄは
任意の一つの表示階調（典型的には黒レベル又は白レベ
ル）に対応した電位レベルに設定されており、且つ、液
晶劣化防止のために、Ｖｃｏｍを中心にＴｇの周期で正
負交互に交流駆動されている。
ラインに共通のＴＦＴオン試験信号Ｓｇを加えながら、
全てのデータバスラインに共通の表示試験信号Ｓｄを加
えるというものである。なお、共通電極の電位（Ｖｃｏ
ｍ）は省略してある。Ｓｇの１周期Ｔｇは当該液晶基板
１の水平走査周波数の周期にほぼ相当し、例えば６０Ｈ
ｚの表示画像であればＴｇは１６．６ｍｓになる。Ｓｇ
のアクティブ期間のレベルはＴＦＴ４のしきい値を十分
に超える大きさに設定されており、このアクティブ期間
でＴＦＴ４がオンするようになっている。一方、Ｓｄは
任意の一つの表示階調（典型的には黒レベル又は白レベ
ル）に対応した電位レベルに設定されており、且つ、液
晶劣化防止のために、Ｖｃｏｍを中心にＴｇの周期で正
負交互に交流駆動されている。
【０００６】Ｓｄの階調を黒レベルにすると液晶基板１
の全面が黒表示になり、逆に白レベルにすると液晶基板
１の全面が白表示になる。したがって、前者では欠陥画
素が白く見え、後者では欠陥画素が黒く見えるから、欠
陥の程度によって液晶基板１の良・不良を判定できる。
の全面が黒表示になり、逆に白レベルにすると液晶基板
１の全面が白表示になる。したがって、前者では欠陥画
素が白く見え、後者では欠陥画素が黒く見えるから、欠
陥の程度によって液晶基板１の良・不良を判定できる。
【０００７】
【発明が解決しようとする課題】しかしながら、かかる
従来のべた点灯検査にあっては、ＴＦＴのオフ欠陥（不
完全なオフ状態；具体的にはソース−ドレイン間が小さ
な抵抗値でつながった状態）があった場合、液晶基板１
の表示状態からはこの欠陥を見つけ出すことができない
という問題点があった。
従来のべた点灯検査にあっては、ＴＦＴのオフ欠陥（不
完全なオフ状態；具体的にはソース−ドレイン間が小さ
な抵抗値でつながった状態）があった場合、液晶基板１
の表示状態からはこの欠陥を見つけ出すことができない
という問題点があった。
【０００８】すなわち、正常なＴＦＴの場合はＳｇのア
クティブ期間でオン状態となってＳｄのレベルを画素電
極５に書き込み、Ｓｇの立ち下がりと同時にオフ状態と
なって次回のＳｇの立ち上がりまでの間その書き込み電
位を保持するが、オフ欠陥を生じたＴＦＴの場合はＳｇ
が立ち下がってもオフ状態にならないため、Ｓｄが継続
的に液晶電極５に書き込まれてしまう。何れの場合も液
晶基板１の表示状態はまったく同じであり、正常なＴＦ
Ｔとオフ欠陥を生じたＴＦＴの見分けが付かない。
クティブ期間でオン状態となってＳｄのレベルを画素電
極５に書き込み、Ｓｇの立ち下がりと同時にオフ状態と
なって次回のＳｇの立ち上がりまでの間その書き込み電
位を保持するが、オフ欠陥を生じたＴＦＴの場合はＳｇ
が立ち下がってもオフ状態にならないため、Ｓｄが継続
的に液晶電極５に書き込まれてしまう。何れの場合も液
晶基板１の表示状態はまったく同じであり、正常なＴＦ
Ｔとオフ欠陥を生じたＴＦＴの見分けが付かない。
【０００９】なお、ＴＦＴのオフ欠陥は、全てのゲート
バスラインに一度にＳｇを与えるのではなく、ゲートバ
スラインを線順次に選択しながらＳｇを順番に与えるこ
とによって識別できる。例えば、ｉ行目のゲートバスラ
インにＳｇを与えたときに、ｉ行目以外の画素が表示
（Ｓｄのレベル）された場合は、その画素のＴＦＴにオ
フ欠陥が生じていることを識別できる。
バスラインに一度にＳｇを与えるのではなく、ゲートバ
スラインを線順次に選択しながらＳｇを順番に与えるこ
とによって識別できる。例えば、ｉ行目のゲートバスラ
インにＳｇを与えたときに、ｉ行目以外の画素が表示
（Ｓｄのレベル）された場合は、その画素のＴＦＴにオ
フ欠陥が生じていることを識別できる。
【００１０】但し、そのためには、液晶基板１のゲート
バスラインの一本一本と電気的なコンタクトをとる必要
があるが、ゲートバスラインのピッチはきわめて狭いた
め、コンタクト用治具の工作精度や位置合わせ精度を十
分なものにしなければならず、結局、検査コストのアッ
プにつながってしまう。そこで、本発明は、ドライバＩ
Ｃを取り付ける前のべた点灯検査において、簡単な工夫
でＴＦＴのオフ欠陥を識別することを目的とする。
バスラインの一本一本と電気的なコンタクトをとる必要
があるが、ゲートバスラインのピッチはきわめて狭いた
め、コンタクト用治具の工作精度や位置合わせ精度を十
分なものにしなければならず、結局、検査コストのアッ
プにつながってしまう。そこで、本発明は、ドライバＩ
Ｃを取り付ける前のべた点灯検査において、簡単な工夫
でＴＦＴのオフ欠陥を識別することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、液晶基板の短
辺側に露出した全てのゲートバスラインに共通のＴＦＴ
オン試験信号を印加しながら、前記液晶基板の長辺側に
露出した全てのデータバスラインに共通の表示試験信号
を印加して、前記液晶基板の全ての画素の表示状態を検
査する際に、前記表示試験信号のレベルを前記ＴＦＴオ
ン試験信号のアクティブ期間とインアクティブ期間とで
異ならせたことを特徴とするものである。
辺側に露出した全てのゲートバスラインに共通のＴＦＴ
オン試験信号を印加しながら、前記液晶基板の長辺側に
露出した全てのデータバスラインに共通の表示試験信号
を印加して、前記液晶基板の全ての画素の表示状態を検
査する際に、前記表示試験信号のレベルを前記ＴＦＴオ
ン試験信号のアクティブ期間とインアクティブ期間とで
異ならせたことを特徴とするものである。
【００１２】説明の都合上、ＴＦＴオン試験信号のアク
ティブ期間における表示試験信号のレベルをＶａ、ＴＦ
Ｔオン試験信号のインアクティブ期間における表示試験
信号のレベルをＶｂとすると、正常なＴＦＴの場合は、
ＴＦＴオン試験信号のアクティブ期間に書き込まれた画
素電圧（Ｖａ）をＴＦＴオン試験信号のインアクティブ
期間の間保持するため、画面の表示レベルはＶａに対応
したものになるが、オフ欠陥を生じたＴＦＴの場合は、
ＴＦＴオン試験信号のインアクティブ期間になると画素
電圧がＶｂに書き換えられてしまうために、画面の表示
レベルがＶａからＶｂへと変化する。したがって、この
変化を目視確認することにより、欠陥画素を容易に識別
できる。
ティブ期間における表示試験信号のレベルをＶａ、ＴＦ
Ｔオン試験信号のインアクティブ期間における表示試験
信号のレベルをＶｂとすると、正常なＴＦＴの場合は、
ＴＦＴオン試験信号のアクティブ期間に書き込まれた画
素電圧（Ｖａ）をＴＦＴオン試験信号のインアクティブ
期間の間保持するため、画面の表示レベルはＶａに対応
したものになるが、オフ欠陥を生じたＴＦＴの場合は、
ＴＦＴオン試験信号のインアクティブ期間になると画素
電圧がＶｂに書き換えられてしまうために、画面の表示
レベルがＶａからＶｂへと変化する。したがって、この
変化を目視確認することにより、欠陥画素を容易に識別
できる。
【００１３】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１、図２は本発明に係るＴＦＴ液晶
パネルの検査方法及びその装置の一実施例を示す図であ
る。図１において、１０はドライバＩＣを取り付ける前
の液晶基板（従来の液晶基板１に相当）であり、１１は
液晶基板１０の長辺側１０ａに露出した全てのデータバ
スラインに電気的に接続するデータ用コンタクト、１２
は液晶基板１０の短辺側１０ｂに露出した全てのゲート
バスラインに電気的に接続するゲート用コンタクトであ
る。なお、データ用コンタクト１１及びゲート用コンタ
クト１２は液晶基板１０から離れているが、これは図示
の都合である。
づいて説明する。図１、図２は本発明に係るＴＦＴ液晶
パネルの検査方法及びその装置の一実施例を示す図であ
る。図１において、１０はドライバＩＣを取り付ける前
の液晶基板（従来の液晶基板１に相当）であり、１１は
液晶基板１０の長辺側１０ａに露出した全てのデータバ
スラインに電気的に接続するデータ用コンタクト、１２
は液晶基板１０の短辺側１０ｂに露出した全てのゲート
バスラインに電気的に接続するゲート用コンタクトであ
る。なお、データ用コンタクト１１及びゲート用コンタ
クト１２は液晶基板１０から離れているが、これは図示
の都合である。
【００１４】１３はゲート用信号発生器、１４はデータ
用信号発生器である。これらの信号発生器１３、１４
は、所定のタイミング信号（液晶基板１０の表示信号に
対応した水平垂直同期信号やクロック信号など）に同期
した試験信号を発生してゲート用コンタクト１１やデー
タ用コンタクト１２に印加するためのものであり、ゲー
ト用信号発生器１３とゲート用コンタクト１２は一体と
して特許請求の範囲に記載の“第１の手段”を構成し、
また、データ用信号発生器１４とデータ用コンタクト１
１は一体として特許請求の範囲に記載の“第２の手段”
及び“第３の手段”を構成する。
用信号発生器である。これらの信号発生器１３、１４
は、所定のタイミング信号（液晶基板１０の表示信号に
対応した水平垂直同期信号やクロック信号など）に同期
した試験信号を発生してゲート用コンタクト１１やデー
タ用コンタクト１２に印加するためのものであり、ゲー
ト用信号発生器１３とゲート用コンタクト１２は一体と
して特許請求の範囲に記載の“第１の手段”を構成し、
また、データ用信号発生器１４とデータ用コンタクト１
１は一体として特許請求の範囲に記載の“第２の手段”
及び“第３の手段”を構成する。
【００１５】ゲート用信号発生器１３からゲート用コン
タクト１２に印加されるＴＦＴオン試験信号Ｓｇは従来
例と同様であるが、データ用信号発生器１４からデータ
用コンタクト１１に印加される表示用試験信号Ｓｄ’
は、以下の点で従来例と相違する。すなわち、図２は本
実施例のＳｇ及びＳｄ’の波形図であり、Ｓｇは、従来
例と同様に一つの周期Ｔｇにアクティブ期間（ＴＦＴの
しきい値を上回るレベルの期間）とインアクティブ期間
（ＴＦＴのしきい値を下回るレベルの期間）を含むが、
Ｓｄ’は、Ｓｇのアクティブ期間のレベル（便宜的にＶ
ａ）と同インアクティブ期間のレベル（便宜的にＶｂ）
とで異なっている。なお、液晶の劣化防止のために交流
駆動を行うのは当然であり、本実施例のＶａ及びＶｂも
ｃｏｍを中心にしてＴｇの周期で正負（Ｖａ、Ｖｂの後
のマイナス記号は負極性を表わしている）に振ってい
る。
タクト１２に印加されるＴＦＴオン試験信号Ｓｇは従来
例と同様であるが、データ用信号発生器１４からデータ
用コンタクト１１に印加される表示用試験信号Ｓｄ’
は、以下の点で従来例と相違する。すなわち、図２は本
実施例のＳｇ及びＳｄ’の波形図であり、Ｓｇは、従来
例と同様に一つの周期Ｔｇにアクティブ期間（ＴＦＴの
しきい値を上回るレベルの期間）とインアクティブ期間
（ＴＦＴのしきい値を下回るレベルの期間）を含むが、
Ｓｄ’は、Ｓｇのアクティブ期間のレベル（便宜的にＶ
ａ）と同インアクティブ期間のレベル（便宜的にＶｂ）
とで異なっている。なお、液晶の劣化防止のために交流
駆動を行うのは当然であり、本実施例のＶａ及びＶｂも
ｃｏｍを中心にしてＴｇの周期で正負（Ｖａ、Ｖｂの後
のマイナス記号は負極性を表わしている）に振ってい
る。
【００１６】このような構成において、正常なＴＦＴの
場合は、Ｓｇのアクティブ期間でオン状態となってＶａ
を画素電極に書き込んだ後、Ｓｇのインアクティブ期間
でオフ状態となって書き込まれたＶａをそのまま保持す
る。このため、Ｓｇのインアクティブ期間におけるＶｂ
は何ら表示に影響しない。例えば、Ｖａを黒レベルとす
れば、画面表示は黒のままである。
場合は、Ｓｇのアクティブ期間でオン状態となってＶａ
を画素電極に書き込んだ後、Ｓｇのインアクティブ期間
でオフ状態となって書き込まれたＶａをそのまま保持す
る。このため、Ｓｇのインアクティブ期間におけるＶｂ
は何ら表示に影響しない。例えば、Ｖａを黒レベルとす
れば、画面表示は黒のままである。
【００１７】これに対して、オフ欠陥を生じたＴＦＴの
場合は、Ｓｇのインアクティブ期間で完全なオフ状態と
ならないため、この欠陥ＴＦＴを通して画素電圧がＶａ
からＶｂ（又はＶｂに近いレベル）へと書き換えられて
しまう。したがって、例えば、Ｖａを黒レベル、Ｖｂを
白レベルとすれば、画面表示が当該欠陥部分で黒から白
に変化するので、容易に欠陥を識別できる。
場合は、Ｓｇのインアクティブ期間で完全なオフ状態と
ならないため、この欠陥ＴＦＴを通して画素電圧がＶａ
からＶｂ（又はＶｂに近いレベル）へと書き換えられて
しまう。したがって、例えば、Ｖａを黒レベル、Ｖｂを
白レベルとすれば、画面表示が当該欠陥部分で黒から白
に変化するので、容易に欠陥を識別できる。
【００１８】なお、図２の例では、Ｓｇのアクティブ期
間のＳｄ’をＶａ、インアクティブ期間のＳｄ’をＶｂ
とし、且つ、Ｖａ＞Ｖｂ＞Ｖｃｏｍ（負極性側ではＶａ
＜Ｖｂ＜Ｖｃｏｍ）としているが、これに限らない。要
は、Ｓｇのアクティブ期間のＳｄ’のレベルＶａとイン
アクティブ期間のＳｄ’のレベルＶｂとを異ならせれば
よく、例えば、図３に示すように、Ｖａ＞Ｖｂ＝Ｖｃｏ
ｍ（負極性側ではＶａ＜Ｖｂ＝Ｖｃｏｍ）としてもよい
し、図４に示すように、ＶａとＶｂを入れ替え（すなわ
ちＳｇのアクティブ期間のＳｄ’をＶｂ、インアクティ
ブ期間のＳｄ’をＶａ）てもよいし、図５に示すよう
に、Ｖａ＞Ｖｂ＝Ｖｃｏｍ（負極性側ではＶａ＜Ｖｂ＝
Ｖｃｏｍ）としてもよい。あるいは、液晶の劣化を無視
できる程度に検査時間が短い場合は、図６や図７に示す
ように、交流駆動を行わず全ての周期でＶａ＞Ｖｂ＞Ｖ
ｃｏｍ又はＶａ＞Ｖｂ＝Ｖｃｏｍ（図７ではＶａ(-) ＜
Ｖｂ (-) ＜Ｖｃｏｍ又はＶａ(-) ＜Ｖｂ(-) ＝Ｖｃｏ
ｍ）としてもよい。
間のＳｄ’をＶａ、インアクティブ期間のＳｄ’をＶｂ
とし、且つ、Ｖａ＞Ｖｂ＞Ｖｃｏｍ（負極性側ではＶａ
＜Ｖｂ＜Ｖｃｏｍ）としているが、これに限らない。要
は、Ｓｇのアクティブ期間のＳｄ’のレベルＶａとイン
アクティブ期間のＳｄ’のレベルＶｂとを異ならせれば
よく、例えば、図３に示すように、Ｖａ＞Ｖｂ＝Ｖｃｏ
ｍ（負極性側ではＶａ＜Ｖｂ＝Ｖｃｏｍ）としてもよい
し、図４に示すように、ＶａとＶｂを入れ替え（すなわ
ちＳｇのアクティブ期間のＳｄ’をＶｂ、インアクティ
ブ期間のＳｄ’をＶａ）てもよいし、図５に示すよう
に、Ｖａ＞Ｖｂ＝Ｖｃｏｍ（負極性側ではＶａ＜Ｖｂ＝
Ｖｃｏｍ）としてもよい。あるいは、液晶の劣化を無視
できる程度に検査時間が短い場合は、図６や図７に示す
ように、交流駆動を行わず全ての周期でＶａ＞Ｖｂ＞Ｖ
ｃｏｍ又はＶａ＞Ｖｂ＝Ｖｃｏｍ（図７ではＶａ(-) ＜
Ｖｂ (-) ＜Ｖｃｏｍ又はＶａ(-) ＜Ｖｂ(-) ＝Ｖｃｏ
ｍ）としてもよい。
【００１９】また、ＶａやＶｂに対応する階調レベル
も、大きなコントラスト比を得るという観点から当然、
一方を最大の階調レベル、他方を最小の階調レベルとす
べきであるが、十分な識別性能が得られるのであれば、
適宜の中間調をＶａやＶｂに割当てても構わない。
も、大きなコントラスト比を得るという観点から当然、
一方を最大の階調レベル、他方を最小の階調レベルとす
べきであるが、十分な識別性能が得られるのであれば、
適宜の中間調をＶａやＶｂに割当てても構わない。
【００２０】
【発明の効果】本発明によれば、全てのデータバスライ
ンに印加する表示試験信号のレベルを、ＴＦＴオン試験
信号のアクティブ期間とインアクティブ期間とで異なら
せるという簡単な工夫だけで、オフ欠陥を生じたＴＦＴ
の画素を間違いなく識別することができ、不良の液晶基
板をべた点灯検査の段階で確実にスクリーニングでき
る。
ンに印加する表示試験信号のレベルを、ＴＦＴオン試験
信号のアクティブ期間とインアクティブ期間とで異なら
せるという簡単な工夫だけで、オフ欠陥を生じたＴＦＴ
の画素を間違いなく識別することができ、不良の液晶基
板をべた点灯検査の段階で確実にスクリーニングでき
る。
【００２１】そして、このことにより、ドライバＩＣの
無用な破棄を回避して製造コストを大幅に抑制できると
いうＴＦＴ液晶パネルの分野にとってきわめて有益な効
果が得られる。その理由は、従来技術では、ドライバＩ
Ｃを取り付けた後の検査でしかオフ欠陥を生じたＴＦＴ
を見つけ出すことができなかったからであり、一旦取り
付けたドライバＩＣを取り外すには相応の手間とコスト
がかかるため、不本意ながら液晶ユニット全体を破棄せ
ざるを得なかったからである。
無用な破棄を回避して製造コストを大幅に抑制できると
いうＴＦＴ液晶パネルの分野にとってきわめて有益な効
果が得られる。その理由は、従来技術では、ドライバＩ
Ｃを取り付けた後の検査でしかオフ欠陥を生じたＴＦＴ
を見つけ出すことができなかったからであり、一旦取り
付けたドライバＩＣを取り外すには相応の手間とコスト
がかかるため、不本意ながら液晶ユニット全体を破棄せ
ざるを得なかったからである。
【図１】一実施例の概念的な構成図である。
【図２】一実施例の信号波形図である。
【図３】一実施例の他の信号波形図（その１）である。
【図４】一実施例の他の信号波形図（その２）である。
【図５】一実施例の他の信号波形図（その３）である。
【図６】一実施例の他の信号波形図（その４）である。
【図７】一実施例の他の信号波形図（その５）である。
【図８】従来のべた点灯検査の概念図である。
Ｓｇ：ＴＦＴオン試験信号 Ｓｄ’：表示試験信号 ２：データバスライン ３：ゲートバスライン １０：液晶基板 １０ａ：長辺側 １０ｂ：短辺側 １１：データ用コンタクト（第２の手段。第３の手段） １２：ゲート用コンタクト（第１の手段） １３：ゲート用信号発生器（第１の手段） １４：データ用信号発生器（第２の手段。第３の手段）
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｆ 9/35 ３０２ Ｇ０９Ｆ 9/35 ３０２
Claims (2)
- 【請求項１】液晶基板の短辺側に露出した全てのゲート
バスラインに共通のＴＦＴオン試験信号を印加しなが
ら、前記液晶基板の長辺側に露出した全てのデータバス
ラインに共通の表示試験信号を印加して、前記液晶基板
の全ての画素の表示状態を検査する方法において、前記
表示試験信号のレベルを前記ＴＦＴオン試験信号のアク
ティブ期間とインアクティブ期間とで異ならせたことを
特徴とするＴＦＴ液晶パネルの検査方法。 - 【請求項２】液晶基板の短辺側に露出した全てのゲート
バスラインに共通のＴＦＴオン試験信号を印加するため
の第１の手段と、前記液晶基板の長辺側に露出した全て
のデータバスラインに共通の表示試験信号を印加するた
めの第２の手段と、前記表示試験信号のレベルを前記Ｔ
ＦＴオン試験信号のアクティブ期間とインアクティブ期
間とで異ならせるための第３の手段と、を備えたことを
特徴とするＴＦＴ液晶パネルの検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16823097A JPH1114556A (ja) | 1997-06-25 | 1997-06-25 | Ｔｆｔ液晶パネルの検査方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16823097A JPH1114556A (ja) | 1997-06-25 | 1997-06-25 | Ｔｆｔ液晶パネルの検査方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1114556A true JPH1114556A (ja) | 1999-01-22 |
Family
ID=15864197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16823097A Pending JPH1114556A (ja) | 1997-06-25 | 1997-06-25 | Ｔｆｔ液晶パネルの検査方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1114556A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000054099A1 (en) * | 1999-03-08 | 2000-09-14 | Seiko Epson Corporation | Liquid crystal device and its production method |
| CN100430972C (zh) * | 2002-04-16 | 2008-11-05 | 精工爱普生株式会社 | 图像信号提供电路以及电光面板 |
| KR100931598B1 (ko) | 2007-03-20 | 2009-12-14 | 가부시키가이샤 니혼 마이크로닉스 | 프로브 유닛 및 검사 장치 |
| KR101074832B1 (ko) | 2003-06-06 | 2011-10-19 | 일드부스트텍 인코퍼레이티드 | 전기회로에 있어서의 결함들을 분류하고 전기회로에 대한공정문제들을 인식하는 시스템 및 방법 |
-
1997
- 1997-06-25 JP JP16823097A patent/JPH1114556A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000054099A1 (en) * | 1999-03-08 | 2000-09-14 | Seiko Epson Corporation | Liquid crystal device and its production method |
| US6894758B1 (en) | 1999-03-08 | 2005-05-17 | Seiko Epson Corporation | Liquid crystal device and manufacturing method thereof |
| CN100430972C (zh) * | 2002-04-16 | 2008-11-05 | 精工爱普生株式会社 | 图像信号提供电路以及电光面板 |
| KR101074832B1 (ko) | 2003-06-06 | 2011-10-19 | 일드부스트텍 인코퍼레이티드 | 전기회로에 있어서의 결함들을 분류하고 전기회로에 대한공정문제들을 인식하는 시스템 및 방법 |
| KR100931598B1 (ko) | 2007-03-20 | 2009-12-14 | 가부시키가이샤 니혼 마이크로닉스 | 프로브 유닛 및 검사 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8525540B2 (en) | Switch control unit, test apparatus and method for liquid crystal cell | |
| JP4185208B2 (ja) | 液晶表示装置 | |
| CN100422834C (zh) | 液晶显示器件及其测试方法 | |
| US7091966B2 (en) | Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus | |
| US20020039089A1 (en) | Liquid crystal display device and method of testing the same | |
| JP2002303881A (ja) | 電極基板、表示パネル及びそのリペア方法 | |
| JP4795548B2 (ja) | 液晶表示基板検査方法 | |
| US7427739B2 (en) | Electro-optical device and electronic apparatus | |
| JPH1114556A (ja) | Ｔｆｔ液晶パネルの検査方法及びその装置 | |
| KR100676478B1 (ko) | 액정표시장치, 그 구동회로 및 구동방법 | |
| CN100555048C (zh) | 液晶显示装置 | |
| JP2002350810A (ja) | 液晶表示装置及びその駆動方法並びに画像表示応用機器 | |
| JP3898037B2 (ja) | 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 | |
| JPH11119742A (ja) | マトリクス表示装置 | |
| CN107966840B (zh) | 一种液晶面板不良像素点的检测方法 | |
| JP2001337307A (ja) | 冗長回路、電極基板及びそのリペア方法 | |
| JP2002328397A (ja) | 液晶表示パネル | |
| JPH07333577A (ja) | 液晶表示装置 | |
| JP3302623B2 (ja) | アクティブマトリックス型液晶パネルの検査方法 | |
| JP3062552B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP3428317B2 (ja) | 液晶パネルの検査方法 | |
| JPH08122727A (ja) | 液晶表示素子の欠陥補正方法およびその装置 | |
| KR101258262B1 (ko) | 액정표시장치 및 그 구동 방법 | |
| JPH11316388A (ja) | 液晶表示装置の検査方法 | |
| JPH11183861A (ja) | 液晶パネルの検査装置 |