JPH11145914A - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路Info
- Publication number
- JPH11145914A JPH11145914A JP9308492A JP30849297A JPH11145914A JP H11145914 A JPH11145914 A JP H11145914A JP 9308492 A JP9308492 A JP 9308492A JP 30849297 A JP30849297 A JP 30849297A JP H11145914 A JPH11145914 A JP H11145914A
- Authority
- JP
- Japan
- Prior art keywords
- laser diode
- bias
- circuit
- burst signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Communication System (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】バースト信号伝送用のレーザダイオード駆動回
路において、温度制御を必要とせずに、バースト信号の
光出力波形の先頭に生じる波形劣化（オーバーシュー
ト、発光遅延など）を抑制する。 【解決手段】バイアス制御信号でレーザダイオード（Ｌ
Ｄ）に掛かるバイアスの制御を行うレーザダイオード駆
動回路において、バイアスの制御回路（１）をレーザダ
イオードと並列に接続した。
路において、温度制御を必要とせずに、バースト信号の
光出力波形の先頭に生じる波形劣化（オーバーシュー
ト、発光遅延など）を抑制する。 【解決手段】バイアス制御信号でレーザダイオード（Ｌ
Ｄ）に掛かるバイアスの制御を行うレーザダイオード駆
動回路において、バイアスの制御回路（１）をレーザダ
イオードと並列に接続した。
Description
【発明の属する技術分野】本発明はレーザダイオード駆
動回路に関し、特にバースト信号伝送用の光送信機に用
いられるレーザダイオード駆動回路に関するものであ
る。
動回路に関し、特にバースト信号伝送用の光送信機に用
いられるレーザダイオード駆動回路に関するものであ
る。
【０００１】
【従来の技術】図５は、従来からよく知られているレー
ザダイオード駆動回路の一例を示したもので、２つの差
動対トランジスタＴｒ１，Ｔｒ２を用い、両者のエミッ
タを共通接続すると共に電流源ＣＳに接続している。ま
た、各ベースはバースト信号ＤＡＴＡが互いに反転され
た形で入力されるようになっており、トランジスタＴｒ
１のコレクタには電源Ｖｃｃが接続され、トランジスタ
Ｔｒ２のコレクタにはレーザダイオードＬＤを介して電
源Ｖｃｃが接続されている。このような２つのトランジ
スタを差動対にしているのは、レーザダイオードＬＤの
駆動を高速化するためである。
ザダイオード駆動回路の一例を示したもので、２つの差
動対トランジスタＴｒ１，Ｔｒ２を用い、両者のエミッ
タを共通接続すると共に電流源ＣＳに接続している。ま
た、各ベースはバースト信号ＤＡＴＡが互いに反転され
た形で入力されるようになっており、トランジスタＴｒ
１のコレクタには電源Ｖｃｃが接続され、トランジスタ
Ｔｒ２のコレクタにはレーザダイオードＬＤを介して電
源Ｖｃｃが接続されている。このような２つのトランジ
スタを差動対にしているのは、レーザダイオードＬＤの
駆動を高速化するためである。
【０００２】このような従来のレーザダイオード駆動回
路のトランジスタＴｒ２のベースにバースト信号が与え
られた時の波形が図６に示されており、このバースト信
号は同図（ａ）に示すように、無信号時の非送信領域と
バースト信号を入力する時の送信領域とに分かれてい
る。この内の送信領域におけるバースト信号の先頭部を
拡大した波形が同図（ｂ）に示されている。
路のトランジスタＴｒ２のベースにバースト信号が与え
られた時の波形が図６に示されており、このバースト信
号は同図（ａ）に示すように、無信号時の非送信領域と
バースト信号を入力する時の送信領域とに分かれてい
る。この内の送信領域におけるバースト信号の先頭部を
拡大した波形が同図（ｂ）に示されている。
【０００３】これより分かるように、バースト信号の先
頭（１ビット目）は光出力波形にオーバーシュートや発
光遅延などによる波形劣化が見られる。
頭（１ビット目）は光出力波形にオーバーシュートや発
光遅延などによる波形劣化が見られる。
【０００４】この原因は、レーザダイオードＬＤの過渡
応答のためである。これを、図７の波形図により具体的
に説明すると、同図（ａ）に示すバースト信号の１ビッ
ト目の立ち上がりでレーザダイオードＬＤが無バイアス
（電流０、電圧降下０）の状態から電流が流れることに
よって、同図（ｂ）に示すように点の電圧が電源電圧
ＶｃｃからレーザダイオードＬＤがｏｎの電圧ＶLD(on)
まで降下する。
応答のためである。これを、図７の波形図により具体的
に説明すると、同図（ａ）に示すバースト信号の１ビッ
ト目の立ち上がりでレーザダイオードＬＤが無バイアス
（電流０、電圧降下０）の状態から電流が流れることに
よって、同図（ｂ）に示すように点の電圧が電源電圧
ＶｃｃからレーザダイオードＬＤがｏｎの電圧ＶLD(on)
まで降下する。
【０００５】これにより、レーザダイオードＬＤが無バ
イアス状態から同図（ｃ）に示すようにキャリアを注入
して行く時間に起因して発光遅延及び緩和振動によるオ
ーバーシュート（同図（ｄ））が発生する。
イアス状態から同図（ｃ）に示すようにキャリアを注入
して行く時間に起因して発光遅延及び緩和振動によるオ
ーバーシュート（同図（ｄ））が発生する。
【０００６】そして、２ビット目以降の動作において
は、レーザダイオードＬＤ側のトランジスタＴｒ２がｏ
ｆｆの時、レーザダイオードＬＤの両端間容量ＣLD及び
トランジスタＴｒ２のコレクタ容量に充電された電圧Ｖ
LD(off)（同図（ｂ））によってレーザダイオードＬＤ
がバイアスされ、同図（ｄ）に示すように波形劣化が抑
えられることになる。
は、レーザダイオードＬＤ側のトランジスタＴｒ２がｏ
ｆｆの時、レーザダイオードＬＤの両端間容量ＣLD及び
トランジスタＴｒ２のコレクタ容量に充電された電圧Ｖ
LD(off)（同図（ｂ））によってレーザダイオードＬＤ
がバイアスされ、同図（ｄ）に示すように波形劣化が抑
えられることになる。
【０００７】このようなバースト信号の１ビット目の波
形劣化を抑えるために、図８（ａ）に示すように常にレ
ーザダイオードにバイアスをかける方法（従来例
（２））がある。この場合には、同図（ｂ）に示すよう
にバイアス電流が常時流れるので、同図（ｃ）に示すよ
うに非送信領域で消光比が劣化し、図９（ａ）及び
（ｂ）にも示すように無信号時のバイアス発光によって
光受信機のデータ出力から雑音が出力されてしまうとい
う問題がある。
形劣化を抑えるために、図８（ａ）に示すように常にレ
ーザダイオードにバイアスをかける方法（従来例
（２））がある。この場合には、同図（ｂ）に示すよう
にバイアス電流が常時流れるので、同図（ｃ）に示すよ
うに非送信領域で消光比が劣化し、図９（ａ）及び
（ｂ）にも示すように無信号時のバイアス発光によって
光受信機のデータ出力から雑音が出力されてしまうとい
う問題がある。
【０００８】このような問題を解決するために、別の従
来例（３）として図１０に示すような回路がある（例え
ば特開平４−３４６５２６号公報）。
来例（３）として図１０に示すような回路がある（例え
ば特開平４−３４６５２６号公報）。
【０００９】すなわち、この従来例では、レーザダイオ
ードＬＤとトランジスタＴｒ２のコレクタとの接続点
にバイアス回路１０を接続し、このバイアス回路１０に
バイアス制御信号を与えるものである。
ードＬＤとトランジスタＴｒ２のコレクタとの接続点
にバイアス回路１０を接続し、このバイアス回路１０に
バイアス制御信号を与えるものである。
【００１０】すなわち、トランジスタＴｒ２のベースに
図１１（ａ）に示すバースト信号が入力される時、その
１ビット目より前にレーザダイオードＬＤにバイアス
（同図（ｅ））が掛かるように同図（ｂ）に示す如く所
定の時間ｔDだけ前もって電圧ＶLD(off)分のバイアス電
圧を与える（同図（ｂ）参照）。
図１１（ａ）に示すバースト信号が入力される時、その
１ビット目より前にレーザダイオードＬＤにバイアス
（同図（ｅ））が掛かるように同図（ｂ）に示す如く所
定の時間ｔDだけ前もって電圧ＶLD(off)分のバイアス電
圧を与える（同図（ｂ）参照）。
【００１１】これにより、点の電流波形は同図（ｃ）
に示すようにレーザダイオードＬＤに所定の時間ｔDだ
けバイアスが掛かった状態となり、その光出力波形は、
同図（ｄ）に示すように１ビット目の波形から劣化しな
い状態となる。
に示すようにレーザダイオードＬＤに所定の時間ｔDだ
けバイアスが掛かった状態となり、その光出力波形は、
同図（ｄ）に示すように１ビット目の波形から劣化しな
い状態となる。
【００１２】この結果、無信号時の非送信領域とバース
ト信号入力時の送信領域とは図１２（ａ）及び（ｂ）に
示すようにバイアス制御信号がレベル“Ｈ”の時のみバ
ースト信号が送信され、それ以外の非送信領域において
は図９（ａ）とは異なりバイアス発光が無くなる。
ト信号入力時の送信領域とは図１２（ａ）及び（ｂ）に
示すようにバイアス制御信号がレベル“Ｈ”の時のみバ
ースト信号が送信され、それ以外の非送信領域において
は図９（ａ）とは異なりバイアス発光が無くなる。
【００１３】なお、この場合のバースト送信信号及びバ
イアス制御信号を与える装置としては、図１３（ａ）に
示すように、両方の信号を光送信機３０に与えてバース
ト送信信号（光）を発生させるか、同図（ｂ）に示すよ
うに、バースト送信信号（電気信号）の予め分かってい
るガードタイムに合わせてバースト送信信号を発生する
ものがある。
イアス制御信号を与える装置としては、図１３（ａ）に
示すように、両方の信号を光送信機３０に与えてバース
ト送信信号（光）を発生させるか、同図（ｂ）に示すよ
うに、バースト送信信号（電気信号）の予め分かってい
るガードタイムに合わせてバースト送信信号を発生する
ものがある。
【００１４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来例（３）の場合には、直流電流でレーザダイオ
ードにバイアスを掛けているので、レーザダイオードの
閾値の温度変化に合わせてバイアス電流を制御しなけれ
ば発光遅れによるパターン効果を防止するという効果が
充分に得られないことになる。つまり直流バイアス電流
を温度制御するための回路が必要になるという課題があ
った。
うな従来例（３）の場合には、直流電流でレーザダイオ
ードにバイアスを掛けているので、レーザダイオードの
閾値の温度変化に合わせてバイアス電流を制御しなけれ
ば発光遅れによるパターン効果を防止するという効果が
充分に得られないことになる。つまり直流バイアス電流
を温度制御するための回路が必要になるという課題があ
った。
【００１５】従って本発明は、バースト信号伝送用のレ
ーザダイオード駆動回路において、温度制御を必要とせ
ずに、バースト信号の光出力波形の先頭に生じる波形劣
化（オーバーシュート、発光遅延など）を抑制すること
を目的とする。
ーザダイオード駆動回路において、温度制御を必要とせ
ずに、バースト信号の光出力波形の先頭に生じる波形劣
化（オーバーシュート、発光遅延など）を抑制すること
を目的とする。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係るレーザダイオード駆動回路は、レーザ
ダイオードの両端間にバイアス回路を接続し、このバイ
アス回路が、該バースト信号の１ビット目の入力より一
定時間前に発生されるバイアス制御信号を受けた時、該
レーザダイオードの両端間にバイアス電圧を印加するこ
とを特徴としている。
め、本発明に係るレーザダイオード駆動回路は、レーザ
ダイオードの両端間にバイアス回路を接続し、このバイ
アス回路が、該バースト信号の１ビット目の入力より一
定時間前に発生されるバイアス制御信号を受けた時、該
レーザダイオードの両端間にバイアス電圧を印加するこ
とを特徴としている。
【００１７】すなわち、本発明においては図１に原理的
に示すように、バイアス回路１をレーザダイオードの両
端間に接続し、このバイアス回路１に対するバイアス制
御信号をバースト信号の１ビットが入力される一定時間
前に与えてバイアス回路１を起動する。
に示すように、バイアス回路１をレーザダイオードの両
端間に接続し、このバイアス回路１に対するバイアス制
御信号をバースト信号の１ビットが入力される一定時間
前に与えてバイアス回路１を起動する。
【００１８】これにより、レーザダイオードＬＤには、
従来例（３）と同様に図１１（ｅ）に示すバイアス制御
信号がバースト信号の１ビット目から一定時間前からｏ
ｎになるので、バイアス回路１は、レーザダイオードＬ
Ｄに同図（ｂ）に示すバイアスを与え、１ビット目での
光出力波形は同図（ｄ）に示すように劣化が発生しなく
なる。
従来例（３）と同様に図１１（ｅ）に示すバイアス制御
信号がバースト信号の１ビット目から一定時間前からｏ
ｎになるので、バイアス回路１は、レーザダイオードＬ
Ｄに同図（ｂ）に示すバイアスを与え、１ビット目での
光出力波形は同図（ｄ）に示すように劣化が発生しなく
なる。
【００１９】この場合、レーザダイオードＬＤには直流
電流でバイアスを掛けていないので、この直流バイアス
電流を温度制御するための回路が不要になる。
電流でバイアスを掛けていないので、この直流バイアス
電流を温度制御するための回路が不要になる。
【００２０】なお、上記の一定時間は、該バースト信号
の入力前に設定されているガードタイムにおいて該レー
ザダイオードが発光しても問題のない時間であればよ
い。
の入力前に設定されているガードタイムにおいて該レー
ザダイオードが発光しても問題のない時間であればよ
い。
【００２１】また、上記のバースト信号の１ビット目を
入力をしてから該バイアス制御信号を発生するバイアス
制御信号発生回路と、該バースト信号を該一定時間だけ
遅らせて入力させる遅延回路とを設けることができる。
入力をしてから該バイアス制御信号を発生するバイアス
制御信号発生回路と、該バースト信号を該一定時間だけ
遅らせて入力させる遅延回路とを設けることができる。
【００２２】さらに、上記のレーザダイオードは、差動
対を構成する２つのトランジスタの一方のコレクタに接
続されており、両トランジスタの各ベークに該バースト
信号が互いに極性が反転した形で入力されたものとする
ことができる。
対を構成する２つのトランジスタの一方のコレクタに接
続されており、両トランジスタの各ベークに該バースト
信号が互いに極性が反転した形で入力されたものとする
ことができる。
【００２３】
【発明の実施の形態】図２は図１に示した本発明に係る
レーザダイオード駆動回路の実施例（１）を示したもの
で、この実施例では、バイアス回路１が、トランジスタ
Ｔｒ３と、このトランジスタＴｒ３のエミッタ及びベー
スにそれぞれ図示のように接続されたバイアス抵抗ｒ
１，ｒ２，ｒ３と、トランジスタＴｒ３のコレクタと
点との間に接続された抵抗ｒ４と、この抵抗ｒ４とトラ
ンジスタＴｒ３のコレクタとの接続点と点との間に接
続されたダイオードＤ１とで構成されており、バイアス
制御信号はバイアス抵抗ｒ３を介してトランジスタＴｒ
３のベースに入力されるようになっている。
レーザダイオード駆動回路の実施例（１）を示したもの
で、この実施例では、バイアス回路１が、トランジスタ
Ｔｒ３と、このトランジスタＴｒ３のエミッタ及びベー
スにそれぞれ図示のように接続されたバイアス抵抗ｒ
１，ｒ２，ｒ３と、トランジスタＴｒ３のコレクタと
点との間に接続された抵抗ｒ４と、この抵抗ｒ４とトラ
ンジスタＴｒ３のコレクタとの接続点と点との間に接
続されたダイオードＤ１とで構成されており、バイアス
制御信号はバイアス抵抗ｒ３を介してトランジスタＴｒ
３のベースに入力されるようになっている。
【００２４】この実施例の動作は図１１に示した従来例
（３）の動作原理と実質的に同じである。
（３）の動作原理と実質的に同じである。
【００２５】すなわち、バースト信号ＤＡＴＡがトラン
ジスタＴｒ２のベースに入力される一定時間ｔD前にお
いて、図１１（ｅ）に示すバイアス制御信号がバイアス
抵抗ｒ３を介してトランジスタＴｒ３のベースに入力さ
れると、電源ＶｃｃがダイオードＤ１を介してトランジ
スタＴｒ３のコレクタに印加されることとなり、このダ
イオードＤ１の電圧降下によりレーザダイオードＬＤに
バイアスが掛かることになる。これは、図１１（ｃ）に
示す電流波形と同様である。
ジスタＴｒ２のベースに入力される一定時間ｔD前にお
いて、図１１（ｅ）に示すバイアス制御信号がバイアス
抵抗ｒ３を介してトランジスタＴｒ３のベースに入力さ
れると、電源ＶｃｃがダイオードＤ１を介してトランジ
スタＴｒ３のコレクタに印加されることとなり、このダ
イオードＤ１の電圧降下によりレーザダイオードＬＤに
バイアスが掛かることになる。これは、図１１（ｃ）に
示す電流波形と同様である。
【００２６】そして、バースト信号ＤＡＴＡが入力され
ると、レーザダイオードＬＤは予めバイアス電流が流れ
ているので、図１１（ｄ）に示すように波形劣化しない
正常な光出力波形が得られることになる。
ると、レーザダイオードＬＤは予めバイアス電流が流れ
ているので、図１１（ｄ）に示すように波形劣化しない
正常な光出力波形が得られることになる。
【００２７】そして、このような実施例（１）において
はレーザダイオードＬＤの両端にダイオードＤ１の電圧
降下がバイアスとして掛けられるので、従来例（３）の
ように閾値の温度変化の大きなレーザダイオード（例え
ば閾値が２mA〜５０mAまで変動するようなもの）に対し
ても少ない部品点数でしかも温度による特性変動の補償
を行うための回路が不要となる。
はレーザダイオードＬＤの両端にダイオードＤ１の電圧
降下がバイアスとして掛けられるので、従来例（３）の
ように閾値の温度変化の大きなレーザダイオード（例え
ば閾値が２mA〜５０mAまで変動するようなもの）に対し
ても少ない部品点数でしかも温度による特性変動の補償
を行うための回路が不要となる。
【００２８】また、温度による特性変動の大きなレーザ
ダイオードでも使用できることになる。この結果、温度
による特性変動の大きなレーザダイオードが一般的に安
価であることから、小型化及びコストダウンを図ること
ができる。
ダイオードでも使用できることになる。この結果、温度
による特性変動の大きなレーザダイオードが一般的に安
価であることから、小型化及びコストダウンを図ること
ができる。
【００２９】図３は本発明に係るレーザダイオード駆動
回路の実施例（２）を示したもので、この実施例ではバ
イアス回路１に対して与えられるバイアス制御信号をバ
ースト信号ＤＡＴＡから発生するためのバイアス制御信
号発生回路２が点とバイアス回路１との間に設けられ
ている。また、点とトランジスタＴｒ１のベースとの
間に遅延回路３が設けられている。
回路の実施例（２）を示したもので、この実施例ではバ
イアス回路１に対して与えられるバイアス制御信号をバ
ースト信号ＤＡＴＡから発生するためのバイアス制御信
号発生回路２が点とバイアス回路１との間に設けられ
ている。また、点とトランジスタＴｒ１のベースとの
間に遅延回路３が設けられている。
【００３０】バイアス制御信号発生回路２は、点にア
ノードが接続されたダイオードＤ２と、このダイオード
Ｄ２のカソード側とアース点との間に並列接続された抵
抗ｒ５及びコンデンサＣ１と、ダイオードＤ２のカソー
ドに非反転入力端子が接続され、反転入力端子に基準電
圧Ｖthを発生する基準電圧源Ｂが接続されたコンパレー
タＣＯＭＰとで構成されている。
ノードが接続されたダイオードＤ２と、このダイオード
Ｄ２のカソード側とアース点との間に並列接続された抵
抗ｒ５及びコンデンサＣ１と、ダイオードＤ２のカソー
ドに非反転入力端子が接続され、反転入力端子に基準電
圧Ｖthを発生する基準電圧源Ｂが接続されたコンパレー
タＣＯＭＰとで構成されている。
【００３１】また、遅延回路３は点のバースト信号Ｄ
ＡＴＡをバイアス制御信号発生回路２及びバイアス回路
１による遅延時間に相当する遅延時間を発生するために
一定段数のバッファを備えたものである。
ＡＴＡをバイアス制御信号発生回路２及びバイアス回路
１による遅延時間に相当する遅延時間を発生するために
一定段数のバッファを備えたものである。
【００３２】このような実施例（２）の動作が図４に示
されており、まずバースト信号ＤＡＴＡが点に入力さ
れると（同図（ａ））、このバースト信号ＤＡＴＡはダ
イオードＤ２と抵抗ｒ５，コンデンサＣ１によって同図
（ｂ）に示すような平滑化された点の電圧波形とな
る。
されており、まずバースト信号ＤＡＴＡが点に入力さ
れると（同図（ａ））、このバースト信号ＤＡＴＡはダ
イオードＤ２と抵抗ｒ５，コンデンサＣ１によって同図
（ｂ）に示すような平滑化された点の電圧波形とな
る。
【００３３】そして、この点の電圧波形はコンパレー
タＣＯＭＰにおいて基準電圧Ｖthと比較され、閾値Ｖth
を越えた電圧の間のみレベル“Ｈ”となるバイアス制御
信号が点に発生されてバイアス回路１に与えられるこ
ととなる（同図（ｃ））。
タＣＯＭＰにおいて基準電圧Ｖthと比較され、閾値Ｖth
を越えた電圧の間のみレベル“Ｈ”となるバイアス制御
信号が点に発生されてバイアス回路１に与えられるこ
ととなる（同図（ｃ））。
【００３４】そして、このバイアス制御信号発生回路２
の遅延時間とバイアス回路１による遅延時間とが遅延回
路３によって与えられるので、図１１（ａ）に示すバー
スト信号が入力される時刻より一定時間ｔDだけ前にお
いてバイアス制御信号が発生され、この後にバースト信
号ＤＡＴＡは遅延回路３を介してトランジスタＴｒ２の
ベースに与えられることとなる。すなわち、バイアス制
御信号発生回路２は一定時間ｔDを発生する回路を構成
している。
の遅延時間とバイアス回路１による遅延時間とが遅延回
路３によって与えられるので、図１１（ａ）に示すバー
スト信号が入力される時刻より一定時間ｔDだけ前にお
いてバイアス制御信号が発生され、この後にバースト信
号ＤＡＴＡは遅延回路３を介してトランジスタＴｒ２の
ベースに与えられることとなる。すなわち、バイアス制
御信号発生回路２は一定時間ｔDを発生する回路を構成
している。
【００３５】
【発明の効果】以上説明したように本発明に係るダイオ
ード駆動回路によればバイアス制御信号でレーザダイオ
ードに掛かるバイアスの制御を行うレーザダイオード駆
動回路において、バイアスの制御回路をレーザダイオー
ドと並列に接続したので、バースト信号１ビット目の光
出力波形に生じる劣化を抑制することができるととも
に、温度変化の大きなレーザダイオードに対しても少な
い部品点数のバイアス回路を構成することが可能とな
る。
ード駆動回路によればバイアス制御信号でレーザダイオ
ードに掛かるバイアスの制御を行うレーザダイオード駆
動回路において、バイアスの制御回路をレーザダイオー
ドと並列に接続したので、バースト信号１ビット目の光
出力波形に生じる劣化を抑制することができるととも
に、温度変化の大きなレーザダイオードに対しても少な
い部品点数のバイアス回路を構成することが可能とな
る。
【図１】本発明に係るレーザダイオード駆動回路の原理
構成図である。
構成図である。
【図２】本発明に係るレーザダイオード駆動回路の実施
例（１）を示した回路図である。
例（１）を示した回路図である。
【図３】本発明に係るレーザダイオードの駆動回路の実
施例（２）を示した回路図である。
施例（２）を示した回路図である。
【図４】本発明に係るレーザダイオード駆動回路の実施
例（２）のタイムチャート図である。
例（２）のタイムチャート図である。
【図５】従来のレーザダイオード駆動回路例（１）を示
した図である。
した図である。
【図６】従来のレーザダイオード駆動回路例（１）にお
けるバースト信号光出力波形図である。
けるバースト信号光出力波形図である。
【図７】従来のレーザダイオード駆動回路例（１）の動
作波形図である。
作波形図である。
【図８】従来のレーザダイオード駆動回路例（２）によ
る動作波形図である。
る動作波形図である。
【図９】従来のレーザダイオード駆動回路例（２）の問
題点を示した波形図である。
題点を示した波形図である。
【図１０】従来のレーザダイオード駆動回路例（３）を
示した回路図である。
示した回路図である。
【図１１】従来のレーザダイオード駆動回路例（３）及
び本発明の動作原理波形図（１）である。
び本発明の動作原理波形図（１）である。
【図１２】従来のレーザダイオード駆動回路例（３）及
び本発明の動作原理波形図（２）である。
び本発明の動作原理波形図（２）である。
【図１３】装置と光送信機とのインタフェース例を示し
た図である。
た図である。
Ｔｒ１，Ｔｒ２，Ｔｒ３ トランジスタ ＬＤ レーザダイオード １ バイアス回路 ｒ１〜ｒ５ 抵抗 Ｄ１ ダイオード Ｃ１ コンデンサ ＣＯＭＰ コンパレータ Ｂ 基準電源 ＣＳ 電流源 ２ バイアス制御信号発生回路 ３ 遅延回路 図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｓ 3/103 Ｈ０４Ｂ 10/152 10/142
Claims (4)
- 【請求項１】バースト信号伝送用のレーザダイオード駆
動回路において、 該レーザダイオードの両端間にバイアス回路を接続し、
このバイアス回路が、該バースト信号の１ビット目の入
力より一定時間前に発生されるバイアス制御信号を受け
た時、該レーザダイオードの両端間にバイアス電圧を印
加することを特徴とするレーザダイオード駆動回路。 - 【請求項２】請求項１において、 該一定時間が、該バースト信号の入力前に設定されてい
るガードタイムにおいて該レーザダイオードが発光して
も問題のない時間であることを特徴としたレーザダイオ
ード駆動回路。 - 【請求項３】請求項１又は２において、 該バースト信号の１ビット目を入力をしてから該バイア
ス制御信号を発生するバイアス制御信号発生回路と、該
バースト信号を該一定時間だけ遅らせて入力させる遅延
回路と、を設けたことを特徴とするレーザダイオード駆
動回路。 - 【請求項４】請求項１乃至３のいずれかにおいて、 該レーザダイオードが、差動対を構成する２つのトラン
ジスタの一方のコレクタに接続されており、両トランジ
スタの各ベースに該バースト信号が互いに極性が反転し
た形で入力されることを特徴としたレーザダイオード駆
動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30849297A JP3672424B2 (ja) | 1997-11-11 | 1997-11-11 | レーザダイオード駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30849297A JP3672424B2 (ja) | 1997-11-11 | 1997-11-11 | レーザダイオード駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145914A true JPH11145914A (ja) | 1999-05-28 |
| JP3672424B2 JP3672424B2 (ja) | 2005-07-20 |
Family
ID=17981671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30849297A Expired - Fee Related JP3672424B2 (ja) | 1997-11-11 | 1997-11-11 | レーザダイオード駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3672424B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302895A (ja) * | 2004-04-08 | 2005-10-27 | Sumitomo Electric Ind Ltd | 半導体レーザ駆動回路 |
| US8831059B2 (en) | 2011-02-07 | 2014-09-09 | Mitsubishi Electric Corporation | Laser diode driver circuit |
| CN108181621A (zh) * | 2016-12-08 | 2018-06-19 | 北京万集科技股份有限公司 | 一种双激光驱动电路和扫描式激光雷达测距设备及方法 |
| CN113985537A (zh) * | 2021-10-29 | 2022-01-28 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
-
1997
- 1997-11-11 JP JP30849297A patent/JP3672424B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302895A (ja) * | 2004-04-08 | 2005-10-27 | Sumitomo Electric Ind Ltd | 半導体レーザ駆動回路 |
| US8831059B2 (en) | 2011-02-07 | 2014-09-09 | Mitsubishi Electric Corporation | Laser diode driver circuit |
| CN108181621A (zh) * | 2016-12-08 | 2018-06-19 | 北京万集科技股份有限公司 | 一种双激光驱动电路和扫描式激光雷达测距设备及方法 |
| CN113985537A (zh) * | 2021-10-29 | 2022-01-28 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3672424B2 (ja) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3449898B2 (ja) | 発光素子駆動回路 | |
| JPH08172401A (ja) | 光送信機及びレーザダイオードモジュール | |
| JPH0945979A (ja) | 電圧制御型レーザダイオード駆動回路 | |
| US6587489B2 (en) | Electronic driver circuit for directly modulated semiconductor lasers | |
| JP4170963B2 (ja) | Ｌｅｄ駆動回路 | |
| JPS5991746A (ja) | レ−ザ送信機とその動作方法 | |
| JP2909438B2 (ja) | 半導体レーザ駆動回路、半導体レーザ装置、画像記録装置並びに光ディスク装置 | |
| CN100446285C (zh) | Led驱动电路 | |
| US7450619B2 (en) | Laser driver loop control and method | |
| JPH10284783A (ja) | パルス波形整形回路及び該回路による発光素子駆動回路 | |
| JPH11145914A (ja) | レーザダイオード駆動回路 | |
| JPH01166582A (ja) | レーザ駆動回路 | |
| JP2005116549A (ja) | 半導体レーザ駆動回路 | |
| JP2842368B2 (ja) | レーザダイオード駆動回路 | |
| US20080074156A1 (en) | Current driving type light source driving circuit | |
| EP1037414A2 (en) | Optical transmission circuit controlling input voltage amplitude of optical transmission circuit drive stage according to pulse current | |
| JP2531117B2 (ja) | 高速ａｐｃ回路 | |
| JP3984741B2 (ja) | 半導体レーザ駆動回路 | |
| JPH10242522A (ja) | 発光ダイオード駆動回路 | |
| JP3350404B2 (ja) | 発光ダイオード駆動回路 | |
| JPS63110685A (ja) | 発光素子の駆動回路 | |
| JPH0738185A (ja) | 発光素子の駆動回路 | |
| JP2555107B2 (ja) | 波形整形回路 | |
| JP2842021B2 (ja) | レーザダイオード駆動回路 | |
| JPH0655274U (ja) | 半導体レーザ用パルス駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |