JPH11150208A - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法

Info

Publication number
JPH11150208A
JPH11150208A JP31806797A JP31806797A JPH11150208A JP H11150208 A JPH11150208 A JP H11150208A JP 31806797 A JP31806797 A JP 31806797A JP 31806797 A JP31806797 A JP 31806797A JP H11150208 A JPH11150208 A JP H11150208A
Authority
JP
Japan
Prior art keywords
semiconductor element
wire
mounting
wiring
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31806797A
Other languages
English (en)
Inventor
Toshihiro Kimura
俊広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP31806797A priority Critical patent/JPH11150208A/ja
Publication of JPH11150208A publication Critical patent/JPH11150208A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/581—Auxiliary members, e.g. flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 実装高さを低くし、しかもワイヤと半導体素
子とが電気的に短絡するのを防止し、半導体素子を製造
するときの半導体ウェハのハンドリングを容易にする。 【解決手段】 半導体素子３が接合される配線２の外側
部にリング状突起体７を形成し、配線２上に半導体素子
３を接着剤４を介して接合し、配線２と半導体素子３の
電極部とをリング状突起体７の上方を通るワイヤ５によ
って接続し、リング状突起体７と同一材料の封止樹脂６
によって半導体素子３およびワイヤ５を封止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は基板に半導体素子を
実装する半導体素子の実装方法に関するものである。
【０００２】
【従来の技術】従来の半導体素子の実装方法（ベアチッ
プ実装方法）においては、基板上に配線を形成し、配線
上に半導体素子を接着剤を介して接合し、配線と半導体
素子の電極部とをワイヤによって接続し、封止樹脂によ
って半導体素子およびワイヤを封止している。
【０００３】
【発明が解決しようとする課題】しかし、このような半
導体素子の実装方法においては、実装高さを低くするた
めに、ワイヤのループ高さを低くすると、ワイヤと半導
体素子の端部とが接触するから、ワイヤと半導体素子と
が電気的に短絡する。また、実装高さを低くするため
に、半導体素子の厚さを薄くすると、半導体素子を製造
するときに、シリコンウェハ等の半導体ウェハの厚さが
薄くなるので、半導体ウェハのハンドリングが困難であ
る。
【０００４】本発明は上述の課題を解決するためになさ
れたもので、実装高さを低くすることができ、しかもワ
イヤと半導体素子とが電気的に短絡することがなく、半
導体素子を製造するときの半導体ウェハのハンドリング
が容易である半導体素子の実装方法を提供することを目
的とする。
【０００５】
【課題を解決するための手段】この目的を達成するた
め、本発明においては、基板上に配線を形成し、上記基
板上に半導体素子を接合し、上記配線と上記半導体素子
の電極部とをワイヤによって接続し、封止樹脂によって
上記半導体素子および上記ワイヤを封止する半導体素子
の実装方法において、上記半導体素子の上記電極部より
外側に突起体を設け、上記突起体の上方を通る上記ワイ
ヤにより上記配線と上記半導体素子の上記電極部とを接
続したのち、上記封止樹脂によって上記半導体素子およ
び上記ワイヤを封止する。
【０００６】この場合、上記突起体として、上記封止樹
脂と同一な材料からなるものを用いる。
【０００７】これらの場合、上記突起体として、上記基
板上の上記半導体素子の外側部に形成されたリング状突
起体を用いる。
【０００８】また、上記突起体として、上記半導体素子
の上面に形成された凸状突起体を用いる。
【０００９】
【発明の効果】本発明に係る半導体素子の実装方法にお
いては、ワイヤのループ高さを低くしたとしても、突起
体によってワイヤと半導体素子の端部とが接触するのを
防止することができるから、ワイヤと半導体素子とが電
気的に短絡することがない。また、実装高さを低くする
ために、半導体素子の厚さを薄く必要がないから、半導
体素子を製造するときに半導体ウェハのハンドリングが
容易である。
【００１０】また、突起体として、封止樹脂と同一な材
料からなるものを用いたときには、封止後に半導体素
子、ワイヤに対して突起体が悪影響を与えることがな
い。
【００１１】
【発明の実施の形態】図１、図２によりは本発明に係る
半導体素子の実装方法を説明する。まず、図２(ａ)に示
すように、配線２が形成された基板１上に所定個所に開
穴部を有する金属製板状のメタルマスク８を配置する。
つぎに、図２(ｂ)に示すように、メタルマスク８の開穴
部に樹脂７ａをスキージ（ヘラ）等により充填する。つ
ぎに、図２(ｃ)に示すように、メタルマスク８を除去す
る。すると、半導体素子３が接合される配線２の外側部
にリング状突起体７が形成される。つぎに、図２(ｄ)に
示すように、配線２上に半導体素子３を接着剤４を介し
て接合（ダイボンディング）する。つぎに、図２(ｅ)に
示すように、配線２と半導体素子３の電極部とをリング
状突起体７の上方を通るワイヤ５によって接続する。つ
ぎに、図１に示すように、ポッティング法、ディスペン
ス法、キャスティング法などにより、リング状突起体７
と同一材料の封止樹脂６によって半導体素子３およびワ
イヤ５を封止する。
【００１２】この半導体素子の実装方法においては、ワ
イヤ５のループ高さを低くしたとしても、リング状突起
体７によってワイヤ５と半導体素子３の端部とが接触す
るのを防止することができるから、ワイヤ５と半導体素
子３とが電気的に短絡することがない。また、実装高さ
を低くするために、半導体素子３の厚さを薄く必要がな
いから、半導体素子３を製造するときに半導体ウェハの
ハンドリングが容易である。また、リング状突起体７の
材料は封止樹脂６の材料と同一であるから、封止後に半
導体素子３、ワイヤ５に対してリング状突起体７が悪影
響を与えることがない。すなわち、リング状突起体７の
材料として封止樹脂６の材料と異なるものを用いたとき
には、リング状突起体７と封止樹脂６との熱膨張係数や
熱伝導率が異なるために、不均一な熱応力が発生し、半
導体素子３のクラック、ワイヤ５の断線等の発生原因と
なり、またリング状突起体７と封止樹脂６との界面に水
が侵入し、耐湿性が劣化するが、リング状突起体７の材
料を封止樹脂６の材料と同一としたときには、半導体素
子３のクラック、ワイヤ５の断線等の発生することはな
く、また耐湿性が劣化することがない。
【００１３】図３は本発明に係る他の半導体素子の実装
方法の説明図、図４は図３のＡ矢視図である。図に示す
ように、まず、半導体素子３の上面の電極部より外側に
凸状突起体９を設ける。すなわち、半導体素子３が分割
される前のウェハの状態で、先に述べたメタルマスクを
用いた印刷法やスタンピング法等により凸状突起体９を
設ける。つぎに、配線２上に半導体素子３を接着剤４を
介して接合したのち、配線２と半導体素子３の電極部と
を凸状突起体９の上方を通るワイヤ５によって接続し、
凸状突起体９と同一材料の封止樹脂６によって半導体素
子３およびワイヤ５を封止する。
【００１４】この半導体素子の実装方法においても、ワ
イヤ５のループ高さを低くしたとしても、凸状突起体９
によってワイヤ５と半導体素子３の端部とが接触するの
を防止することができるから、ワイヤ５と半導体素子３
とが電気的に短絡することがない。また、実装高さを低
くするために、半導体素子３の厚さを薄く必要がないか
ら、半導体素子３を製造するときに半導体ウェハのハン
ドリングが容易である。また、凸状突起体９の材料は封
止樹脂６の材料と同一であるから、封止後に半導体素子
３、ワイヤ５に対して凸状突起体９が悪影響を与えるこ
とがない。
【００１５】なお、上述実施の形態においては、突起体
としてリング状突起体７、凸状突起体９を設けたが、半
導体素子の電極部より外側に他の突起体を設けてもよ
い。
【図面の簡単な説明】
【図１】本発明に係る半導体素子の実装方法の説明図で
ある。
【図２】本発明に係る半導体素子の実装方法の説明図で
ある。
【図３】本発明に係る他の半導体素子の実装方法の説明
図である。
【図４】図３のＡ矢視図である。
【符号の説明】
１…基板 ２…配線 ３…半導体素子 ５…ワイヤ ６…封止樹脂 ７…リング状突起体 ９…凸状突起体

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】基板上に配線を形成し、上記基板上に半導
    体素子を接合し、上記配線と上記半導体素子の電極部と
    をワイヤによって接続し、封止樹脂によって上記半導体
    素子および上記ワイヤを封止する半導体素子の実装方法
    において、上記半導体素子の上記電極部より外側に突起
    体を設け、上記突起体の上方を通る上記ワイヤにより上
    記配線と上記半導体素子の上記電極部とを接続したの
    ち、上記封止樹脂によって上記半導体素子および上記ワ
    イヤを封止することを特徴とする半導体素子の実装方
    法。
  2. 【請求項２】上記突起体として、上記封止樹脂と同一な
    材料からなるものを用いたことを特徴とする請求項１に
    記載の半導体素子の実装方法。
  3. 【請求項３】上記突起体として、上記基板上の上記半導
    体素子の外側部に形成されたリング状突起体を用いたこ
    とを特徴とする請求項１または２に記載の半導体素子の
    実装方法。
  4. 【請求項４】上記突起体として、上記半導体素子の上面
    に形成された凸状突起体を用いたことを特徴とする請求
    項１または２に記載の半導体素子の実装方法。
JP31806797A 1997-11-19 1997-11-19 半導体素子の実装方法 Pending JPH11150208A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31806797A JPH11150208A (ja) 1997-11-19 1997-11-19 半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31806797A JPH11150208A (ja) 1997-11-19 1997-11-19 半導体素子の実装方法

Publications (1)

Publication Number Publication Date
JPH11150208A true JPH11150208A (ja) 1999-06-02

Family

ID=18095121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31806797A Pending JPH11150208A (ja) 1997-11-19 1997-11-19 半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JPH11150208A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
JP2016143710A (ja) * 2015-01-30 2016-08-08 シチズンファインデバイス株式会社 電子部品のワイヤー接続構造
JP2016192513A (ja) * 2015-03-31 2016-11-10 株式会社沖データ 半導体装置、半導体素子アレイ装置、及び画像形成装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
US7659604B2 (en) 2004-03-30 2010-02-09 Panasonic Corporation Module component and method for manufacturing the same
JP2016143710A (ja) * 2015-01-30 2016-08-08 シチズンファインデバイス株式会社 電子部品のワイヤー接続構造
JP2016192513A (ja) * 2015-03-31 2016-11-10 株式会社沖データ 半導体装置、半導体素子アレイ装置、及び画像形成装置

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US6911353B2 (en) Semiconductor device and method of manufacturing same
US5299092A (en) Plastic sealed type semiconductor apparatus
JP2552822B2 (ja) 半導体パッケージおよびその製造方法
US20020024147A1 (en) Low-pin-count chip package and manufacturing method thereof
JP2001313363A (ja) 樹脂封止型半導体装置
JPH06105721B2 (ja) 半導体装置
JPH06209054A (ja) 半導体装置
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
JP2001035961A (ja) 半導体装置及びその製造方法
JPH11251505A (ja) 半導体装置及びその製造方法
JPS59154054A (ja) ワイヤおよびそれを用いた半導体装置
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JPH1117054A (ja) 半導体装置及びその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JP2001077142A (ja) 半導体装置及びその製造方法
JP2000195887A (ja) 電子部品
CN112216658A (zh) 具有适应各种管芯尺寸的引线框架的半导体器件
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JP3153185B2 (ja) 半導体装置
JP2551243B2 (ja) 半導体装置
JP2577880B2 (ja) 半導体装置
JPH10214934A (ja) 半導体装置及びその製造方法