JPH11159652A - 電磁比例制御弁の制御装置および制御回路 - Google Patents
電磁比例制御弁の制御装置および制御回路Info
- Publication number
- JPH11159652A JPH11159652A JP34372397A JP34372397A JPH11159652A JP H11159652 A JPH11159652 A JP H11159652A JP 34372397 A JP34372397 A JP 34372397A JP 34372397 A JP34372397 A JP 34372397A JP H11159652 A JPH11159652 A JP H11159652A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse width
- control
- width modulation
- control valve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Magnetically Actuated Valves (AREA)
Abstract
御を安価に実現。 【解決手段】電磁比例制御弁4が接続されるとその制御
を行うに際し、第2パルス幅変調回路12に制御目標A
およびディザ周波数設定値Bをセットすると、その回路
12から出力されるパルス列Cは、デューティ比が制御
目標値Aに対応し周波数がディザ周波数Bに対応する。
そして、このパルス列Cから分離回路70によって制御
目標および周波数情報が分離抽出され、これらに基づく
パルス幅変調が第1パルス幅変調回路20によってフィ
ードバックループ内で行われ、電磁比例制御弁4のコイ
ル電流がフィードバック制御される。そこで、回路12
にセットする値A,Bを変えれば、電磁比例制御弁に対
する制御目標に加えてディザ周波数も自動で可変され
る。
Description
の制御装置および電磁比例制御弁の制御回路に関し、詳
しくは、電磁比例制御弁の制御に際してそのコイル電流
に付与する微小振幅の振動におけるディザ周波数の可変
制御に関する。
弁の制御装置は、電磁比例制御弁4を比例制御するため
に、電磁比例制御弁4と共にフィードバックループをな
すアナログ回路部の制御回路と、フィードバックループ
外に設けられその制御目標値Aを生成するマイクロプロ
セッサ1及びその周辺の回路からなるデジタル回路部と
を具えている。
aのプログラム処理によって制御目標値Aを適宜生成し
たり更新しながら随時その値Aを制御回路へ送出する。
その際、デジタル値の制御目標値Aは、D/A変換回路
1bを介してアナログ信号に変換されてから制御回路に
送られる。この段階では、PWM変調(パルス幅変調)
等の変調処理が施されている訳では無い。
御信号にPWM変調を施すパルス幅変調回路2(第1パ
ルス幅変調回路)と、PWM変調後の制御信号に応じて
電磁比例制御弁4への出力電流をスイッチングする出力
段回路3と、電磁比例制御弁4に流れた電流値を検出す
る出力電流検出回路5と、この出力電流検出回路5の検
出値と制御目標値Aのアナログ値との差を演算すると共
に増幅することで制御目標に基づく制御信号を生成しパ
ルス幅変調回路2に送出する誤差増幅回路6とからな
り、出力段回路3と出力電流検出回路5との間に電磁比
例制御弁4が接続されると、一巡のフィードバックルー
プが完成する。これにより、この制御回路は、電磁比例
制御弁のコイル電流を制御するフィードバックループ内
に第1パルス幅変調回路が設けられたものとなってい
る。
制御弁等の流体制御弁に対し、そのスプール等の作動状
態制御部材を磁力にて駆動するための電磁変換部が付加
されたものであり、その電磁変換部のコイル4aに流す
電流を変えることで比例制御が行えるようになってい
る。なお、コイル4aには逆起電力の抑制等のためにフ
ライホイールダイオード4bの並列接続なども適宜なさ
れる。そして、このような油圧制御弁等の制御に際して
は、電磁変換部のヒステリシス等の非線形性による不都
合を回避する等のために、フィードバック制御が採用さ
れるとともに、スプールの不所望なロックを回避する等
のために、制御部材に対してディザすなわち微小な振幅
の振動が与えられる。
への出力電流の値を可変制御するとともに上述したディ
ザの付与も同時に行うために、トリマ2aの設定に応じ
て発振周波数の変わる三角波発生回路2bと、その三角
波信号および誤差増幅回路6の出力信号を入力するコン
パレータ2cとを具えて、フィードバックループ内でP
WM変調を行うものとなっている。
らコイル4aの一端に至る出力電流のラインに介挿され
たスイッチングトランジスタ等のスイッチング回路3a
を具え、これがコンパレータ2cの出力パルスに応じて
オンオフすることで、コイル4aをスイッチング駆動す
るものである。出力電流検出回路5は、コイル4aの他
端から接地に至るラインに介挿された電流電圧変換抵抗
5aと、これの電圧を平滑化するローパスフィルタ5b
及び適宜増幅するアンプ5cとを具えて、電磁比例制御
弁4への出力電流の大きさを検出するものである。誤差
増幅回路6は、アンプ5cの出力を反転入力としD/A
変換回路1bの出力を非反転入力とするオペアンプ6a
を具えて、制御目標からの誤差を増幅してコンパレータ
2cへ送出するものである。
御弁4が接続されると、操作盤からのスイッチ入力など
に応じてマイクロプロセッサ1の制御ルーチン1aによ
る制御目標値Aがマイクロプロセッサ1から出力され、
この制御目標がD/A変換回路1bによってアナログ信
号にされてから誤差増幅回路6へ送出される。そして、
その制御目標と実際の出力との誤差が、誤差増幅回路6
によって演算および増幅され、パルス幅変調回路2によ
ってPWM変調され、出力段回路3の出力電流に反映さ
れる。こうして、電磁比例制御弁4がスイッチング制御
される。また、その平均電流が、出力電流検出回路5に
よって検出され、誤差増幅回路6へフィードバックされ
る。こうして、オペアンプ6aの増幅率などに対応した
僅かな偏差は別として、電磁比例制御弁4のコイル4a
に流れる電流が制御目標値Aに従うよう電磁比例制御弁
4の制御が行われる。
比例制御弁の制御装置および制御回路では、制御対象の
電磁比例制御弁の種類や使用状態等に応じてディザを調
整しなければならないこともあり、その場合、その調整
は、パルス幅変調回路のトリマを操作してディザ周波数
を変えることで行われる。これに対し、トリマを操作盤
等の操作し易いところへ配置するのに支障があってトリ
マ操作が困難な状況や、制御装置のマイクロプロセッサ
に対してホストコンピュータから遠隔指令を与えるよう
なシステムを採用したときなど、ディザ周波数を手動操
作でなく自動制御的に変えたい場合もある。
も制御目標の送出と同様に行うことが考えられる。例え
ば(図4のブロック図を参照)、マイクロプロセッサ1
cの制御ルーチン1dを制御目標値Aに加えてディザ周
波数設定値Bも生成するように拡張し、デジタル値のデ
ィザ周波数設定値Bをアナログ信号に変換するD/A変
換回路1eを追加し、さらに、パルス幅変調回路2を発
振周波数の可変なパルス幅変調回路2dに拡張するので
ある。しかしながら、このような直截的な手法を採った
のでは、マイクロプロセッサ1に代えたマイクロプロセ
ッサ1cとして、出力ポートやそのための出力ピンの多
いICパッケージに格納されたものが、必要になる。ま
た、パルス幅変調回路2dにも、発振周波数の可変なも
のが必要となり、これには一般にVCO2e(電圧制御
発振回路)が用いられることになる。このため、回路素
子の選択幅が狭くなったり、一のマイクロプロセッサで
制御しうる制御回路や電磁比例制御弁の数が少なくなっ
たりして、回路が高コストのものとなってしまう。
されたもののようにPWM回路をマイクロプロセッサに
内蔵させることでディザ周波数の可変制御もマイクロプ
ロセッサ内で済ませてしまうことも考えられる。この場
合(図5参照)、制御ルーチン1gによって制御目標値
Aおよびディザ周波数設定値Bがセットされるとパルス
幅が制御目標値Aに対応し且つ発振周波数がディザ周波
数設定値Bに対応したパルス幅変調信号を生成するPW
M回路1hと、出力電流検出回路5のアンプ5cの出力
をデジタル値に変換するA/D変換回路1iとを内蔵し
たマイクロプロセッサ1fが用いられる。そして、A/
D変換回路1iを介して入力した出力電流の検出値と制
御目標値Aとを比較してこれらが一致するように制御ル
ーチン1gによるPWM回路1hへのセット値を修正等
させる比較ルーチン1jもマイクロプロセッサ1fに追
加インストールされる。なお、出力段回路3にはスイッ
チング回路3aを駆動するためのアンプ3b等も適宜追
加される。
よりも回路規模の大きなA/D変換回路を必要とするう
え、マイクロプロセッサまでフィードバックループに取
り込まれてフィードバック制御が制御ルーチンおよび比
較ルーチン等のプログラム処理に委ねられることから、
高性能で高価なマイクロプロセッサが必要となるので、
やはり回路コストがアップしてしまうこととなる。特
に、過酷な環境下での迅速な制御を求められることの多
い油圧制御弁では、温度変化が厳しいと制御弁のコイル
の抵抗値が大きく変動するので、フィードバック制御が
必須であるばかりかその高速化も重要なため、マイクロ
プロセッサ等のコストアップが激しい。そこで、ディザ
周波数を自動で可変しうるように改良するに際し、マイ
クロプロセッサ等のデジタル部や、制御回路について、
如何にしてコストアップを抑制するかが課題となる。
めになされたものであり、ディザ周波数の可変な電磁比
例制御弁の制御装置および制御回路を実現することを目
的とする。また、本発明は、ディザ周波数の可変な電磁
比例制御弁の制御装置および制御回路を安価に実現する
ことも目的とする。
るために発明された第1乃至第4の解決手段について、
その構成および作用効果を以下に説明する。
比例制御弁の制御装置は(、出願当初の請求項1に記載
の如く)、電磁比例制御弁のコイル電流を制御するフィ
ードバックループ内に第1パルス幅変調回路が設けられ
ている電磁比例制御弁の制御装置において、前記フィー
ドバックループ外に設けられ前記コイル電流に対する制
御目標をパルス幅変調処理して出力する周波数可変の第
2パルス幅変調回路と、この第2パルス幅変調回路の出
力を受けて前記制御目標および周波数情報を分離する分
離回路とを備え、前記第1パルス幅変調回路が前記周波
数情報に対応した周波数と前記制御目標に基づいたパル
ス幅とでパルス幅変調を行うものとなっている。
弁の制御装置にあっては、電磁比例制御弁が接続される
とその電磁比例制御弁の制御を行うに際し、第2パルス
幅変調回路に制御目標およびディザ周波数をセットす
る。すると、その第2パルス幅変調回路から出力される
パルス列は、デューティ比またはパルス幅が制御目標値
に対応し、周波数がディザ周波数に対応したものにされ
る。そして、このパルス列から分離回路によって制御目
標および周波数情報が分離抽出され、これらに基づくパ
ルス幅変調が第1パルス幅変調回路によってフィードバ
ックループ内で行われ、電磁比例制御弁のコイル電流が
フィードバック制御される。
る制御目標の値を変えれば第1パルス幅変調回路等のフ
ィードバックループに対する制御目標もそれに応じて変
更され、第2パルス幅変調回路にセットするディザ周波
数の値を変えれば第1パルス幅変調回路に対するディザ
周波数の設定値もそれに応じて変更されるので、電磁比
例制御弁に対する制御目標に加えてディザ周波数も自動
で可変しうることとなる。
2パルス幅変調回路に対してオープンなアクセスを行う
だけで容易に、フィードバックループ内の第1パルス幅
変調回路等を用いたローカルなクローズドループの制御
がなされるので、ディザ周波数を自動で可変しうるよう
になったにも拘わらず、第2パルス幅変調回路にアクセ
スするマイクロプロセッサ等のデジタル部の負担が軽く
て済む。しかも、フィードバックループ外の回路とフィ
ードバックループ内の回路との情報伝達は一のPWM信
号で間に合うので、配線等が簡素化される。また、第2
パルス幅変調回路は、フィードバックループの外に置か
れるのでデジタル回路で簡便に且つ安価に具現化でき
る。したがって、この発明によれば、ディザ周波数を自
動で容易に可変する電磁比例制御弁の制御装置を実現す
ることができる。
比例制御弁の制御装置および制御回路は(、出願当初の
請求項2に記載の如く)、上記の第1の解決手段の電磁
比例制御弁の制御装置であって、前記第2パルス幅変調
回路がマイクロプロセッサに内蔵されたものとなってい
る。
弁の制御装置にあっては、接続された電磁比例制御弁の
制御を行うために第2パルス幅変調回路に対して制御目
標およびディザ周波数をセットするに際し、マイクロプ
ロセッサのプログラム処理によって内蔵の第2パルス幅
変調回路にアクセスするだけで良い。また、そのアクセ
ス以外のフィードバック制御処理等をプログラム処理に
よって分担する必要は無い。しかも、PWM回路内蔵の
マイクロプロセッサは、市販され一般に流通しているの
で、安価で入手も容易である。
デジタル部をマイクロプロセッサにてコンパクトに纏め
ることが可能となり、しかもそのプログラム開発も容易
となる。したがって、この発明によれば、ディザ周波数
を自動で容易に可変する電磁比例制御弁の制御装置を安
価に実現することができる。
比例制御弁の制御回路は(、出願当初の請求項3に記載
の如く)、電磁比例制御弁のコイル電流を制御するフィ
ードバックループ内に(第1)パルス幅変調回路が設け
られている電磁比例制御弁の制御回路において、(外部
の第2パルス幅変調回路等から)パルス幅変調信号を受
けて制御目標および周波数情報を分離する分離回路が前
記フィードバックループ外に設けられ、前記(第1)パ
ルス幅変調回路が前記周波数情報に対応した周波数と前
記制御目標に基づいたパルス幅とでパルス幅変調を行う
ものとなっている。
弁の制御回路にあっては、分離回路の前置されたフィー
ドバックループに対しその外からパルス幅変調信号にて
制御目標およびディザ周波数を伝達する手段として第2
パルス幅変調回路等が入力側に接続され、出力側に制御
対象の電磁比例制御弁が接続されると、第1の解決手段
について述べた電磁比例制御弁の制御が行われる。これ
により、フィードバックループ外においてオープンなア
クセスを行うだけで容易にディザ周波数も自動で可変し
うるようになる等の作用効果が得られる。したがって、
この発明によれば、ディザ周波数を自動で容易に可変す
る電磁比例制御弁の制御回路を実現することができる。
比例制御弁の制御装置および制御回路は(、出願当初の
請求項4に記載の如く)、上記の第3の解決手段の電磁
比例制御弁の制御回路であって、前記分離回路が、(外
部の第2パルス幅変調回路等から)受けたパルスに同期
して一定幅のパルスを発生することで前記周波数情報の
分離を行うものであり、前記(第1)パルス幅変調回路
が、前記の一定幅のパルスに同期して動作するワンショ
ット回路を含み且つこれを用いてパルス幅変調を行うも
のであることを特徴とする。
弁の制御回路にあっては、フィードバックループ内での
パルス幅変調に際し、フィードバックループ外から受け
たパルスに同期して分離回路によって一定幅のパルスが
発生され、この一定幅のパルスに同期してワンショット
回路が動作することで、パルス幅変調が行われる。これ
により、ディザ周波数を自動で可変しうるように改良す
るに際して、電圧制御発振回路のような複雑で高価にな
りがちな回路を用い無いでも、周波数が確実に設定ディ
ザ周波数に一致することとなる。したがって、この発明
によれば、ディザ周波数を自動で容易に可変する電磁比
例制御弁の制御回路を安価に実現することができる。
本発明の電磁比例制御弁の制御装置および制御回路につ
いて、これを実施するための具体的形態を実施例により
説明する。先ず、その構成を説明するが、図1は、制御
装置および電磁比例制御弁の全体ブロック図であり、図
2(a)は、制御回路および電磁比例制御弁のブロック
図であり、図2(b)及び(c)は、電磁比例制御弁の
具体例である。なお、従来例のものと同様の構成要素に
は同一の符号を付して示したので、その重複する再度の
説明は割愛し、以下、従来例との相違点を中心に説明す
る。
は、マイクロプロセッサ1に代わるマイクロプロセッサ
10がPWM回路12(第2パルス幅変調回路)を内蔵
している点と、パルス幅変調回路2に代わるパルス幅変
調回路20(第1パルス幅変調回路)がワンショット回
路21を利用したものとなっている点と、マイクロプロ
セッサ10と誤差増幅回路6等との間に分離回路70が
介挿されている点である。
変調回路としてのPWM回路12が4組ほどワンチップ
ICに内蔵されたものであり、制御ルーチン11のプロ
グラムコードが保持されるROMやデータ記憶用のRA
M等も内蔵され或いは外付けされていて、制御ルーチン
11のプログラム処理によって4組の制御目標値Aおよ
びディザ周波数設定値Bを適宜生成したり更新しながら
随時その値A,BをPWM回路12のうち該当するもの
へセットしうるようになっている。マイクロプロセッサ
10にA/D変換回路が内蔵または外付けされている必
要は無い。
の発振信号の周期を基準にしてパルスのオン状態を何周
期にするかという設定値を保持するレジスタと、パルス
のオフ状態を何周期にするかという設定値を保持するも
う一つのレジスタと、その発振信号を両レジスタの値で
交互に分周してパルス列信号Cを生成するカウンタ回路
とを具えた程度のデジタル回路であり、制御ルーチン1
1によって制御目標値Aおよびディザ周波数設定値Bが
送り込まれるとそれらに対応した設定値を両レジスタに
セットする。これらの設定値が変えられると、PWM回
路12の出力するパルス列信号Cは、パルス幅だけでな
く周波数も変えられる。これにより、PWM回路12す
なわち第2パルス幅変調回路は、周波数可変のものであ
って、フィードバックループ外に設けられ、コイル電流
に対する制御目標をパルス幅変調処理して出力するもの
となっている。
ス列信号Cを受け発生パルスをワンショット回路21の
リセット入力へ送出するパルス波形整形回路71を具え
たものである。このパルス波形整形回路71は、入力パ
ルスの幅に拘わらずその立ち上がりタイミングで短かな
所定パルスを発生させる。そこで、このパルスの周波数
はディザ周波数設定値Bに対応したものとなる。これに
より、分離回路70は、第2パルス幅変調回路12から
受けたパルスに同期して一定幅のパルスを発生すること
で周波数情報の分離を行うものとなっている。
12からのパルス列信号Cを受ける平滑回路72も具え
ている。これで平滑化された値は制御目標値Aに対応す
るので、分離回路70は、第2パルス幅変調回路12か
ら受けたパルスから制御目標の分離も行うものとなる。
これにより、、分離回路70は、第2パルス幅変調回路
の出力するパルス幅変調信号を受けて制御目標および周
波数情報を分離するものとなっている。この平滑回路7
2の出力がフィードバックループ内のオペアンプ6aの
非反転入力とされ、マイクロプロセッサ周辺のD/A変
換回路1bは不要なものとなっている。
およびパルス波形整形回路23が付加されたワンショッ
ト回路21を具えたものである。充放電回路22は抵抗
とコンデンサとの直列回路からなり、パルス波形整形回
路23は、パルス波形整形回路71の出力パルスを受け
て、その立ち下がりタイミングで短かな所定パルスを発
生させ、この発生パルスをワンショット回路21のスタ
ート入力へ送出するものである。これにより、ワンショ
ット回路21は、そのパルス発生のスタートに先立ちリ
セットされて、確実なパルス発生を行えるものとなって
いる。
トリガラブルなワンショットであり、IC化されてい
る。すなわち、上述したリセット入力を受ける端子RE
SET及びスタート入力を受ける端子STARTに加え
て、充放電回路22における充電電圧を入力する端子T
HRと、充放電回路22からの放電電流をほぼ瞬時に流
す端子DISと、オペアンプ6aの出力を受ける入力端
子CNTRLと、発生したパルスを出力段回路3に送出
する端子OUTとを具えたものである。
ESETにパルスを受けてリセットされると端子DIS
を介して充放電回路22の放電を行い、続けて端子ST
ARTにパルスを受けてスタートさせられると端子DI
Sを介する充放電回路22の放電を止めてその充電を行
わせると共に端子OUTからの出力をパルスのオン状態
にする。これにより、ワンショット回路21は、ディザ
周波数設定値Bに基づくパルス列信号Cのパルスに同期
したパルス発生を確実に行えるものとなっている。
HRに受けている電圧と端子CNTRLに受けている電
圧とを比較し続け、前者が後者よりも低い間は端子OU
Tからの出力をパルスのオン状態に保つが、前者が後者
よりも高くなると、動作状態をリセット状態に戻して、
端子OUTからの出力をパルスのオフ状態にするもので
ある。その端子CNTRLへの入力には制御目標値Aが
PWM回路12と平滑回路72とオペアンプ6aとを順
に経由して反映させられており、これと出力電流検出回
路5の検出電流iとに応じて出力パルスの幅が変えられ
る。これにより、第1パルス幅変調回路20は、分離回
路70から受けた一定幅のパルスに同期して動作するワ
ンショット回路21を含み、且つ、これを用いて、周波
数情報に対応した周波数と制御目標に基づいたパルス幅
とで、周波数可変のパルス幅変調を行うものとなってい
る。ここに、トリマ2aの付いた三角波発生回路2b
や、VCO2eは、用いる必要が無い。
よび制御回路について、その使用態様及び動作を説明す
る。
れた各制御回路に対し、電磁比例制御弁4として、コイ
ル電流iに応じて流体の圧力を比例制御するリリーフ弁
(図2(a)参照)や、コイル電流iに応じて流体の流
量を比例制御するサーボバルブ(図2(b)参照)など
が、適宜接続される。また、マイクロプロセッサ10に
対して操作盤やホストコンピュータ等も適宜接続され
る。
トコンピュータからの遠隔指令などがマイクロプロセッ
サ10に届くと、これに応じてマイクロプロセッサ10
の制御ルーチン11のプログラム処理によって、制御目
標値Aおよびディザ周波数設定値Bが算出され、これら
が4組のPWM回路12のうちの該当するものに対して
セットされる。
ーティ比とディザ周波数設定値Bに対応した周波数を持
つようにパルス幅変調されたパルス列信号Cが、該当す
るPWM回路12によって生成され、マイクロプロセッ
サ10から該当する制御回路に出力される。そして、そ
の制御回路では、分離回路70のパルス波形整形回路7
1によってパルス列信号Cに同期したワンショット回路
21へのリセットパルスが生成され、パルス幅変調回路
20のパルス波形整形回路23によってそれに続くワン
ショット回路21へスタートパルスが生成され、さら
に、分離回路70の平滑回路72によって、フィードバ
ックループ(6,20,3,4,5)へのアナログの制
御目標が抽出されるとともにフィードバックループ内の
誤差増幅回路6へ送出される。
の誤差が、誤差増幅回路6によって演算および増幅さ
れ、パルス幅変調回路20のワンショット回路21及び
充放電回路22によってPWM変調され、出力段回路3
の出力電流に反映され、それに応じて電磁比例制御弁4
がスイッチング制御される。同時に、電磁比例制御弁4
のコイル4aに流された出力電流iの平均電流が、出力
電流検出回路5によって検出され、誤差増幅回路6のオ
ペアンプ6aの反転入力へフィードバックされる。こう
して、従来同様、オペアンプ6aの増幅率などに対応し
た僅かな偏差は別として電磁比例制御弁4のコイル4a
に流れる電流が制御目標値Aに従うよう電磁比例制御弁
4のフィードバック制御が行われるとともに、電磁比例
制御弁4に対して付与されるディザがプログラム処理に
よって設定される。
コンピュータからの遠隔指令などが再びマイクロプロセ
ッサ10に届き、これが4組のPWM回路12のうちの
何れかの設定値を変更するものである場合、これに応じ
てマイクロプロセッサ10の制御ルーチン11のプログ
ラム処理によって制御目標値Aおよびディザ周波数設定
値Bが算出し直され、これらが該当するPWM回路12
に対して再度セットされる。
該当するパルス列信号Cのデューティ比が変わり、分離
回路70の平滑回路72によって抽出される制御目標の
値がそのデューティ比に比例して変わる。それから、そ
の制御目標に対して実際の出力電流iがフィードバック
ループ(6,20,3,4,5)によって追従させられ
る。こうして、制御ルーチン11がPWM回路12に対
して制御目標値Aを再設定する処理を行うだけで、電磁
比例制御弁4のコイル4aに流れる電流が自動で可変制
御される。
された場合、該当するパルス列信号Cの周波数が変わ
り、分離回路70のパルス波形整形回路71によって生
成されるワンショット回路21へのリセットパルスの周
波数が変わり、パルス幅変調回路20のパルス波形整形
回路23によって生成されるワンショット回路21への
スタートパルスの周波数も同じく変わる。それから、出
力段回路3へ送出されるワンショット回路21の出力パ
ルスもそれらの周波数に同期して変わり、出力段回路3
によって駆動される電磁比例制御弁4のコイル4aへの
出力電流iのスイッチング周波数も同じく変わる。こう
して、制御ルーチン11がPWM回路12に対してディ
ザ周波数設定値Bを再設定する処理を行うだけで、電磁
比例制御弁4のコイル4aに付与されるディザが自動で
可変される。
ける制御ルーチン11のプログラム処理にあっては、そ
の都合で適宜に制御目標値Aやディザ周波数設定値Bを
該当PWM回路12にセットするだけで、4組のPWM
回路12と制御回路と電磁比例制御弁4に対して制御目
標およびディザ周波数の可変な制御を済ませることがで
きる。また、電磁比例制御弁4のコイル電流を監視して
制御目標やディザ周波数の設定値を常時更新し続ける等
のプログラム処理は必要が無いので、複数の電磁比例制
御弁を並列に制御してもマイクロプロセッサ10は余裕
を持って処理をこなすことができる。
の第1の解決手段の電磁比例制御弁の制御装置にあって
は、フィードバックループ外の第2パルス幅変調回路に
対してオープンなアクセスを行うだけで第1パルス幅変
調回路等を用いたフィードバックループ制御がなされる
ようにしたことにより、ディザ周波数を自動で容易に可
変する電磁比例制御弁の制御装置を実現することができ
たという有利な効果が有る。
制御弁の制御装置にあっては、プログラム処理やプログ
ラム開発の負担を増すこと無く第2パルス幅変調回路等
のデジタル部をマイクロプロセッサにてコンパクトに纏
めることが可能なようにしたことにより、ディザ周波数
を自動で容易に可変する電磁比例制御弁の制御装置を安
価に実現することができたという有利な効果を奏する。
例制御弁の制御回路にあっては、フィードバックループ
外においてオープンなアクセスを行うだけでパルス幅変
調回路等を用いたフィードバックループ制御がなされる
ようにしたことにより、ディザ周波数を自動で容易に可
変する電磁比例制御弁の制御回路を実現することができ
たという有利な効果が有る。
制御弁の制御回路にあっては、ワンショット回路等を用
いることで電圧制御発振回路を用い無いでも済むように
したことにより、ディザ周波数を自動で容易に可変する
電磁比例制御弁の制御回路を安価に実現することができ
たという有利な効果を奏する。
御回路の一実施例について、制御装置および電磁比例制
御弁の全体ブロック図である。
(a)が制御回路および電磁比例制御弁のブロック図で
あり、(b)及び(c)が電磁比例制御弁の具体例であ
る。
回路である。
装置である。
制御装置である。
外、制御装置) 1a 制御ルーチン 1b D/A変換回路 1c マイクロプロセッサ 1d 制御ルーチン 1e D/A変換回路 1f マイクロプロセッサ 1g 制御ルーチン 1h PWM回路(パルス幅変調回路) 1i A/D変換回路 1j 比較ルーチン 2 パルス幅変調回路(第1PWM、フィードバック
ループ内、制御回路) 2a トリマ 2b 三角波発生回路 2c コンパレータ(Cmp) 2d パルス幅変調回路(PWM) 2e VCO(電圧制御発振回路) 3 出力段回路(駆動回路、フィードバックループ
内、制御回路) 3a スイッチング回路 3b アンプ 4 電磁比例制御弁(油圧制御弁、フィードバックル
ープ内の制御対象) 4a コイル(比例ソレノイド、電磁変換素子) 4b フライホイールダイオード 5 出力電流検出回路(帰還回路、フィードバックル
ープ内、制御回路) 5a 電流電圧変換抵抗 5b ローパスフィルタ(LPF) 5c アンプ(Amp) 6 誤差増幅回路(帰還回路、フィードバックループ
内、制御回路) 6a オペアンプ(Amp) 10 マイクロプロセッサ(MPU、フィードバックル
ープ外、制御装置) 11 制御ルーチン 12 PWM回路(第2PWM、第2パルス幅変調
回路) 20 パルス幅変調回路(第1PWM、フィードバック
ループ内、制御回路) 21 ワンショット回路 22 充放電回路 23 パルス波形整形回路(スタートパルス発生回
路) 70 分離回路(PWM信号復調回路、フィードバック
ループ外、制御回路) 71 パルス波形整形回路(リセットパルス発生
部、周波数情報分離) 72 平滑回路(レベル検出回路、ディーティ比の
抽出、制御目標分離)
Claims (4)
- 【請求項1】電磁比例制御弁のコイル電流を制御するフ
ィードバックループ内に第1パルス幅変調回路が設けら
れている電磁比例制御弁の制御装置において、前記フィ
ードバックループ外に設けられ前記コイル電流に対する
制御目標をパルス幅変調処理して出力する周波数可変の
第2パルス幅変調回路と、この第2パルス幅変調回路の
出力を受けて前記制御目標および周波数情報を分離する
分離回路とを備え、前記第1パルス幅変調回路が前記周
波数情報に対応した周波数と前記制御目標に基づいたパ
ルス幅とでパルス幅変調を行うものとなっていることを
特徴とする電磁比例制御弁の制御装置。 - 【請求項2】前記第2パルス幅変調回路がマイクロプロ
セッサに内蔵されたものであることを特徴とする請求項
1に記載された電磁比例制御弁の制御装置。 - 【請求項3】電磁比例制御弁のコイル電流を制御するフ
ィードバックループ内にパルス幅変調回路が設けられて
いる電磁比例制御弁の制御回路において、パルス幅変調
信号を受けて制御目標および周波数情報を分離する分離
回路が前記フィードバックループ外に設けられ、前記パ
ルス幅変調回路が前記周波数情報に対応した周波数と前
記制御目標に基づいたパルス幅とでパルス幅変調を行う
ものとなっていることを特徴とする電磁比例制御弁の制
御回路。 - 【請求項4】前記分離回路が、受けたパルスに同期して
一定幅のパルスを発生することで前記周波数情報の分離
を行うものであり、前記パルス幅変調回路が、前記の一
定幅のパルスに同期して動作するワンショット回路を含
み且つこれを用いてパルス幅変調を行うものであること
を特徴とする請求項3に記載された電磁比例制御弁の制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34372397A JP4039721B2 (ja) | 1997-11-28 | 1997-11-28 | 電磁比例制御弁の制御装置および制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34372397A JP4039721B2 (ja) | 1997-11-28 | 1997-11-28 | 電磁比例制御弁の制御装置および制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11159652A true JPH11159652A (ja) | 1999-06-15 |
| JP4039721B2 JP4039721B2 (ja) | 2008-01-30 |
Family
ID=18363760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34372397A Expired - Fee Related JP4039721B2 (ja) | 1997-11-28 | 1997-11-28 | 電磁比例制御弁の制御装置および制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4039721B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518075B1 (ko) * | 2003-01-25 | 2005-09-28 | (주)이앤에스시스템 | 배관용 스토핑 장치 |
| WO2007015485A1 (ja) * | 2005-08-02 | 2007-02-08 | Bosch Corporation | 電磁弁駆動制御方法 |
| US7795930B2 (en) | 2008-01-24 | 2010-09-14 | Fuji Electric Systems Co., Ltd. | Drive control apparatus for controlling drive of inductive load and drive control method for controlling the same |
| ITPD20110261A1 (it) * | 2011-08-03 | 2013-02-04 | Sit La Precisa Spa Con Socio Unico | Metodo e sistema di controllo di una unità valvolare modulante includente un elettromagnete |
| JP2018085439A (ja) * | 2016-11-24 | 2018-05-31 | 株式会社デンソーテン | 負荷駆動制御装置 |
-
1997
- 1997-11-28 JP JP34372397A patent/JP4039721B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518075B1 (ko) * | 2003-01-25 | 2005-09-28 | (주)이앤에스시스템 | 배관용 스토핑 장치 |
| WO2007015485A1 (ja) * | 2005-08-02 | 2007-02-08 | Bosch Corporation | 電磁弁駆動制御方法 |
| US7795930B2 (en) | 2008-01-24 | 2010-09-14 | Fuji Electric Systems Co., Ltd. | Drive control apparatus for controlling drive of inductive load and drive control method for controlling the same |
| ITPD20110261A1 (it) * | 2011-08-03 | 2013-02-04 | Sit La Precisa Spa Con Socio Unico | Metodo e sistema di controllo di una unità valvolare modulante includente un elettromagnete |
| WO2013017346A1 (en) * | 2011-08-03 | 2013-02-07 | Sit La Precisa S.P.A. Con Socio Unico | A method and a system for controlling a modulating valve unit including an electromagnet |
| JP2018085439A (ja) * | 2016-11-24 | 2018-05-31 | 株式会社デンソーテン | 負荷駆動制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4039721B2 (ja) | 2008-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10644629B2 (en) | Fan motor driving circuit, driving method, and cooling device and electronic machine using the same | |
| US4749927A (en) | Adaptive digitally controlled motor drive system and method | |
| JPH0580801A (ja) | パルス幅変調出力信号生成用デイジタル制御電子回路 | |
| US4364109A (en) | Control device of inverters | |
| US7649345B2 (en) | Power supply regulator with digital control | |
| JP2006029316A (ja) | マイクロコントローラを用いたファン制御システム | |
| EP0865153B1 (en) | Variable load inductance compensation for motor drive circuits | |
| US7509032B2 (en) | Motor drive control circuit and motor apparatus using the same | |
| JPH11159652A (ja) | 電磁比例制御弁の制御装置および制御回路 | |
| JPH05206771A (ja) | 自動出力電力制御回路 | |
| US11644521B1 (en) | Circuitry for compensating for gain and/or phase mismatch between voltage and current monitoring paths | |
| JP2005151792A (ja) | モータ制御回路 | |
| US4439716A (en) | Compensation apparatus for an electrohydraulic servovalve | |
| JPH0656937B2 (ja) | デジタル振幅調整装置 | |
| JPH07203672A (ja) | Pwm制御方式を用いた電源装置 | |
| US20260005658A1 (en) | Switching amplifier circuitry | |
| US5928340A (en) | Apparatus for translating a bias signal into one of two different bias signals for a switching device | |
| JPH0362740A (ja) | 送信出力制御装置 | |
| JPH0653268B2 (ja) | 超音波発振器 | |
| KR100281174B1 (ko) | 전자비례밸브구동제어회로 | |
| KR950007432B1 (ko) | Pll 서어보 제어회로 | |
| US5952950A (en) | Adaptable analog signal conversion | |
| KR100222075B1 (ko) | 고속응답기능을 갖는 주파수합성pll | |
| JPS62201087A (ja) | ブラシレスdcモ−タの速度制御装置 | |
| JP2001327084A (ja) | インバータ並列運転装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |