JPH11161564A - 記憶装置へのバストレース格納装置と方法および記録媒 体 - Google Patents

Abstract

(57)【要約】 【課題】バスのデータをトレースする場合に、トレース
専用メモリを持つとＨＷが増えてしまう。 【解決手段】バス管理回路１はバス１９がアドレス情報
かアドレスに対すデータか判断し、アドレス生成回路２
は記憶手段１４，１５，１６，１７に与えるアドレスを
生成し、データ生成回路３は記憶手段に書き込みのデー
タを生成し、トレース用データ生成回路４はトレース用
のデータを生成し、制御回路５は外部からの指示によっ
てトレースデータとバスのデータを記憶する記憶手段を
決定するとともに、アドレス選択保持手段６，７，８，
９、データ選択保持手段１０，１１，１２，１３を制御
し、トレースデータを記憶させる記憶保持手段に対して
の書き込みアドレスを生成し、記憶手段に対して書き込
み、読み出し制御信号を制御し、出力セレクタ２０は記
憶手段を選択する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は記憶装置へのバスト
レース格納装置と方法に関し、特にバスを使用する情報
処理装置において、メモリの一部を使用してバスのトレ
ース情報を記憶させておく記憶装置へのバストレース格
納装置と方法に関する。

【０００２】

【従来の技術】従来、装置開発でバスの状態を観測する
ため、外部測定機でバスの状態を観測していたが、近年
バスの動作速度がより高速になってきているため、外部
測定機での観測が難しくなってきた。

【０００３】そのため装置内部にバスの情報を格納して
観測するトレーサを設けることが多くなってきた。例え
ば、特開昭６２−２８６１３６号公報に示されているよ
うに、トレースデータの記憶装置として特別にトレース
用の記憶装置を用い、その記憶装置にトレースデータを
保存していた。

【０００４】次に、従来のメモリ装置へのバストレース
について図面を参照して説明する。

【０００５】図３は従来のメモリ装置へのバストレース
を示すブロック図である。

【０００６】トレースデータレジスタ２は、トレースデ
ータを一時格納するレジスタであり、トレースデータレ
ジスタ１からシフトレジスタ３にトレースデータが移さ
れ、トレース条件レジスタ４のデータと比較回路５で条
件が比較される。比較結果が一致すれば、トレースデー
タレジスタ２からトレースメモリ１にデータが格納され
る。このような構成では通常の運用では不要なハードウ
ェア（ＨＷ）が増えてしまっていた。その為トレースデ
ータを格納する記憶装置の容量は一般的に限られてお
り、十分なトレースデータを格納することができなかっ
た。

【０００７】

【発明が解決しようとする課題】上述した従来のメモリ
装置へのバストレースは、第１の問題点は、トレース用
の記憶装置を別途に設けると通常運用時には不要なＨＷ
が増えてしまう。

【０００８】その理由は、トレース用の記憶装置である
トレースメモリは通常運用時には使用しないからであ
る。

【０００９】第２の問題点は、不要なＨＷ量を少なくし
ようとすると、トレースできる領域が限られたものにな
ってしまう。

【００１０】その理由は、トレースデータを格納する記
憶装置の容量を少なくするからである。

【００１１】本発明の目的は、通常使用されている記憶
装置を、トレース用の記憶領域としても使用すること
で、余分なハード量を減らし、トレース領域を多くとる
記憶装置へのバストレース格納装置と方法を提供するこ
とにある。

【００１２】

【課題を解決するための手段】本発明の記憶装置へのバ
ストレース格納装置と方法は、バスに接続された記憶装
置において、ｎ個の記憶手段と、バスの情報からアドレ
スを生成させるアドレス生成手段と、バスの情報からデ
ータを生成させるデータ生成手段と、バスの情報をトレ
ースする為のデータを生成するトレース用データ生成手
段と、データのトレース結果を格納する為のアドレスを
発生させるトレース用アドレス生成手段と、ｎ個の記憶
手段それぞれに対応しアドレス生成手段からのアドレス
とトレース用アドレス生成手段から発生するアドレスと
を選択し保持するｎ個のアドレス選択保持手段と、ｎ個
の記憶手段それぞれに対応しデータ生成手段からのデー
タかトレース用データ生成回路からのデータかを選択し
保持するｎ個のデータ選択保持手段と、通常動作時には
アドレス生成手段のアドレスによって記憶手段の出力を
選択しトレース出力時にはトレース用アドレス生成手段
から生成されるアドレスによって記憶手段の出力を選択
する出力選択手段と、選択手段により選択されたデータ
を一時記憶するとともにトレースデータ出力時にはシフ
トレジスタにもなる出力保持手段と、通常動作の書き込
み時にはバス上のデータを該当する記憶手段に記憶する
指示とバス上のデータのトレース結果を該当する記憶手
段に記憶させる指示を出力し、通常動作の読み出し時に
は該当する記憶手段に対してデータ出力指示と該当する
記憶手段の出力を選択する出力選択手段への指示とバス
上のデータのトレース結果を該当する記憶手段に記憶さ
れる指示と、出力保持手段をバスへの出力保持手段とし
て動作させる指示を出力し、トース動作時には該当する
記憶手段に対してトレースデータ出力指示を行い、選択
手段に対して該当する記憶手段の出力を選択するように
指示し前記出力保持手段へ選択手段の出力を格納するよ
うに指示し、トレースデータ出力時には出力保持手段を
シフトレジスタとして動作させるように指示する制御回
路を設ける。

【００１３】

【発明の実施の形態】図１は本発明の記憶装置へのバス
トレース格納装置と方法の一実施の形態を示すブロック
図である。

【００１４】図１を参照すると、バス管理回路１は、バ
ス１９からの情報がアドレスの情報か、アドレスに対す
データかを判断する。

【００１５】アドレス生成回路２は、バス管理回路１の
情報から記憶手段１４，１５，１６，１７に与えるアド
レスを生成する。

【００１６】データ生成回路３は、バス管理回路１の情
報を元に、前記のアドレス生成回路２から生成されたア
ドレスの指す記憶手段１４，１５，１６，１７に対して
書き込みのデータを生成する。

【００１７】トレース用データ生成回路４は、バス管理
回路１からのアドレス情報、データ情報のそれぞれを受
け取り、制御回路５によって決められた条件に従って、
トレース用のデータを生成する。

【００１８】制御回路５は、外部からの指示によって、
トレースデータを記憶する記憶手段１４，１５，１６，
１７とバス１９のデータを記憶する記憶手段１４，１
５，１６，１７を決定するとともに、アドレス選択保持
手段６，７，８，９、データ選択保持手段１０，１１，
１２，１３を制御し、トレースデータを記憶させる記憶
保持手段に対しての書き込みアドレスを生成し、記憶手
段１４，１５，１６，１７に対して書き込み、読み出し
制御信号を制御し、出力記憶手段１８をデータレジスタ
かシフトレジスタに切り替える制御を行う。

【００１９】アドレス選択保持手段６，７，８，９は、
制御回路５の指示によって、アドレス生成回路２からの
アドレスか制御回路５からのトレース用のアドレスかを
選択して記憶する。

【００２０】データ選択保持手段１０，１１，１２，１
３は、制御回路５の指示によって、データ生成回路３か
らのデータかトレース用データ生成回路４からのデータ
かを選択して記憶する。

【００２１】記憶手段１４，１５，１６，１７は、制御
回路５の書き込み信号によりアドレス選択保持手段６，
７，８，９からのアドレスに、データ選択保持手段１
０，１１，１２，１３からのデータを記憶するととも
に、読み出し信号によりデータを出力する。

【００２２】出力選択回路は、制御回路５に従い、記憶
手段１４，１５，１６，１７の出力を一つ選択する。

【００２３】出力保持手段１８は、制御回路５の指示に
よってデータ出力保持手段として動作する場合、出力セ
レクタ２０からのデータを一時記憶してバス１９に出力
し、制御回路５によってシフトレジスタとして動作する
ように指示された場合は、一時的に記憶されたデータを
順次シフト動作して出力する。

【００２４】次に、本発明の実施の形態の動作につい
て、詳細に説明する。

【００２５】インターリーブの記憶装置では、記憶装置
をいくつかの単独で読み書きができるバンクに分割し、
このバンクの読み書きを少しずつずらしていくことによ
り、連続したアドレスへのアクセスが見かけ上、高速に
行うことが可能となる。メモリ１４，１５，１６，１７
それぞれを１バンクとして見なした場合、外部からの指
示によって、制御回路５は、どのメモリ１４，１５，１
６，１７をトレース用データの記憶メモリ単位、バスの
データ記憶単位かを決定する。その決定に従ってアドレ
スレジスタ６，７，８，９がアドレス生成回路２からの
アドレスを選択するのか、制御回路５からのアドレスを
選択かを決定する。

【００２６】データレジスタ１０，１１，１２，１３も
制御回路５の指示によってデータ生成回路３からのデー
タを選択するか、トレース用データ生成回路４からの情
報を選択するかを決定する。

【００２７】例えば、メモリ１４、メモリ１５をトレー
スデータを記憶するメモリ単位とし、メモリ１６、メモ
リ１７をバス１９のデータを記憶するメモリ単位とす
る。

【００２８】まずはバス１９からの書き込みが指示され
た場合を考える。バス１９からの情報がバス管理回路１
に入力された後、その情報はアドレス生成回路２、トレ
ース用データ生成回路４に入力される。アドレス生成回
路２は入力された情報からアドレスを生成し、アドレス
レジスタ６を通してメモリ１７にアドレスが入力され
る。

【００２９】制御回路５はトレース用の書き込みアドレ
スを生成し、アドレスレジスタ８を通してメモリ１５に
書き込みアドレスが入力される。前記のアドレスに対す
る情報がバス１９からバス管理回路１に入力され、バス
管理回路１からのデータをデータ生成回路３、トレース
用データ生成回路４のそれぞれが取り込む。データ生成
回路３に取り込まれたデータは、書き込みを指示されて
いる場合はデータレジスタ１０を通して、制御回路５か
ら書き込み信号が与えられたメモリ１７の書き込みアド
レスのラインに記憶される。一方、トレース用データ生
成回路４に取り込まれたデータは、データレジスタ１２
を通して、制御回路５から書き込み信号が与えられ、制
御回路５から生成された書き込みアドレスのラインへ記
憶される。

【００３０】メモリの書き込み速度はバスの動作速度よ
り遅いために、次のバスデータの書き込みを同じメモリ
に行うことはできない。したがって次のバスデータは、
バス管理回路１に入力された後、アドレス生成回路２、
トレース用データ生成回路４に入力される。アドレス生
成回路２は入力された情報からアドレスを生成し、アド
レスレジスタ７を通してメモリ１６にアドレスが入力さ
れる。制御回路５はトレース用の書き込みアドレスを生
成し、アドレスレジスタ９を通してメモリ１４に書き込
みアドレスが入力される。書き込みアドレスに対する情
報がバス１９からバス管理回路１に入力され、バス管理
回路１からのデータをデータ生成回路３、トレース用デ
ータ生成回路４のそれぞれが取り込む。データ生成回路
３に取り込まれたデータは、書き込みを指示されている
場合はデータレジスタ１１を通して、制御回路５から書
き込み信号が与えられたメモリ１６の書き込みアドレス
のラインに記憶される。一方、トレース用データ生成回
路４に取り込まれたデータは、データレジスタ１３を通
して、制御回路５から書き込み信号が与えられ、制御回
路５から生成された書き込みアドレスのライン記憶され
る。

【００３１】以上の場合の動作につて図２を参照して詳
細に説明する。図２は本発明の記憶装置へのバストレー
ス格納装置と方法の一実施の形態の動作を示すタイムチ
ャートである。

【００３２】アドレスレジスタ６に入力された書き込み
レジスタに対したデータ１はバスサイクル３のタイミン
グでメモリ１７に格納され、次の書き込みアドレスに対
してデータ２はアドレスレジスタ７で指示されたアドレ
スのメモリ１６に格納される。

【００３３】一方、トレースデータは、制御回路５で生
成されたアドレスｎ＋１がアドレスレジスタ８に入力さ
れ、バスサイクル３のタイミングでメモリ１５に格納さ
れ、次のトレースデータは制御回路５で生成されたアド
レスｎ＋１がアドレスレジスタ９に入力され、バスサイ
クル４のタイミングでメモリ１４に格納される。以後、
同様な動作を繰り返し、交互にメモリにバスのデータ、
トレースのデータが格納される。

【００３４】次はバスからの読み出しが指示された場合
を考える。バス１９からの情報がバス管理回路１に入力
された後、その情報はアドレス生成回路２、トレース用
データ生成回路４に入力される。アドレス生成回路２は
入力された情報からアドレスを生成し、アドレスレジス
タ６を通してメモリ１７にアドレスが入力される。

【００３５】アドレスが入力され、制御回路５から読み
出し信号が与えられるとメモリ１７から出力セレクタ２
０を通して、レジスタ１８にデータが一時記憶され、制
御回路５の指示によってレジスタ１８からバス１９に出
力される。この時のトレースデータは書き込み時と同様
にトレースデータを順次格納していく。以上が通常動作
である。

【００３６】ここでトレース情報を参照したい場合、外
部からトレースデータの出力を指示されると、制御回路
５は、読み出しアドレスを生成し、アドレスレジスタ８
を通してトレースデータが記憶されているメモリ１５に
読み出しアドレスと制御回路５からの読み出し信号が与
えられる。データは出力セレクタ２０を通して、制御回
路５からレジスタ１８に一時記憶する。その後、制御回
路５の指示によって、シフトレジスタに設定されたレジ
スタ１８は、トレースデータをスキャンアウトする。

【００３７】同様に次のトレースデータを出力する場合
は、制御回路５によってメモリ１４の読み出しアドレス
が生成され、アドレスレジスタ９を通してトレースデー
タが記憶されているメモリ１４に読み出しアドレスが入
力され、制御回路５からの読み出し信号が与えられると
データは出力セレクタ２０を通して、レジスタ１８に一
時記憶する。その後、制御回路５の指示によって、シフ
トレジスタに設定されたレジスタ１８は、次のデータを
スキャンアウトする。

【００３８】本発明の実施例では、メモリ１６，１７を
バスのデータを記憶するメモリ単位とし、メモリ１４，
１５をトレースデータを記憶するメモリ単位としたが、
メモリ１４，１５，１６，１７をバスのデータを記憶す
るメモリ単位して使用することもできる。つまり、バス
のデータを記憶しておくメモリとトレースデータを記憶
しておくメモリのメモリ単位の数は任意に選ぶことがで
きる。

【００３９】この時のトレース用のメモリ単位数ではバ
スのトレースデータを毎サイクル保存できないような場
合も考えられるが、その場合は、トレース用データ生成
回路の出力を複数サイクルのトレースデータをまとめて
出力するようにしてやれば、トレースデータ自体の情報
は減るが毎サイクル分のデータを格納することも可能と
なる。

【００４０】尚、前記説明した処理をコンピュータ２１
に実行させるためのプログラムを記録した記録媒体２２
を備える。

【００４１】

【発明の効果】以上説明したように、本発明の記憶装置
へのバストレース格納装置と方法は、第１の効果は、通
常運用時に不要となる回路を少なくできるとともに、多
くのトレースデータを取ることができる。

【００４２】その理由は、特別なトレースデータを記憶
しておくメモリを設けることがないからである。

【００４３】第２の効果は、バスの動作速度を落とすこ
となくクリティカルなタイミングでのトレースデータも
記憶することができる。

【００４４】その理由は、記憶装置内にトレース用のメ
モリを持っているからである。

【図面の簡単な説明】

【図１】本発明の記憶装置へのバストレース格納装置と
方法の一実施の形態を示すブロック図である。

【図２】本発明の記憶装置へのバストレース格納装置と
方法の一実施の形態の動作を示すタイムチャートであ
る。

【図３】従来のメモリ装置へのバストレースを示すブロ
ック図である。

【符号の説明】

１ バス管理回路 ２ アドレス生成回路 ３ データ生成回路 ４ トレース用データ生成回路 ５ 制御回路 ６，７，８，９ アドレス選択保持手段、アドレスレ
ジスタ １０，１１，１２，１３ データ選択保持手段、デー
タレジスタ １４，１５，１６，１７ 記憶手段、メモリ １８ 出力保持手段、レジスタ １９ バス ２０ 出力セレクタ ２１ コンピュータ ２２ 記録媒体

Claims (10)

【特許請求の範囲】
1. 【請求項１】 バスに接続された記憶装置において、ｎ
   個の記憶手段と、バスの情報からアドレスを生成させる
   アドレス生成手段と、バスの情報からデータを生成させ
   るデータ生成手段と、バスの情報をトレースする為のデ
   ータを生成するトレース用データ生成手段と、データの
   トレース結果を格納する為のアドレスを発生させるトレ
   ース用アドレス生成手段と、前記ｎ個の記憶手段それぞ
   れに対応し前記アドレス生成手段からのアドレスと前記
   トレース用アドレス生成手段から発生するアドレスとを
   選択し保持するｎ個のアドレス選択保持手段と、ｎ個の
   記憶手段それぞれに対応し前記データ生成手段からのデ
   ータかトレース用データ生成回路からのデータかを選択
   し保持するｎ個のデータ選択保持手段と、通常動作時に
   は前記アドレス生成手段のアドレスによって記憶手段の
   出力を選択しトレース出力時には前記トレース用アドレ
   ス生成手段から生成されるアドレスによって記憶手段の
   出力を選択する出力選択手段と、前記出力選択手段によ
   り選択されたデータを一時記憶するとともにトレースデ
   ータ出力時にはシフトレジスタにもなる出力保持手段
   と、通常動作の書き込み時にはバス上のデータを該当す
   る記憶手段に記憶する指示とバス上のデータのトレース
   結果を該当する記憶手段に記憶させる指示を出力し、通
   常動作の読み出し時には該当する記憶手段に対してデー
   タ出力指示と該当する記憶手段の出力を選択する出力選
   択手段への指示とバス上のデータのトレース結果を該当
   する記憶手段に記憶される指示と、前記出力保持手段を
   バスへの出力保持手段として動作させる指示を出力し、
   トース動作時には該当する記憶手段に対してトレースデ
   ータ出力指示を行い、前記選択手段に対して該当する記
   憶手段の出力を選択するように指示し前記出力保持手段
   へ前記選択手段の出力を格納するように指示し、トレー
   スデータ出力時には前記出力保持手段をシフトレジスタ
   として動作させるように指示する制御回路と、を備える
   ことを特徴とする記憶装置へのバストレース格納装置。
2. 【請求項２】 バスに接続された記憶装置において、ｎ
   個の記憶処理と、バスの情報からアドレスを生成させる
   アドレス生成処理と、バスの情報からデータを生成させ
   るデータ生成処理と、バスの情報をトレースする為のデ
   ータを生成するトレース用データ生成処理と、データの
   トレース結果を格納する為のアドレスを発生させるトレ
   ース用アドレス生成処理と、前記ｎ個の記憶処理それぞ
   れに対応し前記アドレス生成処理からのアドレスと前記
   トレース用アドレス生成処理から発生するアドレスとを
   選択し保持するｎ個のアドレス選択保持処理と、ｎ個の
   記憶処理それぞれに対応し前記データ生成処理からのデ
   ータかトレース用データ生成回路からのデータかを選択
   し保持するｎ個のデータ選択保持処理と、通常動作時に
   は前記アドレス生成処理のアドレスによって記憶処理の
   出力を選択しトレース出力時には前記トレース用アドレ
   ス生成処理から生成されるアドレスによって記憶処理の
   出力を選択する出力選択処理と、前記出力選択処理によ
   り選択されたデータを一時記憶するとともにトレースデ
   ータ出力時にはシフトレジスタにもなる出力保持処理
   と、通常動作の書き込み時にはバス上のデータを該当す
   る記憶処理に記憶する指示とバス上のデータのトレース
   結果を該当する記憶処理に記憶させる指示を出力し、通
   常動作の読み出し時には該当する記憶処理に対してデー
   タ出力指示と該当する記憶処理の出力を選択する出力選
   択処理への指示とバス上のデータのトレース結果を該当
   する記憶処理に記憶される指示と、前記出力保持処理を
   バスへの出力保持処理として動作させる指示を出力し、
   トース動作時には該当する記憶処理に対してトレースデ
   ータ出力指示を行い、前記選択処理に対して該当する記
   憶処理の出力を選択するように指示し前記出力保持処理
   へ前記選択処理の出力を格納するように指示し、トレー
   スデータ出力時には前記出力保持処理をシフトレジスタ
   として動作させるように指示する制御処理と、をコンピ
   ュータに実行させるためのプログラムを記録したことを
   特徴とする記録媒体。
3. 【請求項３】 バスに接続された記憶装置で、通常は全
   バンクをインターリーブ用のバンクとして使用する記憶
   装置に対して外部の指示によって、通常動作用のバンク
   とトレースデータ記憶用のバンクに分割し、また各バン
   クに書き込み読み出し指示を行い、バスのデータとトレ
   ースのデータをそれぞれ割り当てられたバンクに記憶さ
   せるせることを特徴とする記憶装置へのバストレース格
   納方法。
4. 【請求項４】 バスに接続された記憶装置で、通常は全
   バンクをインターリーブ用のバンクとして使用する記憶
   装置に対して外部の指示によって、通常動作用のバンク
   とトレースデータ記憶用のバンクに分割し、また各バン
   クに書き込み読み出し指示を行い、バスのデータとトレ
   ースのデータをそれぞれ割り当てられたバンクに記憶さ
   せるせることをコンピュータに実行させるためのプログ
   ラムを記録したことを特徴とする記録媒体。
5. 【請求項５】 記憶装置をいくつかの単独で読み書きが
   できるバンクに分割し、バンクの読み書きを少しずつず
   らしていくことにより、複数の記憶装置それぞれを１バ
   ンクとして見なし、外部からの指示によって、どのメモ
   リをトレース用データの記憶メモリ単位か、バスのデー
   タ記憶単位かを決定することを特徴とする記憶装置への
   バストレース格納方法。
6. 【請求項６】 記憶装置をいくつかの単独で読み書きが
   できるバンクに分割し、バンクの読み書きを少しずつず
   らしていくことにより、複数の記憶装置それぞれを１バ
   ンクとして見なし、外部からの指示によって、どのメモ
   リをトレース用データの記憶メモリ単位か、バスのデー
   タ記憶単位かを決定することをコンピュータに実行させ
   るためのプログラムを記録したことを特徴とする記録媒
   体。
7. 【請求項７】 複数の記憶装置の内の数個をバスのデー
   タを記憶するメモリ単位とし、複数の記憶装置の内の残
   りの記憶装置をトレースデータを記憶するメモリ単位と
   するように記憶装置を予め特定したことを特徴とする記
   憶装置へのバストレース格納方法。
8. 【請求項８】 複数の記憶装置の内の数個をバスのデー
   タを記憶するメモリ単位とし、複数の記憶装置の内の残
   りの記憶装置をトレースデータを記憶するメモリ単位と
   するように記憶装置を予め特定したことをコンピュータ
   に実行させるためのプログラムを記録したことを特徴と
   する記録媒体。
9. 【請求項９】 複数の記憶装置をバスのデータを記憶し
   ておくメモリとトレースデータを記憶しておくメモリの
   メモリ単位の数を任意に選ぶことを特徴とする記憶装置
   へのバストレース格納方法。
10. 【請求項１０】 複数の記憶装置をバスのデータを記憶
    しておくメモリとトレースデータを記憶しておくメモリ
    のメモリ単位の数を任意に選ぶことをコンピュータに実
    行させるためのプログラムを記録したことを特徴とする
    記録媒体。