JPH11162843A - 半導体装置製造用のマスク及びその製造方法 - Google Patents
半導体装置製造用のマスク及びその製造方法Info
- Publication number
- JPH11162843A JPH11162843A JP34580397A JP34580397A JPH11162843A JP H11162843 A JPH11162843 A JP H11162843A JP 34580397 A JP34580397 A JP 34580397A JP 34580397 A JP34580397 A JP 34580397A JP H11162843 A JPH11162843 A JP H11162843A
- Authority
- JP
- Japan
- Prior art keywords
- type silicon
- thin film
- silicon substrate
- type
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【目的】転写領域の膜厚を薄くしても破損が生じにくい
半導体装置製造用のマスク及びその製造方法を提供す
る。 【構成】 半導体装置製造用のマスクは、薄膜状の部材
(4)と、前記薄膜状の部材を支持する桟状の部材
(3)と、前記薄膜状の部材と前記桟状の部材との境界
付近(5)に設けられかつ該境界付近の厚みを連続的に
変化させる部材とを備えている。半導体装置製造用のマ
スクの薄膜の部分から桟の部分にかけての厚みが連続的
に変化しているので、薄膜の部分と桟の部分との境界に
応力が集中せず、破損の発生を抑制することができる。
また、薄膜状の部材の導電型をP型とすることにより、
歪みの形式は圧力ではなく張力となり、膜が破損するこ
とはなくなる。
半導体装置製造用のマスク及びその製造方法を提供す
る。 【構成】 半導体装置製造用のマスクは、薄膜状の部材
(4)と、前記薄膜状の部材を支持する桟状の部材
(3)と、前記薄膜状の部材と前記桟状の部材との境界
付近(5)に設けられかつ該境界付近の厚みを連続的に
変化させる部材とを備えている。半導体装置製造用のマ
スクの薄膜の部分から桟の部分にかけての厚みが連続的
に変化しているので、薄膜の部分と桟の部分との境界に
応力が集中せず、破損の発生を抑制することができる。
また、薄膜状の部材の導電型をP型とすることにより、
歪みの形式は圧力ではなく張力となり、膜が破損するこ
とはなくなる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置製造用
のマスク及びその製造方法に関し、特に、半導体装置を
製造するためにX線や荷電粒子線(電子線やイオンビー
ム等)に対して感応するターゲット(例えば、感応基
板)に所定のパターンを転写するためのマスク及びその
製造方法に関する。
のマスク及びその製造方法に関し、特に、半導体装置を
製造するためにX線や荷電粒子線(電子線やイオンビー
ム等)に対して感応するターゲット(例えば、感応基
板)に所定のパターンを転写するためのマスク及びその
製造方法に関する。
【0002】
【従来の技術】近年、半導体集積回路技術の進展はめざ
ましく、半導体装置の小型化、高集積化の傾向も著し
い。半導体ウェハに集積回路パターンを焼き付けるため
のリソグラフィー装置としては、これまで光を用いたい
わゆる光ステッパー装置が一般的であったが、回路パタ
ーンの微細化が進むにつれて光の解像限界が懸念されて
きた。このため、電子線、イオンビーム、X線を用いた
リソグラフィー装置の検討、開発が盛んに行われ、所定
パターンを有するマスクに電子線、イオンビーム、また
はX線などを照射し、その照射範囲にあるパターンを投
影光学系によりウェハに縮小転写する荷電粒子線縮小転
写装置やX線縮小転写装置が提案されている。
ましく、半導体装置の小型化、高集積化の傾向も著し
い。半導体ウェハに集積回路パターンを焼き付けるため
のリソグラフィー装置としては、これまで光を用いたい
わゆる光ステッパー装置が一般的であったが、回路パタ
ーンの微細化が進むにつれて光の解像限界が懸念されて
きた。このため、電子線、イオンビーム、X線を用いた
リソグラフィー装置の検討、開発が盛んに行われ、所定
パターンを有するマスクに電子線、イオンビーム、また
はX線などを照射し、その照射範囲にあるパターンを投
影光学系によりウェハに縮小転写する荷電粒子線縮小転
写装置やX線縮小転写装置が提案されている。
【0003】図3は、このような荷電粒子線縮小転写装
置あるいはX線縮小転写装置に用いられる従来のマスク
の構成の一部を示す概念図であり、図3(a)は上面
図、図3(b)は側面側からみた断面図である。
置あるいはX線縮小転写装置に用いられる従来のマスク
の構成の一部を示す概念図であり、図3(a)は上面
図、図3(b)は側面側からみた断面図である。
【0004】図3に示される従来のマスクは、1つのシ
リコンウェハから作成されたものであり、例えば1μm
程度の厚さ(図3(b)の上下方向)を有する薄膜34
と、この薄膜34に垂直に形成され、例えば1mm程度
の厚さ(図3(b)の上下方向)と100μm程度の幅
(図3(b)の横方向)を有する桟33とを備えてい
る。
リコンウェハから作成されたものであり、例えば1μm
程度の厚さ(図3(b)の上下方向)を有する薄膜34
と、この薄膜34に垂直に形成され、例えば1mm程度
の厚さ(図3(b)の上下方向)と100μm程度の幅
(図3(b)の横方向)を有する桟33とを備えてい
る。
【0005】桟33は、薄膜34を支持する部材であ
り、薄膜34の表面または裏面上に線状または格子状に
形成されている。また、各桟33の間にある薄膜34
は、転写領域31を形成する。薄膜34の転写領域31
以外の領域、すなわち桟33が形成されている領域は非
転写領域32を形成する。すなわち、転写領域31は電
子線等の荷電粒子線が透過しやすい厚さの薄膜34で形
成されている。
り、薄膜34の表面または裏面上に線状または格子状に
形成されている。また、各桟33の間にある薄膜34
は、転写領域31を形成する。薄膜34の転写領域31
以外の領域、すなわち桟33が形成されている領域は非
転写領域32を形成する。すなわち、転写領域31は電
子線等の荷電粒子線が透過しやすい厚さの薄膜34で形
成されている。
【0006】この転写領域31上に、荷電粒子線を散乱
させる図示しない散乱体を形成することにより、パター
ンが形成される。パターンが形成された転写領域31に
おいては、散乱体が形成されていない部分でだけ荷電粒
子線の散乱が少なく転写光学系のコントラスト開口を通
過する。この通過した荷電粒子線が感応基板に照射され
る。このような原理に基づくマスクを散乱メンブレンマ
スクという。
させる図示しない散乱体を形成することにより、パター
ンが形成される。パターンが形成された転写領域31に
おいては、散乱体が形成されていない部分でだけ荷電粒
子線の散乱が少なく転写光学系のコントラスト開口を通
過する。この通過した荷電粒子線が感応基板に照射され
る。このような原理に基づくマスクを散乱メンブレンマ
スクという。
【0007】散乱メンブレンマスクの場合、転写領域3
1における散乱体が形成されていない部分での荷電粒子
線の吸収や散乱を抑え、また荷電粒子線の吸収によるマ
スクの温度上昇に伴う転写精度の劣化などを防止するた
めには、転写領域31を形成する薄膜34の厚さを薄く
するとともに、この薄くした薄膜34を熱的及び強度的
に保持する構造が必要となる。
1における散乱体が形成されていない部分での荷電粒子
線の吸収や散乱を抑え、また荷電粒子線の吸収によるマ
スクの温度上昇に伴う転写精度の劣化などを防止するた
めには、転写領域31を形成する薄膜34の厚さを薄く
するとともに、この薄くした薄膜34を熱的及び強度的
に保持する構造が必要となる。
【0008】一方、貫通孔パターンによって薄膜34の
転写領域31上にパターンを形成した散乱ステンシルマ
スクにおいても、薄膜34の膜厚が厚すぎると荷電粒子
線の吸収による発熱によってマスクに大きな熱変形が生
じてしまう。このため、散乱ステンシルマスクにおいて
も、薄膜34の膜厚をある程度薄くする必要がある。
転写領域31上にパターンを形成した散乱ステンシルマ
スクにおいても、薄膜34の膜厚が厚すぎると荷電粒子
線の吸収による発熱によってマスクに大きな熱変形が生
じてしまう。このため、散乱ステンシルマスクにおいて
も、薄膜34の膜厚をある程度薄くする必要がある。
【0009】従って、散乱メンブレンマスク及び散乱ス
テンシルマスクのいずれも、転写領域31の膜厚をそれ
ぞれの機能を達成できる薄さにする必要があるととも
に、この薄い薄膜34を保持する構造が必要となる。こ
の構造は、図3に示す桟33によって達成することがで
きる。
テンシルマスクのいずれも、転写領域31の膜厚をそれ
ぞれの機能を達成できる薄さにする必要があるととも
に、この薄い薄膜34を保持する構造が必要となる。こ
の構造は、図3に示す桟33によって達成することがで
きる。
【0010】図3に示される従来のマスクは、図4に示
されるような方法で製造することができる。まず、P型
シリコン基板41を準備する(図4(a))。この場
合、P型シリコン基板41の裏面はシリコン単結晶の
(110)面とし、かつP型シリコン基板41の表面に
垂直な面をシリコン単結晶の(111)面とする。
されるような方法で製造することができる。まず、P型
シリコン基板41を準備する(図4(a))。この場
合、P型シリコン基板41の裏面はシリコン単結晶の
(110)面とし、かつP型シリコン基板41の表面に
垂直な面をシリコン単結晶の(111)面とする。
【0011】次に、P型シリコン基板41に対してイオ
ン注入42などでN型不純物を均一に拡散することによ
って、P型シリコン基板41の表面上にN型シリコンの
薄膜34を形成する(図4(b))。
ン注入42などでN型不純物を均一に拡散することによ
って、P型シリコン基板41の表面上にN型シリコンの
薄膜34を形成する(図4(b))。
【0012】次に、P型シリコン基板41の裏面上でか
つP型シリコン基板41の桟33を形成する部分を覆う
ように窒化珪素などからなるエッチング用のマスク層4
3を形成する(図4(c))。
つP型シリコン基板41の桟33を形成する部分を覆う
ように窒化珪素などからなるエッチング用のマスク層4
3を形成する(図4(c))。
【0013】次に、P型シリコン基板41を水酸化カリ
ウム(KOH)水溶液などのエッチング液に浸すととも
に、P型シリコン基板41の裏面側とエッチング用の電
極44との間に、電圧を印加する。この印加電圧は、電
極44を正とした直流電圧である。水酸化カリウム(K
OH)水溶液によるシリコン結晶のエッチングでは、
(100)面はエッチングが進むが、(111)面に対
してはエッチングが進行しない。また、エッチングは、
P型シリコン基板41とN型シリコンの薄膜34とが形
成するPN接合面まで進行すると、N型領域では電流が
流れずエッチングが起きないため、PN接合面でエッチ
ングが停止する。このため、N型シリコンの薄膜34に
対して垂直な側壁を有する桟33がエッチング用のマス
ク層43とN型シリコンの薄膜34との間に形成され、
かつ桟33に対応する部分以外のP型シリコン基板41
はエッチングにより除去される(図4(d))。エッチ
ング用のマスク層43は必要に応じて除去される。
ウム(KOH)水溶液などのエッチング液に浸すととも
に、P型シリコン基板41の裏面側とエッチング用の電
極44との間に、電圧を印加する。この印加電圧は、電
極44を正とした直流電圧である。水酸化カリウム(K
OH)水溶液によるシリコン結晶のエッチングでは、
(100)面はエッチングが進むが、(111)面に対
してはエッチングが進行しない。また、エッチングは、
P型シリコン基板41とN型シリコンの薄膜34とが形
成するPN接合面まで進行すると、N型領域では電流が
流れずエッチングが起きないため、PN接合面でエッチ
ングが停止する。このため、N型シリコンの薄膜34に
対して垂直な側壁を有する桟33がエッチング用のマス
ク層43とN型シリコンの薄膜34との間に形成され、
かつ桟33に対応する部分以外のP型シリコン基板41
はエッチングにより除去される(図4(d))。エッチ
ング用のマスク層43は必要に応じて除去される。
【0014】
【発明が解決しようとする課題】しかしながら、図3に
示されるような従来のマスクでは、薄膜34と桟33と
の境界がほぼ直角であり、しかも薄膜34の厚さ1μm
程度から桟33の厚さ1mmに急激に変化している。こ
のため、薄膜34と桟33の境界部分35に応力が集中
し、破損しやすいという問題点があった。
示されるような従来のマスクでは、薄膜34と桟33と
の境界がほぼ直角であり、しかも薄膜34の厚さ1μm
程度から桟33の厚さ1mmに急激に変化している。こ
のため、薄膜34と桟33の境界部分35に応力が集中
し、破損しやすいという問題点があった。
【0015】特に散乱メンブレンマスクでは、極端に薄
膜34の厚さを薄くする必要があるため、強度の強いマ
スク構造が要望されていた。
膜34の厚さを薄くする必要があるため、強度の強いマ
スク構造が要望されていた。
【0016】本発明の目的は、上述の従来技術における
問題点に鑑み、転写領域の膜厚を薄くしても破損などが
生じにくい半導体装置製造用のマスク及びその製造方法
を提供することである。
問題点に鑑み、転写領域の膜厚を薄くしても破損などが
生じにくい半導体装置製造用のマスク及びその製造方法
を提供することである。
【0017】
【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の発明では、半導体装置製造用のマ
スクは、薄膜状の部材と、前記薄膜状の部材を支持する
桟状の部材と、前記薄膜状の部材と前記桟状の部材との
境界付近に設けられかつ該境界付近の厚みを連続的に変
化させる部材とを備えている。これにより、半導体装置
製造用のマスクにおいて薄膜状の部材と桟状の部材との
境界部分に応力が集中せず、破損が生じにくくなる。
に、請求項1に記載の発明では、半導体装置製造用のマ
スクは、薄膜状の部材と、前記薄膜状の部材を支持する
桟状の部材と、前記薄膜状の部材と前記桟状の部材との
境界付近に設けられかつ該境界付近の厚みを連続的に変
化させる部材とを備えている。これにより、半導体装置
製造用のマスクにおいて薄膜状の部材と桟状の部材との
境界部分に応力が集中せず、破損が生じにくくなる。
【0018】また、請求項2に記載の発明では、請求項
1に記載の半導体装置製造用のマスクにおいて、前記桟
状の部材は前記薄膜状の部材上で線状または格子状に形
成されているよう構成される。これにより、薄膜状の部
材を桟状の部材で確実に支持することができる。
1に記載の半導体装置製造用のマスクにおいて、前記桟
状の部材は前記薄膜状の部材上で線状または格子状に形
成されているよう構成される。これにより、薄膜状の部
材を桟状の部材で確実に支持することができる。
【0019】また、請求項3に記載の発明では、半導体
装置製造用のマスクは、第1導電型の半導体の薄膜と、
前記薄膜を支持する第2導電型の半導体の桟と、前記薄
膜と接触しかつ前記桟側に凸となる曲面形状を有するよ
うに前記薄膜と前記桟との間に形成された第1導電型の
半導体部分であって、該第1導電型の半導体部分は前記
桟とPN接合を形成し、かつ前記曲面形状の裾部分は前
記桟の幅を超えているものとを備えている。これによ
り、半導体装置製造用のマスクにおいて薄膜と桟との境
界部分に応力が集中せず、破損が生じにくくなる。ま
た、薄膜と桟との境界部分の曲面形状は、微細であって
も確実に形成することができる。
装置製造用のマスクは、第1導電型の半導体の薄膜と、
前記薄膜を支持する第2導電型の半導体の桟と、前記薄
膜と接触しかつ前記桟側に凸となる曲面形状を有するよ
うに前記薄膜と前記桟との間に形成された第1導電型の
半導体部分であって、該第1導電型の半導体部分は前記
桟とPN接合を形成し、かつ前記曲面形状の裾部分は前
記桟の幅を超えているものとを備えている。これによ
り、半導体装置製造用のマスクにおいて薄膜と桟との境
界部分に応力が集中せず、破損が生じにくくなる。ま
た、薄膜と桟との境界部分の曲面形状は、微細であって
も確実に形成することができる。
【0020】また、請求項4に記載の発明では、半導体
装置製造用のマスクの製造方法は、P型シリコン基板を
準備する工程と、前記P型シリコン基板の表面上にN型
シリコン薄膜を形成する工程と、前記P型シリコン基板
にN型不純物を局所的に注入または拡散することによっ
て、前記P型シリコン基板の一部からなりかつ前記N型
シリコン薄膜に実質的に垂直に形成される桟に対応する
部分と前記N型シリコン薄膜との間にN型領域を形成す
る工程であって、該N型領域は前記N型シリコン薄膜と
接触しかつ前記P型シリコン基板側に凸となる曲面形状
を有して前記P型シリコン基板とPN接合を形成し、そ
して前記曲面形状の裾部分は前記P型シリコン基板の前
記桟に対応する部分の幅を超えているものと、前記N型
シリコン薄膜と前記N型領域と前記P型シリコン基板の
前記桟に対応する部分とを残して前記P型シリコン基板
をエッチングする工程とを備えている。これにより、薄
膜の部分と桟の部分との境界部分に応力が集中せず、破
損が生じにくい半導体装置製造用のマスクを的確に製造
することができる。また、薄膜の部分と桟の部分との境
界部分の曲面形状は、微細であっても確実に形成するこ
とができる。
装置製造用のマスクの製造方法は、P型シリコン基板を
準備する工程と、前記P型シリコン基板の表面上にN型
シリコン薄膜を形成する工程と、前記P型シリコン基板
にN型不純物を局所的に注入または拡散することによっ
て、前記P型シリコン基板の一部からなりかつ前記N型
シリコン薄膜に実質的に垂直に形成される桟に対応する
部分と前記N型シリコン薄膜との間にN型領域を形成す
る工程であって、該N型領域は前記N型シリコン薄膜と
接触しかつ前記P型シリコン基板側に凸となる曲面形状
を有して前記P型シリコン基板とPN接合を形成し、そ
して前記曲面形状の裾部分は前記P型シリコン基板の前
記桟に対応する部分の幅を超えているものと、前記N型
シリコン薄膜と前記N型領域と前記P型シリコン基板の
前記桟に対応する部分とを残して前記P型シリコン基板
をエッチングする工程とを備えている。これにより、薄
膜の部分と桟の部分との境界部分に応力が集中せず、破
損が生じにくい半導体装置製造用のマスクを的確に製造
することができる。また、薄膜の部分と桟の部分との境
界部分の曲面形状は、微細であっても確実に形成するこ
とができる。
【0021】また、請求項5に記載の発明では、半導体
装置製造用のマスクの製造方法は、P型シリコン基板を
準備する工程と、前記P型シリコン基板の表面上にN型
シリコン薄膜を形成する工程と、前記N型シリコン薄膜
上に第1のマスク層を形成する工程と、前記P型シリコ
ン基板の一部からなりかつ前記N型シリコン薄膜に実質
的に垂直に形成される桟に対応する部分の上にある前記
N型シリコン薄膜上の前記第1のマスク層をエッチング
して開口を形成する工程と、前記開口を介して前記P型
シリコン基板と前記N型シリコン薄膜との間に形成され
たPN接合面よりも深くN型不純物を注入または拡散す
ることによって、前記N型シリコン薄膜と接触しかつ前
記P型シリコン基板側に凸となる曲面形状を有するN型
領域を形成する工程であって、前記N型領域は前記P型
シリコン基板とPN接合を形成し、かつ前記曲面形状の
裾部分は前記P型シリコン基板の前記桟に対応する部分
の幅を超えているものと、前記P型シリコン基板の裏面
上でかつ前記桟に対応する部分を覆う領域に第2のマス
ク層を形成する工程と、前記第2のマスク層をエッチン
グマスクとし、前記N型シリコン薄膜と前記N型領域と
前記P型シリコン基板の前記桟に対応する部分とを残し
て前記P型シリコン基板をエッチングする工程とを備え
ている。これにより、薄膜の部分と桟の部分との境界部
分に応力が集中せず、破損が生じにくい半導体装置製造
用のマスクを的確に製造することができる。また、薄膜
の部分と桟の部分との境界部分の曲面形状は、微細であ
っても確実に形成することができる。
装置製造用のマスクの製造方法は、P型シリコン基板を
準備する工程と、前記P型シリコン基板の表面上にN型
シリコン薄膜を形成する工程と、前記N型シリコン薄膜
上に第1のマスク層を形成する工程と、前記P型シリコ
ン基板の一部からなりかつ前記N型シリコン薄膜に実質
的に垂直に形成される桟に対応する部分の上にある前記
N型シリコン薄膜上の前記第1のマスク層をエッチング
して開口を形成する工程と、前記開口を介して前記P型
シリコン基板と前記N型シリコン薄膜との間に形成され
たPN接合面よりも深くN型不純物を注入または拡散す
ることによって、前記N型シリコン薄膜と接触しかつ前
記P型シリコン基板側に凸となる曲面形状を有するN型
領域を形成する工程であって、前記N型領域は前記P型
シリコン基板とPN接合を形成し、かつ前記曲面形状の
裾部分は前記P型シリコン基板の前記桟に対応する部分
の幅を超えているものと、前記P型シリコン基板の裏面
上でかつ前記桟に対応する部分を覆う領域に第2のマス
ク層を形成する工程と、前記第2のマスク層をエッチン
グマスクとし、前記N型シリコン薄膜と前記N型領域と
前記P型シリコン基板の前記桟に対応する部分とを残し
て前記P型シリコン基板をエッチングする工程とを備え
ている。これにより、薄膜の部分と桟の部分との境界部
分に応力が集中せず、破損が生じにくい半導体装置製造
用のマスクを的確に製造することができる。また、薄膜
の部分と桟の部分との境界部分の曲面形状は、微細であ
っても確実に形成することができる。
【0022】また、請求項6に記載の発明では、請求項
4または5に記載の半導体装置製造用のマスクの製造方
法において、前記P型シリコン基板をエッチングする工
程は、前記P型シリコン基板をエッチング液に浸しかつ
前記P型シリコン基板と前記N型シリコン薄膜との間に
電圧を印加することによって前記P型シリコン基板を裏
面からエッチングし、PN接合面でエッチングが停止す
る特性を用いてエッチングを終了するよう構成される。
これにより、薄膜の部分と桟の部分との境界部分の曲面
形状を確実に形成することができる。
4または5に記載の半導体装置製造用のマスクの製造方
法において、前記P型シリコン基板をエッチングする工
程は、前記P型シリコン基板をエッチング液に浸しかつ
前記P型シリコン基板と前記N型シリコン薄膜との間に
電圧を印加することによって前記P型シリコン基板を裏
面からエッチングし、PN接合面でエッチングが停止す
る特性を用いてエッチングを終了するよう構成される。
これにより、薄膜の部分と桟の部分との境界部分の曲面
形状を確実に形成することができる。
【0023】また、請求項7に記載の発明では、請求項
6に記載の半導体装置製造用のマスクの製造方法におい
て、前記P型シリコン基板の裏面をシリコンの(11
0)面としかつ前記N型シリコン薄膜に実質的に垂直に
形成される前記桟の側壁面をシリコンの(111)面と
するよう構成される。これにより、N型シリコン薄膜に
実質的に垂直に形成される桟を的確に形成することがで
きる。
6に記載の半導体装置製造用のマスクの製造方法におい
て、前記P型シリコン基板の裏面をシリコンの(11
0)面としかつ前記N型シリコン薄膜に実質的に垂直に
形成される前記桟の側壁面をシリコンの(111)面と
するよう構成される。これにより、N型シリコン薄膜に
実質的に垂直に形成される桟を的確に形成することがで
きる。
【0024】また、請求項8に記載の発明では、請求項
4〜7のいずれか1項に記載の半導体装置製造用のマス
クの製造方法において、前記第1のマスク層または第2
のマスク層は、窒化膜または酸化膜あるいはこれらの組
み合わせからなるよう構成される。これにより、エッチ
ング精度と製造工程の効率化が可能となる。
4〜7のいずれか1項に記載の半導体装置製造用のマス
クの製造方法において、前記第1のマスク層または第2
のマスク層は、窒化膜または酸化膜あるいはこれらの組
み合わせからなるよう構成される。これにより、エッチ
ング精度と製造工程の効率化が可能となる。
【0025】また、請求項9に記載の発明では、請求項
4に記載の半導体装置製造用のマスクの製造方法におい
て、前記エッチングする工程の終了後、前記N型シリコ
ン薄膜にP型不純物をイオン注入または拡散によってド
ーピングし、前記N型シリコン薄膜の導電型をP型に変
えるよう構成される。これにより、薄膜部分はP型に変
換されているので、応力の形式が張力となり、パターン
形成を行ったときに薄膜部分が破損することはない。
4に記載の半導体装置製造用のマスクの製造方法におい
て、前記エッチングする工程の終了後、前記N型シリコ
ン薄膜にP型不純物をイオン注入または拡散によってド
ーピングし、前記N型シリコン薄膜の導電型をP型に変
えるよう構成される。これにより、薄膜部分はP型に変
換されているので、応力の形式が張力となり、パターン
形成を行ったときに薄膜部分が破損することはない。
【0026】
【発明の実施の形態】以下、本発明に係る半導体装置製
造用のマスクにつき図面を参照して説明する。図1は、
本発明の一実施形態に係る半導体装置製造用のマスクの
構成の一部を示す概念図であり、図1(a)は上面図、
図1(b)は側面側からみた断面図である。
造用のマスクにつき図面を参照して説明する。図1は、
本発明の一実施形態に係る半導体装置製造用のマスクの
構成の一部を示す概念図であり、図1(a)は上面図、
図1(b)は側面側からみた断面図である。
【0027】これらの図に示される半導体装置製造用の
マスクは、例えば1μm程度の厚さ(図1(b)の上下
方向)を有するN型シリコンなどからなる薄膜4と、こ
の薄膜4に垂直に形成されかつ薄膜4を支持する、例え
ば1mm程度の厚さ(図1(b)の上下方向)と100
μm程度の幅(図1(b)の横方向)を有するP型シリ
コンなどからなる桟3とを備えている。薄膜4は転写領
域1を有し、この転写領域1には、図示しない散乱体に
よるパターンが形成されている。薄膜4の桟3が形成さ
れている領域および後述する領域6の裾部分が形成され
ている桟3と薄膜4の転写領域1との間の境界付近は、
非転写領域2を形成する。
マスクは、例えば1μm程度の厚さ(図1(b)の上下
方向)を有するN型シリコンなどからなる薄膜4と、こ
の薄膜4に垂直に形成されかつ薄膜4を支持する、例え
ば1mm程度の厚さ(図1(b)の上下方向)と100
μm程度の幅(図1(b)の横方向)を有するP型シリ
コンなどからなる桟3とを備えている。薄膜4は転写領
域1を有し、この転写領域1には、図示しない散乱体に
よるパターンが形成されている。薄膜4の桟3が形成さ
れている領域および後述する領域6の裾部分が形成され
ている桟3と薄膜4の転写領域1との間の境界付近は、
非転写領域2を形成する。
【0028】薄膜4上には、酸化珪素(SiO2)など
からなる層8が形成され、層8の桟3に対向する部分に
は開口部9が設けられている。この層8は、必要に応じ
て除去してもよい。
からなる層8が形成され、層8の桟3に対向する部分に
は開口部9が設けられている。この層8は、必要に応じ
て除去してもよい。
【0029】また、薄膜4と桟3との間には、桟3側に
凸となるガウシアン分布状の曲面形状7を有するN型シ
リコンなどからなる領域6が形成されている。この領域
6の裾部分は、桟3の幅を超えて形成されている。
凸となるガウシアン分布状の曲面形状7を有するN型シ
リコンなどからなる領域6が形成されている。この領域
6の裾部分は、桟3の幅を超えて形成されている。
【0030】領域6の裾部分により、薄膜4と桟3との
境界付近5ではなだらかな曲面形状が形成され、薄膜4
(厚さは1μm程度)から桟3(厚さは1mm程度)に
かけて厚みが連続的に変化している。この境界付近5の
厚みの連続的な変化により、境界付近5にかかる応力が
分散され、薄膜4と桟3との強度を増すことができる。
従って、半導体装置製造用のマスクにおける破損の発生
を抑制することができる。
境界付近5ではなだらかな曲面形状が形成され、薄膜4
(厚さは1μm程度)から桟3(厚さは1mm程度)に
かけて厚みが連続的に変化している。この境界付近5の
厚みの連続的な変化により、境界付近5にかかる応力が
分散され、薄膜4と桟3との強度を増すことができる。
従って、半導体装置製造用のマスクにおける破損の発生
を抑制することができる。
【0031】次に、このような構成の半導体装置製造用
のマスクの製造方法について説明する。図2は、図1に
示される半導体装置製造用のマスクの製造方法を概念的
に示す概略図であり、図1(b)の一部分にほぼ対応す
る断面図である。
のマスクの製造方法について説明する。図2は、図1に
示される半導体装置製造用のマスクの製造方法を概念的
に示す概略図であり、図1(b)の一部分にほぼ対応す
る断面図である。
【0032】まず、例えば1mm程度の厚みを有するP
型シリコン基板11を準備する(図2(a))。この場
合、P型シリコン基板11の裏面はシリコン単結晶の
(110)面とし、かつP型シリコン基板11の表面に
垂直な面をシリコン単結晶の(111)面とする。ま
た、P型シリコン基板11の厚みで桟の厚みがほぼ決ま
る。
型シリコン基板11を準備する(図2(a))。この場
合、P型シリコン基板11の裏面はシリコン単結晶の
(110)面とし、かつP型シリコン基板11の表面に
垂直な面をシリコン単結晶の(111)面とする。ま
た、P型シリコン基板11の厚みで桟の厚みがほぼ決ま
る。
【0033】次に、P型シリコン基板11に対して例え
ばリン(P)などのN型不純物をイオン注入12し、必
要に応じて熱処理し、P型シリコン基板11の表面上に
N型シリコンの薄膜13を形成する(図2(b))。ま
た、デポジションや拡散によってP型シリコン基板11
の表面上にN型シリコンの薄膜13を形成してもよい。
ばリン(P)などのN型不純物をイオン注入12し、必
要に応じて熱処理し、P型シリコン基板11の表面上に
N型シリコンの薄膜13を形成する(図2(b))。ま
た、デポジションや拡散によってP型シリコン基板11
の表面上にN型シリコンの薄膜13を形成してもよい。
【0034】次に、N型シリコンの薄膜13上に酸化珪
素膜14を形成する。更に酸化珪素膜14に開口部15
を形成する。この開口部15は、例えば、酸化珪素膜1
4上に図示しないレジスト膜を塗布し、リソグラフィー
法によりパターン化したレジスト膜をマスクとして酸化
珪素膜14をエッチングすることなどにより形成され
る。開口部15の形成後、レジスト膜は除去される。
素膜14を形成する。更に酸化珪素膜14に開口部15
を形成する。この開口部15は、例えば、酸化珪素膜1
4上に図示しないレジスト膜を塗布し、リソグラフィー
法によりパターン化したレジスト膜をマスクとして酸化
珪素膜14をエッチングすることなどにより形成され
る。開口部15の形成後、レジスト膜は除去される。
【0035】次に、開口部15を介してリン(P)など
のN型不純物をイオン注入16する。このイオン注入1
6は、P型シリコン基板11とN型シリコンの薄膜13
とが形成するPN接合面よりも若干深い領域にイオンが
注入されるよう加速電圧を調整すればより好ましい。さ
らに熱拡散を行い、開口15の下にN型領域17を形成
する。この際、N型領域17の裾部分18が後に形成す
る桟20の幅を超えて形成されるように熱拡散を行う。
この結果、P型シリコン基板11とN型シリコンの薄膜
13とのPN接合面は、P型シリコン基板11側すなわ
ち後に形成する桟20側に凸となる曲面形状を有するよ
うになる(図2(c))。
のN型不純物をイオン注入16する。このイオン注入1
6は、P型シリコン基板11とN型シリコンの薄膜13
とが形成するPN接合面よりも若干深い領域にイオンが
注入されるよう加速電圧を調整すればより好ましい。さ
らに熱拡散を行い、開口15の下にN型領域17を形成
する。この際、N型領域17の裾部分18が後に形成す
る桟20の幅を超えて形成されるように熱拡散を行う。
この結果、P型シリコン基板11とN型シリコンの薄膜
13とのPN接合面は、P型シリコン基板11側すなわ
ち後に形成する桟20側に凸となる曲面形状を有するよ
うになる(図2(c))。
【0036】次に、P型シリコン基板11の裏面上でか
つP型シリコン基板11の桟に対応する部分を覆うよう
に窒化珪素などからなるエッチング用のマスク層19を
形成する(図2(d))。
つP型シリコン基板11の桟に対応する部分を覆うよう
に窒化珪素などからなるエッチング用のマスク層19を
形成する(図2(d))。
【0037】次に、P型シリコン基板11を水酸化カリ
ウム(KOH)水溶液などのエッチング液に浸すととも
に、P型シリコン基板11の裏面側と前記水溶液に入れ
たエッチング用の電極21との間に電圧を印加し、P型
シリコン基板11を裏面からエッチングする。この印加
電圧は、電極21側を正とした直流電圧である。水酸化
カリウム(KOH)水溶液によるシリコン結晶のエッチ
ングでは、(100)面はエッチングが進むが、(11
1)面に対してはエッチングが進行しないため、P型シ
リコン基板11は異方性エッチングされる。また、N型
領域では電流が流れずエッチングが起きないため、P型
シリコン基板11のエッチングがPN接合面まで進行す
るとエッチングは停止する。このため、N型シリコンの
薄膜13とN型領域17はエッチングされない。従っ
て、エッチング用のマスク層19とN型領域17との間
には、エッチングされずに残ったP型シリコン基板11
よりなる桟20が形成される(図2(e))。桟20の
側壁面はシリコンの(111)面であるため、N型シリ
コンの薄膜13に対して実質的に垂直である。
ウム(KOH)水溶液などのエッチング液に浸すととも
に、P型シリコン基板11の裏面側と前記水溶液に入れ
たエッチング用の電極21との間に電圧を印加し、P型
シリコン基板11を裏面からエッチングする。この印加
電圧は、電極21側を正とした直流電圧である。水酸化
カリウム(KOH)水溶液によるシリコン結晶のエッチ
ングでは、(100)面はエッチングが進むが、(11
1)面に対してはエッチングが進行しないため、P型シ
リコン基板11は異方性エッチングされる。また、N型
領域では電流が流れずエッチングが起きないため、P型
シリコン基板11のエッチングがPN接合面まで進行す
るとエッチングは停止する。このため、N型シリコンの
薄膜13とN型領域17はエッチングされない。従っ
て、エッチング用のマスク層19とN型領域17との間
には、エッチングされずに残ったP型シリコン基板11
よりなる桟20が形成される(図2(e))。桟20の
側壁面はシリコンの(111)面であるため、N型シリ
コンの薄膜13に対して実質的に垂直である。
【0038】しかしながら、薄膜4に対応するN型シリ
コンの薄膜13と桟3に対応する桟20の境界付近で
は、エッチングされずに残ったN型領域17の裾部分1
8によって、曲面形状が形成され、N型シリコンの薄膜
13から桟20にかけて厚みが連続的に変化する。この
結果、図1に示すようなマスクを製造することができ
る。
コンの薄膜13と桟3に対応する桟20の境界付近で
は、エッチングされずに残ったN型領域17の裾部分1
8によって、曲面形状が形成され、N型シリコンの薄膜
13から桟20にかけて厚みが連続的に変化する。この
結果、図1に示すようなマスクを製造することができ
る。
【0039】必要に応じて、酸化珪素膜14やエッチン
グ用のマスク層19を取り除いてもよい。
グ用のマスク層19を取り除いてもよい。
【0040】また、薄膜には張力が働いていた方が安定
であるが、N型の薄膜は圧力の応力となる場合が多い。
従って、エッチングが終了した後、N型シリコンの薄膜
13にボロンなどのP型不純物を拡散あるいはイオン注
入22して薄膜部23の導電型をP型に変換し、応力を
張力になるようにしてもよい(図2(f))。
であるが、N型の薄膜は圧力の応力となる場合が多い。
従って、エッチングが終了した後、N型シリコンの薄膜
13にボロンなどのP型不純物を拡散あるいはイオン注
入22して薄膜部23の導電型をP型に変換し、応力を
張力になるようにしてもよい(図2(f))。
【0041】なお、エッチング用のマスク19は、酸化
珪素膜(SiO2)を形成した後にさらに窒化珪素膜を
形成するようにしてもよいし、酸化珪素膜のみでもよ
い。酸化珪素膜のみの場合は、酸化珪素膜が水酸化カリ
ウム水溶液に侵されることから桟20の厚さが薄くなる
ことがあるが、桟20の厚さの精度の高さはあまり要求
されないため、酸化珪素膜のみでも可能である。
珪素膜(SiO2)を形成した後にさらに窒化珪素膜を
形成するようにしてもよいし、酸化珪素膜のみでもよ
い。酸化珪素膜のみの場合は、酸化珪素膜が水酸化カリ
ウム水溶液に侵されることから桟20の厚さが薄くなる
ことがあるが、桟20の厚さの精度の高さはあまり要求
されないため、酸化珪素膜のみでも可能である。
【0042】N型不純物としてリン(P)を用いたが、
これに限らず任意のN型不純物を用いることができる。
また、P型シリコン基板を形成するためのP型不純物も
任意のP型不純物を用いることができる。
これに限らず任意のN型不純物を用いることができる。
また、P型シリコン基板を形成するためのP型不純物も
任意のP型不純物を用いることができる。
【0043】また、N型領域17の形成は、イオン注入
を用いずに熱拡散などで行うこともできるが、イオン注
入によってN型不純物を注入した後に熱拡散させた方
が、N型不純物の濃度や分布形状を制御しやすく、結果
的にN型領域17の曲面形状を制御しやすいのでより好
ましい。
を用いずに熱拡散などで行うこともできるが、イオン注
入によってN型不純物を注入した後に熱拡散させた方
が、N型不純物の濃度や分布形状を制御しやすく、結果
的にN型領域17の曲面形状を制御しやすいのでより好
ましい。
【0044】また、N型領域17の形成にあたり、酸化
珪素膜14に開口部15を形成した後、その開口部15
を介してイオン注入を行ったが、直接酸化珪素膜14に
イオンビームを照射して酸化珪素膜14に開口部15を
形成し、続けてイオン注入を行うようにしてもよい。
珪素膜14に開口部15を形成した後、その開口部15
を介してイオン注入を行ったが、直接酸化珪素膜14に
イオンビームを照射して酸化珪素膜14に開口部15を
形成し、続けてイオン注入を行うようにしてもよい。
【0045】具体的な実施形態をあげたが、本発明は、
薄膜状の部分と桟の部分との境界付近がなだらかな曲面
形状を有して厚みが連続的に変化している半導体装置製
造用のマスクとその製造方法であればよく、前述の実施
形態には限定されない。
薄膜状の部分と桟の部分との境界付近がなだらかな曲面
形状を有して厚みが連続的に変化している半導体装置製
造用のマスクとその製造方法であればよく、前述の実施
形態には限定されない。
【0046】
【発明の効果】以上のように、請求項1および3に記載
の発明によれば、転写領域を形成する薄膜の部分とこの
薄膜の部分を支持する桟の部分との境界付近の厚さが連
続的に変化するので、薄膜の部分と桟の部分との境界に
応力が集中せず、破損が生じにくい半導体装置製造用の
マスクを提供することができる。
の発明によれば、転写領域を形成する薄膜の部分とこの
薄膜の部分を支持する桟の部分との境界付近の厚さが連
続的に変化するので、薄膜の部分と桟の部分との境界に
応力が集中せず、破損が生じにくい半導体装置製造用の
マスクを提供することができる。
【0047】請求項2に記載の発明によれば、半導体装
置製造用のマスクの薄膜の部分を桟の部分で確実に支持
することができる。
置製造用のマスクの薄膜の部分を桟の部分で確実に支持
することができる。
【0048】請求項4および5に記載の発明によれば、
薄膜の部分と桟の部分との境界に応力が集中せず、破損
が生じにくい半導体装置製造用のマスクを的確に製造す
ることができる。薄膜の部分と桟の部分との境界付近の
曲面形状は、微細であっても確実に形成することができ
る。
薄膜の部分と桟の部分との境界に応力が集中せず、破損
が生じにくい半導体装置製造用のマスクを的確に製造す
ることができる。薄膜の部分と桟の部分との境界付近の
曲面形状は、微細であっても確実に形成することができ
る。
【0049】請求項6に記載の発明によれば、薄膜と桟
との境界付近が曲面形状を有し、厚みが連続的に変化す
る境界部分を確実に形成することができる。
との境界付近が曲面形状を有し、厚みが連続的に変化す
る境界部分を確実に形成することができる。
【0050】請求項7に記載の発明によれば、薄膜に垂
直な桟を的確に形成することができる。
直な桟を的確に形成することができる。
【0051】請求項8に記載の発明によれば、エッチン
グ精度と製造工程の効率化が可能となる。
グ精度と製造工程の効率化が可能となる。
【0052】請求項9に記載の発明によれば、薄膜部分
はP型に変換されているので、応力の形式が張力とな
り、パターン形成を行ったときに薄膜部分が破損するこ
とはない。
はP型に変換されているので、応力の形式が張力とな
り、パターン形成を行ったときに薄膜部分が破損するこ
とはない。
【図1】本発明の一実施形態に係る半導体装置製造用の
マスクの構成の一部を示す概念図であり、(a)は上面
図、(b)は側面側からみた断面図である。
マスクの構成の一部を示す概念図であり、(a)は上面
図、(b)は側面側からみた断面図である。
【図2】図1に示される半導体装置製造用のマスクの製
造方法を概念的に示す概略図である。
造方法を概念的に示す概略図である。
【図3】従来のマスクの構成の一部を示す概念図であ
り、(a)は上面図、(b)は側面側からみた断面図で
ある。
り、(a)は上面図、(b)は側面側からみた断面図で
ある。
【図4】図3に示される従来のマスクの製造方法を概念
的に示す概略図である。
的に示す概略図である。
1 転写領域 2 非転写領域 3 桟 4 薄膜 5 境界付近 6 領域 7 曲面形状 8 層 9 開口部 11 P型シリコン基板 12 イオン注入 13 N型シリコンの薄膜 14 酸化珪素膜 15 開口部 16 イオン注入 17 N型領域 18 裾部分 19 エッチング用のマスク層 20 桟 21 エッチング用の電極 22 イオン注入 23 P型に変換された薄膜 31 転写領域 32 非転写領域 33 桟 34 薄膜 35 境界部分 41 P型シリコン基板 42 イオン注入 43 エッチング用のマスク層 44 エッチング用の電極
Claims (9)
- 【請求項1】 薄膜状の部材と、 前記薄膜状の部材を支持する桟状の部材と、 前記薄膜状の部材と前記桟状の部材との境界付近に設け
られかつ該境界付近の厚みを連続的に変化させる部材
と、 を具備することを特徴とする半導体装置製造用のマス
ク。 - 【請求項2】 前記桟状の部材は前記薄膜状の部材上で
線状または格子状に形成されていることを特徴とする請
求項1に記載の半導体装置製造用のマスク。 - 【請求項3】 第1導電型の半導体の薄膜と、 前記薄膜を支持する第2導電型の半導体の桟と、 前記薄膜と接触しかつ前記桟側に凸となる曲面形状を有
するように前記薄膜と前記桟との間に形成された第1導
電型の半導体部分であって、該第1導電型の半導体部分
は前記桟とPN接合を形成し、かつ前記曲面形状の裾部
分は前記桟の幅を超えているもの、 を具備することを特徴とする半導体装置製造用のマス
ク。 - 【請求項4】 P型シリコン基板を準備する工程と、 前記P型シリコン基板の表面上にN型シリコン薄膜を形
成する工程と、 前記P型シリコン基板にN型不純物を局所的に注入また
は拡散することによって、前記P型シリコン基板の一部
からなりかつ前記N型シリコン薄膜に実質的に垂直に形
成される桟に対応する部分と前記N型シリコン薄膜との
間にN型領域を形成する工程であって、該N型領域は前
記N型シリコン薄膜と接触しかつ前記P型シリコン基板
側に凸となる曲面形状を有して前記P型シリコン基板と
PN接合を形成し、そして前記曲面形状の裾部分は前記
P型シリコン基板の前記桟に対応する部分の幅を超えて
いるもの、 前記N型シリコン薄膜と前記N型領域と前記P型シリコ
ン基板の前記桟に対応する部分とを残して前記P型シリ
コン基板をエッチングする工程と、 を具備することを特徴とする半導体装置製造用のマスク
の製造方法。 - 【請求項5】 P型シリコン基板を準備する工程と、 前記P型シリコン基板の表面上にN型シリコン薄膜を形
成する工程と、 前記N型シリコン薄膜上に第1のマスク層を形成する工
程と、 前記P型シリコン基板の一部からなりかつ前記N型シリ
コン薄膜に実質的に垂直に形成される桟に対応する部分
の上にある前記N型シリコン薄膜上の前記第1のマスク
層をエッチングして開口を形成する工程と、 前記開口を介して前記P型シリコン基板と前記N型シリ
コン薄膜との間に形成されたPN接合面よりも深くN型
不純物を注入または拡散することによって、前記N型シ
リコン薄膜と接触しかつ前記P型シリコン基板側に凸と
なる曲面形状を有するN型領域を形成する工程であっ
て、前記N型領域は前記P型シリコン基板とPN接合を
形成し、かつ前記曲面形状の裾部分は前記P型シリコン
基板の前記桟に対応する部分の幅を超えているもの、 前記P型シリコン基板の裏面上でかつ前記桟に対応する
部分を覆う領域に第2のマスク層を形成する工程と、 前記第2のマスク層をエッチングマスクとし、前記N型
シリコン薄膜と前記N型領域と前記P型シリコン基板の
前記桟に対応する部分とを残して前記P型シリコン基板
をエッチングする工程と、 を具備することを特徴とする半導体装置製造用のマスク
の製造方法。 - 【請求項6】 前記P型シリコン基板をエッチングする
工程は、前記P型シリコン基板をエッチング液に浸しか
つ前記P型シリコン基板とエッチングのための電極との
間に電圧を印加することによって前記P型シリコン基板
を裏面からエッチングし、PN接合面でエッチングが停
止する特性を用いてエッチングを終了することを特徴と
する請求項4または5に記載の半導体装置製造用のマス
クの製造方法。 - 【請求項7】 前記P型シリコン基板の裏面をシリコン
の(110)面としかつ前記N型シリコン薄膜に実質的
に垂直に形成される前記桟の側壁面をシリコンの(11
1)面とすることを特徴とする請求項6に記載の半導体
装置製造用のマスクの製造方法。 - 【請求項8】 前記第1のマスク層または第2のマスク
層は、窒化膜または酸化膜あるいはこれらの組み合わせ
からなることを特徴とする請求項4〜7のいずれか1項
に記載の半導体装置製造用のマスクの製造方法。 - 【請求項9】 前記エッチングする工程の終了後、前記
N型シリコン薄膜にP型不純物をイオン注入または拡散
によってドーピングし、前記N型シリコン薄膜の導電型
をP型に変えることを特徴とする請求項4に記載の半導
体装置製造用のマスクの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34580397A JPH11162843A (ja) | 1997-12-01 | 1997-12-01 | 半導体装置製造用のマスク及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34580397A JPH11162843A (ja) | 1997-12-01 | 1997-12-01 | 半導体装置製造用のマスク及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11162843A true JPH11162843A (ja) | 1999-06-18 |
Family
ID=18379096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34580397A Pending JPH11162843A (ja) | 1997-12-01 | 1997-12-01 | 半導体装置製造用のマスク及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11162843A (ja) |
-
1997
- 1997-12-01 JP JP34580397A patent/JPH11162843A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4488351A (en) | Method for manufacturing semiconductor device | |
| KR100192549B1 (ko) | 마스크의 구조 및 제조방법 | |
| JPH08195496A (ja) | シリコン膜およびその製法 | |
| JPH09181316A (ja) | 逆側壁を用いた陥没チャネルmosfetの製造方法 | |
| CN115863249B (zh) | 半导体器件的制程方法及半导体器件 | |
| JPH11162843A (ja) | 半導体装置製造用のマスク及びその製造方法 | |
| JP2775765B2 (ja) | 半導体装置の製造法 | |
| JPH1041476A (ja) | 半導体装置の製造方法 | |
| US11101137B1 (en) | Method of making reverse conducting insulated gate bipolar transistor | |
| KR100261159B1 (ko) | 반도체 소자의 격리영역 및 그의 형성방법 | |
| GB2131748A (en) | Silicon etch process | |
| KR0182871B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP2656054B2 (ja) | 半導体装置の製造方法 | |
| KR100188000B1 (ko) | 반도체 소자의 웰 형성 방법 | |
| KR0172749B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100242524B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100206556B1 (ko) | 문턱 전압 조절 모스 게이트 전력 소자의 제조 방법 | |
| JPH114013A (ja) | 化合物半導体素子およびその製造方法 | |
| KR100187933B1 (ko) | 고내압 구조를 가지는 반도체 소자의 제조방법 | |
| JPH10199856A (ja) | 単結晶部品の製造方法 | |
| JPH0612963A (ja) | 静電型マイクロリレーの製造方法 | |
| JPH0428246A (ja) | 半導体装置およびその製造方法 | |
| KR20010011794A (ko) | 실리콘 스텐실 마스크 제작방법 | |
| JPH11329998A (ja) | イオン注入する方法 | |
| JPS59106134A (ja) | 半導体装置の製造方法 |