JPH11163045A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11163045A
JPH11163045A JP9324424A JP32442497A JPH11163045A JP H11163045 A JPH11163045 A JP H11163045A JP 9324424 A JP9324424 A JP 9324424A JP 32442497 A JP32442497 A JP 32442497A JP H11163045 A JPH11163045 A JP H11163045A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor
solder
positive electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9324424A
Other languages
English (en)
Inventor
Shinpei Yoshioka
心平 吉岡
Yasuto Saito
康人 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP9324424A priority Critical patent/JPH11163045A/ja
Priority to AU94105/98A priority patent/AU705177B1/en
Priority to US09/199,780 priority patent/US6255672B1/en
Priority to EP98122182A priority patent/EP0923131A3/en
Priority to KR1019980050906A priority patent/KR100284241B1/ko
Priority to CNB981258913A priority patent/CN1146994C/zh
Publication of JPH11163045A publication Critical patent/JPH11163045A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H10W72/07636—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H10W72/07653—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/691—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/871—Bond wires and strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置及びその製造方法に関するもの
で、特にパワーエレクトロニクス分野で制御用に使用さ
れるスィツチング素子のサイリスタやパワートランジス
タ等の実装構造での熱による障害を防止する。 【解決手段】 半導体能動領域の一方の表面に外部露出
面を有する正極電極２と制御電極６とを形成し、他方の
表面に外部露出面を有する負極電極９を形成した半導体
スイッチング素子１、１１の正極電極２と制御電極６を
配線基板３の所定位置にはんだ層５を介して接合する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にパワーエレクトロニクス分野で
制御用に使用されるスィツチング素子のサイリスタやパ
ワートランジスタ等の実装構造とその製造方法に関す
る。
【０００２】
【従来の技術】近年、産業用ポンプやファン等のパワー
エレクトロニクスの制御分野では、インバータ装置を用
いたエネルギーの有効利用が用いられることが多い。こ
のインバータ装置の心臓部は電流をスイッチイングする
半導体スイッチング素子である。
【０００３】半導体スイッチング素子としては、従来か
らサイリスタやパワートランジスタ等が適用されること
が多い。最近では、ＧＴＯ（ゲート・ターンオフ・サイ
リスタ）、ＩＧＢＴ（インシュレイテッド・ゲート・バ
イポラトランジスタ）、ＩＥＧＴ（インジェクションエ
ンハンスド・ゲート・トランジスタ）等が広く用いられ
ている。
【０００４】これらの半導体スイッチング素子は種類に
より呼び方が異なる場合もあるが、いずれも、正極電
極、負極電極と制御電極の３つの電極を備え、制御電極
で電流や電圧を制御することによりスイッチイング動作
を行っている。
【０００５】これらの素子をパッケージ内に実装する場
合には、正極電極と負極電極は大電流が流れるためとス
イッチング動作の際に著しく発熱する。従って、電流容
量を十分考慮する必要があると共に放熱構造にも十分配
慮する必要がある。
【０００６】ＩＧＢＴを例に図４を参照して説明する
と、ＩＧＢＴ１は裏面には負極電極であるコレクタ電極
９が負極電極に対向した位置の銅張りセラミック基板３
の表面の銅パターン４a の所定位置にはんだ層５を介し
てはんだ接合されている。銅張りセラミック基板３の裏
面にも銅パターン４b が形成され、その銅パターン４b
はヒートシンク７にはんだ層５を介してはんだ接合され
ている。ヒートシンク７の周囲には図示しないプラスチ
ック製の外囲器が設けられている。また、ＩＧＢＴ１や
銅張りセラミック基板３の表面は絶縁のためシリコンゲ
ル等で封止されている。
【０００７】ＩＧＢＴ１の表面には、正極電極であるエ
ミッタ電極２が設けられ銅張りセラミック基板３の表面
の銅パターン４a の所定位置にアルミ線１５を用いたワ
イヤボンディングにより接続されている。なお、一般に
通電容量を考慮して複数のアルミ線１５で接続されてい
る場合が多い。また、ＩＧＢＴ１の表面にはゲート電極
６が設けられ、銅張りセラミック基板３の表面の銅パタ
ーン４にアルミ線１５を用いたワイヤボンディングによ
り接続されている。ゲート電極６は大電流を流す必要が
ないため通常１本のアルミ線１５で接続されている。
【０００８】これらの構造によりＩＧＢＴ１で発生した
熱は各端子２、６、９を経由して、はんだ層５、銅張り
セラミック基板３の表面の銅パターン４a 、セラミック
層１６、銅張りセラミック基板３の裏面の銅パターン４
b 、はんだ層５を経由してヒートシンク７に伝熱され外
部に放熱される。
【０００９】
【発明が解決しようとする課題】上述したＩＧＢＴ等の
半導体スイッチング素子を配線基板に実装した際の問題
点は、高負荷下で使用した場合、正極電極であるエミッ
タ電極のワイヤボンディング部が熱応力によって疲労破
壊を生じることである。
【００１０】このため、エミッタ電極についてもコレク
タ電極と同様にはんだ接合する方法が試みられている。
しかしながら、この方法ではエミッタ電極を形状的に平
板又は棒状に形成する必要がある。そのため、製造プロ
セスを一元化するためにゲート電極をエミッタ電極と同
様の構造にすると、配線同士が相互に干渉する場合が生
じたり、配線の引き回しによっては電極の製作が困難に
なる欠点がある。もちろん、ゲート電極の配線をワイヤ
ボンディング接続で行うことも可能であるが、その場合
は、２種類の接続工程が必要になり工程が複雑になって
好ましくない。
【００１１】
【課題を解決するための手段】本発明によれば、半導体
能動領域の一方の表面に外部露出面を有する正極電極と
制御電極とが形成され、かつ、前記半導体能動素子の他
方の表面に外部露出面を有する負極電極が形成された半
導体スイッチング素子と、この半導体スイッチング素子
の前記正極電極と前記制御電極を所定位置で各々はんだ
接合した配線基板とを有することを特徴とする半導体装
置にある。
【００１２】また本発明によれば、前記負極電極は対応
する配線材との接続がはんだ接合であることを特徴とす
る半導体装置にある。
【００１３】また本発明によれば、前記半導体スイッチ
ング素子はＩＧＢＴ又はＩＥＧＴ素子であることを特徴
とする半導体装置にある。
【００１４】また本発明によれば、前記配線基板はセラ
ミック基板上に金属導体を形成したものであることを特
徴とする半導体装置にある。
【００１５】また本発明によれば、前記配線基板は前記
半導体スイッチング素子が接合している面の反対側の面
にヒートシンクがはんだ接合されていることを特徴とす
る半導体装置にある。
【００１６】また本発明によれば、前記配線基板は金属
ベース上に絶縁層を形成し、この絶縁層の上に金属導体
を形成したものであることを特徴とする半導体装置にあ
る。また本発明によれば、前記正極電極、負極電極及び
制御電極は各電極の全部又は一部の表面上に緩衝板を設
けたことを特徴とする半導体装置にある。
【００１７】また本発明によれば、半導体能動領域の一
方の表面に外部露出面を有する正極電極と制御電極とが
形成され、かつ、前記半導体能動素子の他方の表面に外
部露出面を有する負極電極が形成された半導体スイッチ
ング素子を有する半導体装置の製造方法において、前記
正極電極と前記制御電極とを前記配線基板と所定の位置
関係で対向させる位置合せ工程と、この位置合せ工程の
後に前記正極電極と制御電極を前記配線基板の所定位置
にはんだ接合する接合工程と、前記負極電極を所定の配
線材の所定位置に位置合せする第２の位置合せ工程と、
この第２の位置合せ工程の後に負極電極を配線層の所定
位置にはんだ接合する第２の接合工程とを有することを
特徴とする半導体装置の製造方法のある。
【００１８】また本発明によれば、前記接合工程は前記
正極電極と制御電極とを同時にはんだ接合により前記配
線基板に接合することを特徴とする半導体装置の製造方
法にある。
【００１９】また本発明によれば、前記位置合せ工程を
行う際に、事前に前記正極電極、負極電極及び制御電極
のそれぞれの電極の全部又は一部の仮付けはんだ層内に
は緩衝材が設けられていることを特徴とする半導体装置
の製造方法にある。
【００２０】また本発明によれば、前記位置合せ工程を
行う際に、事前に前記正極電極、負極電極及び制御電極
のそれぞれの電極の全部又は一部の表面上には緩衝材が
設けられていることを特徴とする半導体装置の製造方法
にある。
【００２１】
【発明の実施の形態】本発明の実施の形態について、図
１、図２および図３を参照して説明する。
【００２２】（実施の形態１）図１は本発明に関する半
導体装置の第１の実施の形態を示す断面図である。半導
体スイッチング素子の一つであるＩＧＢＴ１は、表面に
正極電極であるエミッタ電極２が配線基板である銅張り
セラミック基板３の表面の銅パターン４a の所定位置に
はんだ層５によってはんだ接合されている。。また、そ
の表面の端部には制御電極であるゲート電極６が設けら
れ、同様に銅張りセラミック基板３の所定位置にはんだ
層５によってはんだ接合されている。。また、銅張りセ
ラミック基板３の裏面側には裏面の銅パターン4 b を介
してヒートシンク７がはんだ層５によってはんだ接合さ
れている。このヒートシンク７の周囲には図示しないプ
ラスチック製の外囲器が設けられ、ＩＧＢＴ１や銅張り
セラミック基板３の表面は絶縁のためシリコンゲル等で
封止されている。
【００２３】ＩＧＢＴ１の裏面には負極電極のコレクタ
電極９が所定の対向位置（半導体装置として表面側に位
置）に配設された配線材１０にはんだ層５を介してはん
だ接合されている。
【００２４】なお、配線基板は半導体素子で発生した熱
を放熱するために放熱特性の優れたものが好ましいく、
アルミ・インバー・鉄等の金属ベース上にエポシキ・ポ
リブタジエン・ポリイミド等の絶縁層を形成し、その上
に銅箔等で配線パターンを形成したいわゆるメタルコア
基板である。特に、アルミナ・窒化アルミナ等のセラミ
ック材料をベースとして、表面に銅・アルミ等の金属に
よる配線を形成した基板が好適で、中でも、絶縁耐圧が
要求される分野では、アルミナ・窒化アルミ等に銅箔を
直接貼り付けた銅張りセラミック基板３が好適である。
【００２５】また、ＩＧＢＴ１の表面及び裏面の各電極
２、６、９は、はんだ接合が可能なようにメタライズ処
理されている。メタライズ処理はアルミ電極上にチタン
・白金・金やチタン・パラジウム・金等の金属を表面に
設ける方法や、ニッケル等の金属で被覆する方法のいず
れでも可能である。
【００２６】また、はんだ接合部は各種のはんだ材料を
使用することが可能であるが、はんだ接合部は高い熱ス
トレスに晒されることから、耐熱ストレス性を有するは
んだ材料が好適である。複数のはんだ接合部が存在する
場合には、これらを順次はんだ付けしてもよくまた一括
してはんだ付けしてもよい。
【００２７】また、ヒートシンク７は銅の表面にニッケ
ルめっきを施したものが用いられている。
【００２８】これらの構造により、ＩＧＢＴ１で発生す
る熱は各電極２、６、９からはんだ接合したはんだ層５
を介してヒートシンク７や配線材１０に広い接触面積で
伝熱されるため良好な熱放散が行われる。
【００２９】また、ゲート電極６を銅張りセラミック基
板３の上の銅パターン４a にワイヤを使わずに直接はん
だ接合したため、従来の実装方法で問題となっていたゲ
ート電極６への配線の制約を解消出来たと共に、半導体
装置内部での半導体スイッチング素子の配置に関する自
由度を増すことが可能となった。
【００３０】また、エミッタ電極２とコレクタ電極９の
ほぼ全面がはんだ接合による配線であるため、電流容量
に余裕のある配線を行うことも可能である。絶縁耐圧面
でもエミッタ電極２とコレクタ電極９が半導体スイッチ
ング素子の両面に振り分けられているので、数百Ｖから
数千Ｖの耐圧要求にも十分応えられる。
【００３１】なお、ゲート電極６とエミッタ電極２はＩ
ＧＢＴ素子の特性上両者間の電圧差は数十Ｖであるため
近接して配置しても実際上の障害は発生しない。
【００３２】次にこれらの構造の製造方法について説明
すると、実装装置であるダイマウンターの所定位置に銅
張りセラミック基板３をセットし、ＩＧＢＴ１を保持し
たヘッドが所定位置に降下してエミッタ電極２とゲート
電極６とを銅張りセラミック基板３の所定位置にダイマ
ウンティングを行う。このダイマウンティングは窒素雰
囲気中でフラックスレス半田を用いてスクラブマウント
を行う。はんだはシートはんだでも滴下によるはんだ供
給でもよい。次の工程でＩＧＢＴ１のコレクタ電極を所
定の配線材１０にはんだ接合する。その後、ヒートシン
ク７を銅張りセラミック基板３の裏面にはんだ接合す
る。これらのはんだ接合はそれぞれ仮付けしておきリフ
ロー炉で同時にはんだ付けを行う。
【００３３】なお、これらのはんだ付はリフロー炉で同
時に行わず順次それぞれの個所を行ってもよい。
【００３４】（実施の形態２）図２は、本発明の第２の
実施の形態を示す断面図である。半導体スイッチング素
子の一つであるＩＥＧＴ１１は、表面に正極電極である
エミッタ電極２が銅張りセラミック基板３の表面の銅パ
ターン４a の所定位置にはんだ接合されはんだ層５を形
成している。このはんだ層５の中には熱応力を緩和する
ための緩衝板１２が挿入されている。緩衝板１２はＩＥ
ＧＴ１１に応力を加えないためにＩＥＧＴ１１の基材で
あるシリコンと熱膨張率の近い材料が好ましく、モリブ
テン、タングステン等の単体金属や銅−タングステン、
４２アロイ等の合金や銅−インバー−銅等のクラッド材
を用いる。
【００３５】また、ＩＥＧＴ１１表面の端部には制御電
極であるゲート電極６が設けられ、同様に銅張りセラミ
ック基板３の所定位置にはんだ層５ではんだ接合されて
いる。このはんだ層５も同様に緩衝板１２が挿入されて
いる。また、銅張りセラミック基板３の裏面側にも表面
の銅パターン４b を介してヒートシンク７がはんだ層５
によってはんだ接合されている。このヒートシンク７の
周囲には図示しないプラスチック製の外囲器が設けら
れ、ＩＥＧＴ１１や銅張りセラミック基板３の表面は絶
縁のためシリコンゲル等で封止されている。
【００３６】ＩＥＧＴ１１の裏面には負極電極のコレク
タ電極９が（半導体装置として表面側に位置）対向位置
に配設された所定の配線材１０にはんだ層５を介しては
んだ接合されている。このはんだ層５にもエミッタ電極
２等と同様に緩衝板１２が挿入されている。
【００３７】なお、各緩衝板１２はそれぞれはんだ層５
の中に挿入されているが、はんだで接合される部材のい
ずれかに接合してもよい。
【００３８】また、配線基板は半導体素子で発生した熱
を放熱するために放熱特性の優れたものが好ましいく、
アルミ・インバー・鉄等の金属ベース上にエポシキ・ポ
リブタジエン・ポリイミド等の絶縁層を形成し、その上
に銅箔等で配線パターンを形成したいわゆるメタルコア
基板である。特に、アルミナ・窒化アルミナ等のセラミ
ック材料をベースとして、表面に銅・アルミ等の金属に
よる配線を形成した基板が好適で、中でも、絶縁耐圧が
要求される分野では、アルミナ・窒化アルミ等に銅箔を
直接貼り付けた銅張りセラミック基板３が好適である。
【００３９】また、ＩＥＧＴ１１の表面及び裏面の各電
極２、６、９は、はんだ接合が可能なようにメタライズ
処理されている。メタライズ処理はアルミ電極上にチタ
ン・白金・金やチタン・パラジウム・金等の金属を表面
に設ける方法や、ニッケル等の金属で被覆する方法のい
ずれでも選択可能である。
【００４０】また、はんだ接合部は各種のはんだ材料を
使用することが可能であるが、はんだ接合部は高い熱ス
トレスに晒されることから、耐熱ストレス性を有するは
んだ材料が好適である。複数のはんだ接合部が存在する
場合には、これらを順次はんだ付けしてもよくまた一括
してはんだ付けしてもよい。
【００４１】これらの構造により、ＩＥＧＴ１１で発生
する熱応力は各電極２、６、９からはんだ接合を介して
はんだ層５内に挿入されている緩衝板１２で緩和される
ため、ＩＥＧＴ１１やはんだの疲労を押さえることが出
来るため、各端子の接合寿命が伸びかつ信頼性も向上す
る。また電気絶縁上の耐圧についても、ＩＥＧＴ１１の
厚さ方向に緩衝板の厚さが加わるので、エミッタ電極２
とコレクタ電極９間の分離、絶縁は一層拡大する。
【００４２】また、実施の形態１で述べたように、ヒー
トシンク７や配線材１０に広い接触面積で伝熱されるた
め良好な熱放散が行われる。
【００４３】次にこれらの構造の製造方法について説明
すると、実装装置であるダイマウンターの所定位置に銅
張りセラミック基板３をセットし、ＩＥＧＴ１１を保持
したヘッドが所定位置に降下してエミッタ電極２とゲー
ト電極６とを銅張りセラミック基板３の所定位置にダイ
マウンティングを行う。その際、緩衝板１２は予めエミ
ッタ電極２とゲート電極６にそれぞれ仮付けしてあるの
でダイマウンティングによってはんだ層５の中に挿入固
定される。このダイマウンティングは窒素雰囲気中でフ
ラックスレス半田を用いてスクラブマウントを行う。従
って、はんだ接合時に仮に気泡が発生しても除去されて
良好なはんだ接合が得られる。その際のはんだはシート
はんだでも滴下によるはんだ供給でもよい。
【００４４】次にＩＥＧＴ１１のコレクタ電極を所定の
配線材１０にはんだ接合する。この際も、緩衝板１２は
予めコレクタ電極に仮付けされてあるのでダイマウンテ
ィングによってはんだ層５の中に挿入固定される。その
後、ヒートシンク７を銅張りセラミック基板３の裏面に
はんだ接合する。これらのはんだ接合はそれぞれ仮付け
しておきリフロー炉で同時にはんだ付けを行う。
【００４５】なお、緩衝板１２の仮付け位置ははんだ層
の内部でなくて、はんだ層の両側のいずれかに密接して
配置してもよい。
【００４６】なお、これらのはんだ付はリフロー炉で同
時に行わず順次それぞれの個所を行ってもよい。
【００４７】図３は半導体スイッチング素子の斜視図
で、素子の大きさは□２０ｍｍ程度である。
【００４８】
【発明の効果】以上に述べたように本発明は、半導体ス
イッチング素子の表裏を逆にし、各電極をはんだ接合す
ることにより半導体スイッチング素子内で発生する熱を
効率よくヒートシンク７等へ伝熱することができるの
で、半導体スイッチング素子の熱による障害を大幅に軽
減することが可能になった。
【００４９】また、配線基板とゲート電極の接続を、エ
ミッタ電極と配線基板との接合工程と同時に行うことに
より工程に短縮が可能となった。
【００５０】また、半導体スイッチング素子の表面にゲ
ート電極が存在しないため、半導体スイッチング素子の
表面に配置しているコレクタ電極の配線は、配線インダ
クタンスが低い平板配線が行えるようになり、かつ、平
板配線による半導体スイッチング素子の放熱が可能とな
った。
【００５１】また、各電極をはんだ接合するはんだ層内
に緩衝板１２を設けたので、半導体スイッチング素子の
発熱による熱応力は緩和され、各はんだ接合部のはんだ
疲労を抑止することが出来るようになった。
【図面の簡単な説明】
【図１】本発明の半導体装置を基板に実装した一実施例
を示す断面図。
【図２】本発明の半導体装置を基板に実装した他の実施
例を示す断面図。
【図３】本発明の半導体装置を基板に実装した一実施例
を示す斜視図。
【図４】従来の半導体装置を基板に実装した例を示す断
面図。
【符号の説明】
１…ＩＧＢＴ ２…エミッタ電極 ３…銅張りセラミック基板 ４a 、４b …銅パターン ５…はんだ層 ６…ゲート電極 ７…ヒートシンク ９…コレクタ電極 １０…配線材 １１…ＩＥＧＴ １２…緩衝板 １５…アルミ線

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体能動領域の一方の表面に外部露出
    面を有する正極電極と制御電極とが形成され、かつ、前
    記半導体能動素子の他方の表面に外部露出面を有する負
    極電極が形成された半導体スイッチング素子と、 この半導体スイッチング素子の前記正極電極と前記制御
    電極を所定位置で各々はんだ接合した配線基板とを有す
    ることを特徴とする半導体装置。
  2. 【請求項２】 前記負極電極は対応する配線材との接続
    がはんだ接合であることを特徴とする請求項１記載の半
    導体装置。
  3. 【請求項３】 前記半導体スイッチング素子はＩＧＢＴ
    又はＩＥＧＴ素子であることを特徴とする請求項１記載
    の半導体装置。
  4. 【請求項４】 前記配線基板はセラミック基板上に金属
    導体を形成したものであることを特徴とする請求項１記
    載の半導体装置。
  5. 【請求項５】 前記配線基板は前記半導体スイッチング
    素子が接合している面の反対側の面にヒートシンクがは
    んだ接合されていることを特徴とする請求項１記載の半
    導体装置。
  6. 【請求項６】 前記配線基板は金属ベース上に絶縁層を
    形成し、この絶縁層の上に金属導体を形成したものであ
    ることを特徴とする請求項１記載の半導体装置。
  7. 【請求項７】 前記正極電極、負極電極及び制御電極は
    各電極の全部又は一部の表面上に緩衝板を設けたことを
    特徴とする請求項１記載の半導体装置。
  8. 【請求項８】 半導体能動領域の一方の表面に外部露出
    面を有する正極電極と制御電極とが形成され、かつ、前
    記半導体能動素子の他方の表面に外部露出面を有する負
    極電極が形成された半導体スイッチング素子を有する半
    導体装置の製造方法において、前記正極電極と前記制御
    電極とを前記配線基板と所定の位置関係で対向させる位
    置合せ工程と、 この位置合せ工程の後に前記正極電極と制御電極を前記
    配線基板の所定位置にはんだ接合する接合工程と、 前記負極電極を所定の配線材の所定位置に位置合せする
    第２の位置合せ工程と、この第２の位置合せ工程の後に
    負極電極を配線層の所定位置にはんだ接合する第２の接
    合工程とを有することを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 前記接合工程は前記正極電極と制御電極
    とを同時にはんだ接合により前記配線基板に接合するこ
    とを特徴とする請求項８記載の半導体装置の製造方法。
  10. 【請求項１０】 前記位置合せ工程を行う際に、事前に
    前記正極電極、負極電極及び制御電極のそれぞれの電極
    の全部又は一部の仮付けはんだ層内には緩衝材が設けら
    れていることを特徴とする請求項８記載の半導体装置の
    製造方法。
  11. 【請求項１１】 前記位置合せ工程を行う際に、事前に
    前記正極電極、負極電極及び制御電極のそれぞれの電極
    の全部又は一部の表面上には緩衝材が設けられているこ
    とを特徴とする請求項８記載の半導体装置の製造方法。
JP9324424A 1997-11-26 1997-11-26 半導体装置及びその製造方法 Pending JPH11163045A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9324424A JPH11163045A (ja) 1997-11-26 1997-11-26 半導体装置及びその製造方法
AU94105/98A AU705177B1 (en) 1997-11-26 1998-11-24 Semiconductor device
US09/199,780 US6255672B1 (en) 1997-11-26 1998-11-25 Semiconductor device
EP98122182A EP0923131A3 (en) 1997-11-26 1998-11-26 Semiconductor assembly
KR1019980050906A KR100284241B1 (ko) 1997-11-26 1998-11-26 반도체장치
CNB981258913A CN1146994C (zh) 1997-11-26 1998-11-26 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9324424A JPH11163045A (ja) 1997-11-26 1997-11-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11163045A true JPH11163045A (ja) 1999-06-18

Family

ID=18165652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9324424A Pending JPH11163045A (ja) 1997-11-26 1997-11-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11163045A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885096B2 (en) 2000-07-11 2005-04-26 Kabushiki Kaisha Toshiba Semiconductor device having at least three power terminals superposed on each other
WO2005071733A1 (ja) * 2004-01-26 2005-08-04 Hitachi, Ltd. 半導体装置、それを用いた電力変換装置、それを用いたモータ、それを用いたハイブリッド自動車及びそれを用いたモータ駆動システム
JP2008263135A (ja) * 2007-04-13 2008-10-30 Denso Corp 半導体装置の実装構造
JP2009076703A (ja) * 2007-09-21 2009-04-09 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011171529A (ja) * 2010-02-19 2011-09-01 Nippon Steel Corp 電力用半導体素子
KR20140070310A (ko) * 2012-11-30 2014-06-10 삼성전자주식회사 전력 반도체 장치
JP2015015395A (ja) * 2013-07-05 2015-01-22 三菱電機株式会社 半導体装置及びその製造方法
US9087833B2 (en) 2012-11-30 2015-07-21 Samsung Electronics Co., Ltd. Power semiconductor devices
JP2015222759A (ja) * 2014-05-22 2015-12-10 三菱電機株式会社 電力半導体装置
JPWO2014038587A1 (ja) * 2012-09-07 2016-08-12 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
JP2017005241A (ja) * 2015-06-11 2017-01-05 テスラ モーターズ，インコーポレーテッド 積層された端子を有する半導体デバイス
JP2018050031A (ja) * 2016-07-28 2018-03-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パターニングされた層状複合材
JP2022043526A (ja) * 2020-09-04 2022-03-16 ローム株式会社 半導体装置およびモータユニット

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885096B2 (en) 2000-07-11 2005-04-26 Kabushiki Kaisha Toshiba Semiconductor device having at least three power terminals superposed on each other
WO2005071733A1 (ja) * 2004-01-26 2005-08-04 Hitachi, Ltd. 半導体装置、それを用いた電力変換装置、それを用いたモータ、それを用いたハイブリッド自動車及びそれを用いたモータ駆動システム
JP2008263135A (ja) * 2007-04-13 2008-10-30 Denso Corp 半導体装置の実装構造
JP2009076703A (ja) * 2007-09-21 2009-04-09 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011171529A (ja) * 2010-02-19 2011-09-01 Nippon Steel Corp 電力用半導体素子
JPWO2014038587A1 (ja) * 2012-09-07 2016-08-12 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
US9530722B2 (en) 2012-09-07 2016-12-27 Hitachi Automotive Systems, Ltd. Semiconductor device and production method for same
US9087833B2 (en) 2012-11-30 2015-07-21 Samsung Electronics Co., Ltd. Power semiconductor devices
KR20140070310A (ko) * 2012-11-30 2014-06-10 삼성전자주식회사 전력 반도체 장치
JP2015015395A (ja) * 2013-07-05 2015-01-22 三菱電機株式会社 半導体装置及びその製造方法
JP2015222759A (ja) * 2014-05-22 2015-12-10 三菱電機株式会社 電力半導体装置
JP2017005241A (ja) * 2015-06-11 2017-01-05 テスラ モーターズ，インコーポレーテッド 積層された端子を有する半導体デバイス
US11570921B2 (en) 2015-06-11 2023-01-31 Tesla, Inc. Semiconductor device with stacked terminals
JP2018050031A (ja) * 2016-07-28 2018-03-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パターニングされた層状複合材
JP2022043526A (ja) * 2020-09-04 2022-03-16 ローム株式会社 半導体装置およびモータユニット

Similar Documents

Publication Publication Date Title
KR100284241B1 (ko) 반도체장치
US9035453B2 (en) Semiconductor device
JP3923258B2 (ja) 電力制御系電子回路装置及びその製造方法
JP5374831B2 (ja) 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
JP4635564B2 (ja) 半導体装置
KR100849914B1 (ko) 패키지형 전력 반도체 장치의 제조방법
JP4438489B2 (ja) 半導体装置
JP3333409B2 (ja) 半導体モジュール
JPH11163045A (ja) 半導体装置及びその製造方法
CN104103611A (zh) 加压加热接合结构及加压加热接合方法
JP2000049281A (ja) 半導体装置
JP2000049280A (ja) 半導体装置とその製造方法
JP2017123360A (ja) 半導体モジュール
JP6935976B2 (ja) パワーモジュール及びパワーモジュールを製造する方法
JP2019091850A (ja) 電力用半導体装置
JP4062191B2 (ja) 半導体装置及びその製造方法
US20220122899A1 (en) Semiconductor apparatus and vehicle
JP2004235566A (ja) 電力用半導体装置
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP7494613B2 (ja) 半導体装置
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
JP2019212809A (ja) 半導体装置
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
KR102724106B1 (ko) 다층 접합 전력 모듈 및 그 제조 방법
JP2001085612A (ja) 相補型ｉｇｂｔの実装構造