JPH11167469A - キャッシュ可能アーキテクチャ - Google Patents
キャッシュ可能アーキテクチャInfo
- Publication number
- JPH11167469A JPH11167469A JP10247716A JP24771698A JPH11167469A JP H11167469 A JPH11167469 A JP H11167469A JP 10247716 A JP10247716 A JP 10247716A JP 24771698 A JP24771698 A JP 24771698A JP H11167469 A JPH11167469 A JP H11167469A
- Authority
- JP
- Japan
- Prior art keywords
- write
- data bus
- optical storage
- read
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
- G06F3/0676—Magnetic disk device
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0012—High speed serial bus, e.g. IEEE P1394
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 光学記憶装置は他の記憶装置の周辺機器を用
いてキャッシュされるが、２つの周辺機器の間で独自の
直接リンクを有する必要性がないキャッシュ可能アーキ
テクチャを提供する。 【解決手段】 少なくとも１つの大容量書込及び読出装
置と、光学記憶装置以外の更なる装置から送られた命令
を大容量書込及び読出装置に通すデータバスと、大容量
書込及び読出装置を用いる情報をキャッシュし、大容量
書込及び読出装置に直接的に接続されるキャッシングプ
ロセッサとを備えており、光学記憶読み出し及び／又は
書き込み装置の出力及び／又は入力とキャッシングプロ
セッサとは、データバスを介して接続されており、従っ
て出力及び／又は入力とキャッシングプロセッサとの間
で情報を直接的に交換するものである。
いてキャッシュされるが、２つの周辺機器の間で独自の
直接リンクを有する必要性がないキャッシュ可能アーキ
テクチャを提供する。 【解決手段】 少なくとも１つの大容量書込及び読出装
置と、光学記憶装置以外の更なる装置から送られた命令
を大容量書込及び読出装置に通すデータバスと、大容量
書込及び読出装置を用いる情報をキャッシュし、大容量
書込及び読出装置に直接的に接続されるキャッシングプ
ロセッサとを備えており、光学記憶読み出し及び／又は
書き込み装置の出力及び／又は入力とキャッシングプロ
セッサとは、データバスを介して接続されており、従っ
て出力及び／又は入力とキャッシングプロセッサとの間
で情報を直接的に交換するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、記憶読み出し及び
／又は書き込み装置の出力及び／又は入力で情報をキャ
ッシュできるキャッシュ可能アーキテクチャに関する。
キャッシュ可能アーキテクチャは、例えば記憶読み出し
及び／又は書き込み装置が接続されたコンピュータシス
テムで実現される。一般に、接続はデータバスを介して
行われる。
／又は書き込み装置の出力及び／又は入力で情報をキャ
ッシュできるキャッシュ可能アーキテクチャに関する。
キャッシュ可能アーキテクチャは、例えば記憶読み出し
及び／又は書き込み装置が接続されたコンピュータシス
テムで実現される。一般に、接続はデータバスを介して
行われる。
【０００２】
【従来の技術】記憶装置からのキャッシュ情報は、公知
の技術である。より詳細に且つ例となる多くの解決策
は、ランダムアクセスメモリ、ハードディスクドライブ
装置及び他の大容量記憶装置をキャッシュすることが知
られている。これらメモリ装置は、コンピュータ内又は
それとの連携で共有されるものである。メモリ装置をキ
ャッシュする条件は、基本的にその情報がメモリ装置内
よりもより効率良くアクセスできる高速メモリを提供
し、メモリ装置から高速メモリへ又はその逆へ、決めら
れた情報をコピーすることである。決められた情報は、
例えば頻繁に必要とされ又はより周期的に必要とされる
情報である。メモリ装置（又は高速メモリ）内に含まれ
た情報の中の決められた情報のコピー及び確認は、キャ
ッシュプロセッサによって行われる。キャッシュプロセ
ッサは、例えばコンピュータ上で実行するソフトウェア
プログラムとすることができる。従って、キャッシング
は、ＲＡＭ内に格納されたマイクロプロセッサ処理情
報、又は大容量記憶装置の周辺に格納されたコンピュー
タ処理情報のような、情報処理システムの全体に渡る効
率を改善する。
の技術である。より詳細に且つ例となる多くの解決策
は、ランダムアクセスメモリ、ハードディスクドライブ
装置及び他の大容量記憶装置をキャッシュすることが知
られている。これらメモリ装置は、コンピュータ内又は
それとの連携で共有されるものである。メモリ装置をキ
ャッシュする条件は、基本的にその情報がメモリ装置内
よりもより効率良くアクセスできる高速メモリを提供
し、メモリ装置から高速メモリへ又はその逆へ、決めら
れた情報をコピーすることである。決められた情報は、
例えば頻繁に必要とされ又はより周期的に必要とされる
情報である。メモリ装置（又は高速メモリ）内に含まれ
た情報の中の決められた情報のコピー及び確認は、キャ
ッシュプロセッサによって行われる。キャッシュプロセ
ッサは、例えばコンピュータ上で実行するソフトウェア
プログラムとすることができる。従って、キャッシング
は、ＲＡＭ内に格納されたマイクロプロセッサ処理情
報、又は大容量記憶装置の周辺に格納されたコンピュー
タ処理情報のような、情報処理システムの全体に渡る効
率を改善する。
【０００３】コンピュータは、一般的に、磁気及び／又
は光学記憶装置のような周辺機器と共に用いられる。こ
れら記憶装置は、データバスに直接的又は間接的に接続
される。マイクロプロセッサは、このデータバスに接続
された装置の間のデータバス上で交換される。記憶装置
に格納された情報へのアクセス回数の点での効率は、記
憶装置の特性に依存して変化する。例えば、磁気ハード
ディスクドライブの効率は、光学ディスク装置の効率よ
りも実質的に良くなる。高速メモリとしての磁気ディス
クドライブ装置を用いる光学ディスク装置をキャッシュ
することは公知である。
は光学記憶装置のような周辺機器と共に用いられる。こ
れら記憶装置は、データバスに直接的又は間接的に接続
される。マイクロプロセッサは、このデータバスに接続
された装置の間のデータバス上で交換される。記憶装置
に格納された情報へのアクセス回数の点での効率は、記
憶装置の特性に依存して変化する。例えば、磁気ハード
ディスクドライブの効率は、光学ディスク装置の効率よ
りも実質的に良くなる。高速メモリとしての磁気ディス
クドライブ装置を用いる光学ディスク装置をキャッシュ
することは公知である。
【０００４】キャッシングの一つのインプリメンテーシ
ョンにおいて、キャッシュプロセッサは、情報がその上
で交換される光学ディスク装置とハードディスクドライ
ブ装置との間の直接リンクを用いるキャッシングを行
う。マイクロプロセッサを必要とすることなく、従って
コンピュータを実質的にスローダウンすることなく、光
学ディスク装置と磁気ハードディスク装置との間の情報
を交換する別の方法がないために、直接リンクが必要と
される。他方で、直接リンクは、標準コンピュータ装置
に属せず、従って記憶装置の周辺機器と一緒に備えられ
たコンピュータの製造コストに追加できる、ハードウェ
ア部品である。
ョンにおいて、キャッシュプロセッサは、情報がその上
で交換される光学ディスク装置とハードディスクドライ
ブ装置との間の直接リンクを用いるキャッシングを行
う。マイクロプロセッサを必要とすることなく、従って
コンピュータを実質的にスローダウンすることなく、光
学ディスク装置と磁気ハードディスク装置との間の情報
を交換する別の方法がないために、直接リンクが必要と
される。他方で、直接リンクは、標準コンピュータ装置
に属せず、従って記憶装置の周辺機器と一緒に備えられ
たコンピュータの製造コストに追加できる、ハードウェ
ア部品である。
【０００５】最近のコンピュータハードウェアは、２つ
の周辺機器がデータバスに接続された他の周辺機器を全
く妨害することなく、データをその上で交換できるデー
タバスを備えている。中央処置ユニットとして公知であ
るマイクロプロセッサは、２つの周辺機器の間の情報交
換を伝えるより、他のタスクを実行する。例えば、マイ
クロプロセッサは、ＲＡＭ内に格納されたデータを処理
できる。データバスは、例えばＩＥＥＥ１３９４バスに
基づくものであってもよい。
の周辺機器がデータバスに接続された他の周辺機器を全
く妨害することなく、データをその上で交換できるデー
タバスを備えている。中央処置ユニットとして公知であ
るマイクロプロセッサは、２つの周辺機器の間の情報交
換を伝えるより、他のタスクを実行する。例えば、マイ
クロプロセッサは、ＲＡＭ内に格納されたデータを処理
できる。データバスは、例えばＩＥＥＥ１３９４バスに
基づくものであってもよい。
【０００６】
【発明が解決しようとする課題】光学記憶装置が他の記
憶装置の周辺機器を用いてキャッシュされるが、２つの
周辺機器の間で独自の直接リンクを有する必要性がない
という解決策を見つけることが、本発明の目的である。
その解決策は、既存のコンピュータハードウェアの使用
を可能にすべきである。
憶装置の周辺機器を用いてキャッシュされるが、２つの
周辺機器の間で独自の直接リンクを有する必要性がない
という解決策を見つけることが、本発明の目的である。
その解決策は、既存のコンピュータハードウェアの使用
を可能にすべきである。
【０００７】
【課題を解決するための手段】本発明によれば、前述し
た問題に対する解決策は、磁気ハードディスクドライブ
に基づいた少なくとも１つの大容量書き込み及び読み出
し装置と、該大容量書き込み及び読み出し装置が間接的
又は直接的にそれに接続され、該光学記憶読み出し及び
／又は書き込み装置以外の更なる装置から送られた命令
が該大容量書き込み及び読み出し装置に到着するように
通すデータバスと、該大容量書き込み及び読み出し装置
を用いる該情報をキャッシュするキャッシングプロセッ
サとを備えている、光学記憶読み出し及び／又は書き込
み装置の出力及び／又は入力で情報をキャッシングする
キャッシュ可能アーキテクチャを見つけ出すことであ
る。該キャッシングプロセッサは、前記大容量書き込み
及び読み出し装置に直接的に接続されている。光学記憶
読み出し及び／又は書き込み装置の出力及び／又は入力
とキャッシングプロセッサとは、データバスを介して接
続されており、従って出力及び／又は入力とキャッシン
グプロセッサとの間で情報を直接的に交換する。
た問題に対する解決策は、磁気ハードディスクドライブ
に基づいた少なくとも１つの大容量書き込み及び読み出
し装置と、該大容量書き込み及び読み出し装置が間接的
又は直接的にそれに接続され、該光学記憶読み出し及び
／又は書き込み装置以外の更なる装置から送られた命令
が該大容量書き込み及び読み出し装置に到着するように
通すデータバスと、該大容量書き込み及び読み出し装置
を用いる該情報をキャッシュするキャッシングプロセッ
サとを備えている、光学記憶読み出し及び／又は書き込
み装置の出力及び／又は入力で情報をキャッシングする
キャッシュ可能アーキテクチャを見つけ出すことであ
る。該キャッシングプロセッサは、前記大容量書き込み
及び読み出し装置に直接的に接続されている。光学記憶
読み出し及び／又は書き込み装置の出力及び／又は入力
とキャッシングプロセッサとは、データバスを介して接
続されており、従って出力及び／又は入力とキャッシン
グプロセッサとの間で情報を直接的に交換する。
【０００８】本発明によれば、前述の問題の別の解決策
は、コンピュータシステム内で用いる磁気ハードディス
クドライブ装置を見つけ出すことである。該コンピュー
タシステムは、少なくとも１つの中央処理ユニットと、
光学記憶読み出し及び／又は書き込み装置と、データバ
スとを備えており、該中央処理ユニットと該光学記憶読
み出し及び／又は書き込み装置がデータバスに間接的に
又は直接的に接続されている。該磁気ハードディスクド
ライブ装置は、更に、データバスに磁気ハードディスク
ドライブ装置を接続する接続回路と、光学記憶読み出し
及び／又は書き込み装置へ向けられた読み出し及び／又
は書き込み情報に対する要求をデータバスから受信し、
光学記憶読み出し及び／又は書き込み装置をキャッシュ
するように、データバス上で磁気ハードディスクドライ
ブ装置と光学記憶読み出し及び／又は書き込み装置との
間の情報交換を指示するキャッシングプロセッサとを備
えている。
は、コンピュータシステム内で用いる磁気ハードディス
クドライブ装置を見つけ出すことである。該コンピュー
タシステムは、少なくとも１つの中央処理ユニットと、
光学記憶読み出し及び／又は書き込み装置と、データバ
スとを備えており、該中央処理ユニットと該光学記憶読
み出し及び／又は書き込み装置がデータバスに間接的に
又は直接的に接続されている。該磁気ハードディスクド
ライブ装置は、更に、データバスに磁気ハードディスク
ドライブ装置を接続する接続回路と、光学記憶読み出し
及び／又は書き込み装置へ向けられた読み出し及び／又
は書き込み情報に対する要求をデータバスから受信し、
光学記憶読み出し及び／又は書き込み装置をキャッシュ
するように、データバス上で磁気ハードディスクドライ
ブ装置と光学記憶読み出し及び／又は書き込み装置との
間の情報交換を指示するキャッシングプロセッサとを備
えている。
【０００９】本発明の他の目的及び様相は、添付図面の
図１を参照する実施形態の以下の説明から表されること
になり、該図１はキャッシュ可能アーキテクチャの概略
的表現を含んでいる。
図１を参照する実施形態の以下の説明から表されること
になり、該図１はキャッシュ可能アーキテクチャの概略
的表現を含んでいる。
【００１０】
【発明の実施の形態】説明された実施形態は限定するも
のではなく、他の実施形態は本発明の見地の中で当業者
によれば検討できるものである。
のではなく、他の実施形態は本発明の見地の中で当業者
によれば検討できるものである。
【００１１】図１は、コンピュータ（図示なし）の部分
となるデータバス１を表している。データバス１は、例
えばＩＥＥＥ１３９４に基づいたバスであってもよい。
ＩＥＥＥ１３９４バスは、デジタルデータを転送するこ
とが可能な高速シリアルバスである。更に、ＩＥＥＥ１
３９４バスは、それに接続された装置間の直接的通信及
びデータ交換とを可能にする。
となるデータバス１を表している。データバス１は、例
えばＩＥＥＥ１３９４に基づいたバスであってもよい。
ＩＥＥＥ１３９４バスは、デジタルデータを転送するこ
とが可能な高速シリアルバスである。更に、ＩＥＥＥ１
３９４バスは、それに接続された装置間の直接的通信及
びデータ交換とを可能にする。
【００１２】光学記憶読み出し及び／又は書き込み装置
２は、出力及び／又は入力コネクタリンク２２を通して
データバス１に接続される。光学記憶読み出し及び／又
は書き込み装置２は、例えばＣＤ−ＲＯＭ、ＤＶＤ−Ｒ
ＯＭ／ＲＡＭ又はＣＤ−ＲＷドライブであってもよく、
即ちデータが光学的又は光磁気的に読み出し／書き込み
される。光学ディスクドライブ装置は、大量の情報をア
クセスし／格納する比較的安価な方法を提供する。
２は、出力及び／又は入力コネクタリンク２２を通して
データバス１に接続される。光学記憶読み出し及び／又
は書き込み装置２は、例えばＣＤ−ＲＯＭ、ＤＶＤ−Ｒ
ＯＭ／ＲＡＭ又はＣＤ−ＲＷドライブであってもよく、
即ちデータが光学的又は光磁気的に読み出し／書き込み
される。光学ディスクドライブ装置は、大量の情報をア
クセスし／格納する比較的安価な方法を提供する。
【００１３】大容量の書き込み及び読み出し装置３は、
リンク４を通してデータバス１に接続される。大容量の
書き込み及び読み出し装置３は、例えば磁気ハードディ
スクドライブであってもより。磁気ハードディスクドラ
イブは、有利な価格／効率比を提供し、多くのコンピュ
ータに用いられる。
リンク４を通してデータバス１に接続される。大容量の
書き込み及び読み出し装置３は、例えば磁気ハードディ
スクドライブであってもより。磁気ハードディスクドラ
イブは、有利な価格／効率比を提供し、多くのコンピュ
ータに用いられる。
【００１４】キャッシングプロセッサ５は、リンク６を
通して大容量書き込み及び読み出し装置３に、及びリン
ク４を通してデータバス１にリンクされる。
通して大容量書き込み及び読み出し装置３に、及びリン
ク４を通してデータバス１にリンクされる。
【００１５】情報へのアクセス回数及び転送速度の点で
大容量書き込み装置３の効率は、光学記憶読み出し及び
／又は書き込み装置２の効率よりも一般に大きくなる。
キャッシングプロセッサ５は、データバス１を通して直
接的に光学記憶読み出し及び／又は書き込み装置２の間
の情報の交換を導く。キャッシングプロセッサ５は、例
えば光学記憶読み出し及び／又は書き込み装置２へ情報
に対する要求を送信することができる。該装置２はキャ
ッシングプロセッサ５へ要求された情報をその上で転送
する。キャッシングプロセッサ５は、それを格納する大
容量書き込み及び読み出し装置３に受信され要求される
情報を送信する。
大容量書き込み装置３の効率は、光学記憶読み出し及び
／又は書き込み装置２の効率よりも一般に大きくなる。
キャッシングプロセッサ５は、データバス１を通して直
接的に光学記憶読み出し及び／又は書き込み装置２の間
の情報の交換を導く。キャッシングプロセッサ５は、例
えば光学記憶読み出し及び／又は書き込み装置２へ情報
に対する要求を送信することができる。該装置２はキャ
ッシングプロセッサ５へ要求された情報をその上で転送
する。キャッシングプロセッサ５は、それを格納する大
容量書き込み及び読み出し装置３に受信され要求される
情報を送信する。
【００１６】ここで、直接的でない専用リンクは、光学
記憶読み出し及び／又は書き込み装置と、大容量書き込
み及び読み出し装置との間で要求される。キャッシュ可
能アーキテクチャは、データバスを通して互いの間で情
報を交換するために、ありうる２つの装置を用いる。
記憶読み出し及び／又は書き込み装置と、大容量書き込
み及び読み出し装置との間で要求される。キャッシュ可
能アーキテクチャは、データバスを通して互いの間で情
報を交換するために、ありうる２つの装置を用いる。
【００１７】一般に、更なる装置７は、データバス１に
接続される。更なる装置７は、例えばマイクロプロセッ
サであってもよい。光学記憶読み出し及び／又は書き込
み装置２の代わりとなる、大容量書き込み及び読み出し
装置３か又はキャッシングプロセッサ５の一方へ情報に
対する要求を送信する。キャッシングプロセッサ５は、
情報に対するこれら要求を処理し、要求された情報がこ
れらに格納されたならば大容量書き込み及び読み出し装
置３から要求された情報を取り出し、又はそうでなけれ
ば記憶読み出し及び／又は書き込み装置２から要求され
た情報を取り出し、最後に更なる装置７へそれを転送す
る。
接続される。更なる装置７は、例えばマイクロプロセッ
サであってもよい。光学記憶読み出し及び／又は書き込
み装置２の代わりとなる、大容量書き込み及び読み出し
装置３か又はキャッシングプロセッサ５の一方へ情報に
対する要求を送信する。キャッシングプロセッサ５は、
情報に対するこれら要求を処理し、要求された情報がこ
れらに格納されたならば大容量書き込み及び読み出し装
置３から要求された情報を取り出し、又はそうでなけれ
ば記憶読み出し及び／又は書き込み装置２から要求され
た情報を取り出し、最後に更なる装置７へそれを転送す
る。
【００１８】キャッシングプロセッサ５はまた、時間周
期を越えて及びキャッシング手順に従って、情報に対す
る要求を分析することができる。キャッシング手順は、
当業者によれば公知である。分析の結果として、キャッ
シングプロセッサ５は、決められた情報が他の情報より
も、更なる装置７によってより周期的に要求されること
を決定することができる。キャッシングプロセッサ５
は、周期的に要求される限り、大容量書き込み及び読み
出し装置に格納された決められた情報を保持することが
できる。キャッシングプロセッサ５はまた、更なる装置
７の情報に対する予測された要求を、前方で読み出すよ
うに公知のキャッシング手順をインプリメントすること
ができる。
期を越えて及びキャッシング手順に従って、情報に対す
る要求を分析することができる。キャッシング手順は、
当業者によれば公知である。分析の結果として、キャッ
シングプロセッサ５は、決められた情報が他の情報より
も、更なる装置７によってより周期的に要求されること
を決定することができる。キャッシングプロセッサ５
は、周期的に要求される限り、大容量書き込み及び読み
出し装置に格納された決められた情報を保持することが
できる。キャッシングプロセッサ５はまた、更なる装置
７の情報に対する予測された要求を、前方で読み出すよ
うに公知のキャッシング手順をインプリメントすること
ができる。
【００１９】更なる実施形態において、キャッシングプ
ロセッサ５は、データバス１上で更なる装置７によって
送られた情報を受信するために用いられ、光学記憶読み
出し及び／又は書き込み装置２に格納されるようにする
ことができる。キャッシングプロセッサ５は、受信され
た情報を大容量書き込み及び読み出し装置３へ最初に送
信する。大容量書き込み及び読み出し装置３は、該装置
３から光学記憶読み出し及び／又は書き込み装置２への
情報をコピーする前にそれを格納するものである。それ
らによって、該装置２の書き込み効率は、大容量書き込
み及び読み出し装置３の書き込み効率の効果を得ること
によって仮想的に増加される。
ロセッサ５は、データバス１上で更なる装置７によって
送られた情報を受信するために用いられ、光学記憶読み
出し及び／又は書き込み装置２に格納されるようにする
ことができる。キャッシングプロセッサ５は、受信され
た情報を大容量書き込み及び読み出し装置３へ最初に送
信する。大容量書き込み及び読み出し装置３は、該装置
３から光学記憶読み出し及び／又は書き込み装置２への
情報をコピーする前にそれを格納するものである。それ
らによって、該装置２の書き込み効率は、大容量書き込
み及び読み出し装置３の書き込み効率の効果を得ること
によって仮想的に増加される。
【００２０】データバス１に接続された装置は、通信プ
ロトコルを用いる情報を交換する。好ましい実施形態に
おいて、記憶読み出し及び／又は書き込み装置２とキャ
ッシュプロセッサ５との間で用いられる通信プロトコル
は、単純に且つ効率的にエンハンスするために、更なる
装置７とキャッシングプロセッサ５との間で用いられる
通信プロトコルの最適化バージョンにすることができ
る。
ロトコルを用いる情報を交換する。好ましい実施形態に
おいて、記憶読み出し及び／又は書き込み装置２とキャ
ッシュプロセッサ５との間で用いられる通信プロトコル
は、単純に且つ効率的にエンハンスするために、更なる
装置７とキャッシングプロセッサ５との間で用いられる
通信プロトコルの最適化バージョンにすることができ
る。
【００２１】一般に、大容量書き込み及び読み出し装置
３は、大容量書き込み及び読み出し装置３自身をキャッ
シュするそれ自身の専用キャッシングプロセッサを備え
ることができる。好ましい実施形態において、キャッシ
ングプロセッサ５の機能は、専用キャッシングプロセッ
サの機能を含むことができ、それによって物理的に別個
の専用キャッシングプロセッサの必要性が無くなり、更
にコストを削減する。
３は、大容量書き込み及び読み出し装置３自身をキャッ
シュするそれ自身の専用キャッシングプロセッサを備え
ることができる。好ましい実施形態において、キャッシ
ングプロセッサ５の機能は、専用キャッシングプロセッ
サの機能を含むことができ、それによって物理的に別個
の専用キャッシングプロセッサの必要性が無くなり、更
にコストを削減する。
【図１】本発明によるキャッシュ可能アーキテクチャの
概略的な構成図である。
概略的な構成図である。
１ データバス ２ 光学記憶読み出し及び／又は書き込み装置 ３ 大容量書き込み及び読み出し装置 ４、６、２２ リンク ５ キャッシングプロセッサ ７ 更なる装置
フロントページの続き (72)発明者 ライネル シュヴェール ドイツ連邦共和国， デー−78078 ニー デレシャーハ， ラエルヘンヴェーク， 12番地
Claims (4)
- 【請求項１】 光学記憶読み出し及び／又は書き込み装
置（２）の出力及び／又は入力で情報をキャッシングす
るキャッシュ可能アーキテクチャにおいて、 磁気ハードディスクドライブに基づいた少なくとも１つ
の大容量書き込み及び読み出し装置（３）と、 前記大容量書き込み及び読み出し装置が間接的又は直接
的にそれに接続され、前記光学記憶読み出し及び／又は
書き込み装置以外の更なる装置（７）から送られた命令
を前記大容量書き込み及び読み出し装置に到着するよう
に通すデータバス（１）と、 前記大容量書き込み及び読み出し装置を用いる前記情報
をキャッシュし、前記大容量書き込み及び読み出し装置
に直接的に接続されるキャッシングプロセッサ（５）と
を備えており、 前記光学記憶読み出し及び／又は書き込み装置の前記出
力及び／又は入力とキャッシングプロセッサとは、前記
データバスを介して接続されており、従って前記出力及
び／又は入力と前記キャッシングプロセッサとの間で前
記情報を直接的に交換することを特徴とするキャッシン
グ可能アーキテクチャ。 - 【請求項２】 前記キャッシングプロセッサは、前記大
容量書き込み及び読み出し装置の統合部分であることを
特徴とする請求項１に記載のキャッシュ可能アーキテク
チャ。 - 【請求項３】 前記データバスはＩＥＥＥ１３９４バス
に基づくことを特徴とする請求項１又は２に記載のキャ
ッシュ可能アーキテクチャ。 - 【請求項４】 少なくとも１つの中央処理ユニットと、
光学記憶読み出し及び／又は書き込み装置と、データバ
スとを備えており、該中央処理ユニットと該光学記憶読
み出し及び／又は書き込み装置がデータバスに間接的に
又は直接的に接続されており、該磁気ハードディスクド
ライブ装置は、更に、 前記データバスに前記磁気ハードディスクドライブ装置
を接続する接続回路と、 前記光学記憶読み出し及び／又は書き込み装置へ向けら
れた読み出し及び／又は書き込み情報に対する要求をデ
ータバスから受信し、前記光学記憶読み出し及び／又は
書き込み装置をキャッシュするように、前記データバス
上で前記磁気ハードディスクドライブ装置と前記光学記
憶読み出し及び／又は書き込み装置との間の情報交換を
指示するキャッシングプロセッサとを含むことを特徴と
するコンピュータシステムで用いる磁気ハードディスク
ドライブ装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US5845297P | 1997-09-08 | 1997-09-08 | |
| US60/058,452 | 1997-09-08 | ||
| EP97115527A EP0901077A1 (en) | 1997-09-08 | 1997-09-08 | Cache enabling architecture |
| US97115527.0 | 1997-09-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11167469A true JPH11167469A (ja) | 1999-06-22 |
Family
ID=26145768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10247716A Pending JPH11167469A (ja) | 1997-09-08 | 1998-08-19 | キャッシュ可能アーキテクチャ |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH11167469A (ja) |
| KR (1) | KR100580933B1 (ja) |
| CN (1) | CN1119749C (ja) |
| ID (1) | ID20659A (ja) |
| MY (1) | MY118599A (ja) |
| SG (1) | SG70114A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8763002B2 (en) | 2008-11-03 | 2014-06-24 | Huawei Technologies Co., Ltd. | Method, system, and apparatus for task allocation of multi-core processor |
-
1998
- 1998-08-19 JP JP10247716A patent/JPH11167469A/ja active Pending
- 1998-08-20 SG SG1998003160A patent/SG70114A1/en unknown
- 1998-09-02 KR KR1019980036131A patent/KR100580933B1/ko not_active Expired - Fee Related
- 1998-09-04 CN CN98118871A patent/CN1119749C/zh not_active Expired - Fee Related
- 1998-09-07 MY MYPI98004072A patent/MY118599A/en unknown
- 1998-09-08 ID IDP981206A patent/ID20659A/id unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8763002B2 (en) | 2008-11-03 | 2014-06-24 | Huawei Technologies Co., Ltd. | Method, system, and apparatus for task allocation of multi-core processor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990029463A (ko) | 1999-04-26 |
| MY118599A (en) | 2004-12-31 |
| HK1017115A1 (en) | 1999-11-12 |
| CN1211008A (zh) | 1999-03-17 |
| CN1119749C (zh) | 2003-08-27 |
| KR100580933B1 (ko) | 2006-10-24 |
| ID20659A (id) | 1999-02-11 |
| SG70114A1 (en) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0163231B1 (ko) | 입/출력 채널 제어기, 멀티 프로세싱 시스템 및 데이타 프로세싱 방법 | |
| US5463753A (en) | Method and apparatus for reducing non-snoop window of a cache controller by delaying host bus grant signal to the cache controller | |
| CN100334564C (zh) | 具有内部行高速缓存的内存集线器及访问方法 | |
| CN101419535B (zh) | 虚拟机的分布式虚拟磁盘系统 | |
| US5561779A (en) | Processor board having a second level writeback cache system and a third level writethrough cache system which stores exclusive state information for use in a multiprocessor computer system | |
| US20050114559A1 (en) | Method for efficiently processing DMA transactions | |
| CN118363914B (zh) | 数据处理方法、固态硬盘设备及主机 | |
| US6757786B2 (en) | Data consistency memory management system and method and associated multiprocessor network | |
| CN101446931B (zh) | 一种实现输入输出数据一致性的系统及方法 | |
| JPH02103649A (ja) | 制御装置および情報処理システム | |
| US5829027A (en) | Removable processor board having first, second and third level cache system for use in a multiprocessor computer system | |
| US20030023794A1 (en) | Cache coherent split transaction memory bus architecture and protocol for a multi processor chip device | |
| JP5265827B2 (ja) | ハイブリッドコヒーレンスプロトコル | |
| US6035376A (en) | System and method for changing the states of directory-based caches and memories from read/write to read-only | |
| US5701422A (en) | Method for ensuring cycle ordering requirements within a hierarchical bus system including split-transaction buses | |
| CN117435251A (zh) | 一种后量子密码算法处理器及其片上系统 | |
| JPH10171712A (ja) | プロセッサ・バスによるｉ／ｏトラフィック伝送 | |
| US20250217292A1 (en) | Adaptive System Probe Action to Minimize Input/Output Dirty Data Transfers | |
| JPH11167469A (ja) | キャッシュ可能アーキテクチャ | |
| CN116962259A (zh) | 一种基于监听-目录两层协议的一致性处理方法及系统 | |
| US6175895B1 (en) | Cache enabling architecture | |
| US6907454B1 (en) | Data processing system with master and slave processors | |
| JPS59173828A (ja) | デ−タ処理システム | |
| EP0901078A1 (en) | Cache enabling architecture | |
| HK1017115B (en) | Cache enabling architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071120 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |