JPH11175332A - プログラム修正装置 - Google Patents

Abstract

(57)【要約】 【課題】 処理プログラムの一部を修正する必要がある
か否かの判断は半導体集積回路１の製造後に行われるた
め、処理プログラムの一部を修正する必要がない場合で
も、マスクＲＯＭ５には処理プログラムの他に、予め初
期設定プログラムを準備して記憶しておかなければなら
ず、また、修正プログラムをダウンロードするための領
域をＲＡＭ７に確保しておかなければならず、メモリの
使用効率が劣化するなどの課題があった。 【解決手段】 修正プログラムをダウンロードする旨を
示す信号が入力されると、外部メモリ２２から半導体集
積回路２１のＲＡＭ２８に修正プログラム等をダウンロ
ードするようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
に内蔵されたマスクＲＯＭの内容を一部修正するプログ
ラム修正装置に関するものである。

【０００２】

【従来の技術】図８は従来のプログラム修正装置を示す
構成図であり、図において、１はマスクＲＯＭ５を内蔵
する半導体集積回路、２はマスクＲＯＭ５に記憶された
処理プログラムの修正プログラムを格納するとともに、
修正箇所の開始アドレス及び修正後復帰アドレスを格納
する外部メモリ、３は半導体集積回路１のリセット入力
端子、４は外部メモリ２を接続する半導体集積回路１の
外部メモリ接続端子、５は半導体集積回路１のプログラ
ム（プログラムは、半導体集積回路１における正規の処
理プログラムと、外部メモリ接続端子４に外部メモリ２
が接続されたとき処理プログラムの一部を修正プログラ
ムに置き換える初期設定プログラムとから構成される）
を記憶するマスクＲＯＭ、６はリセット入力端子３の信
号レベルがＬレベルからＨレベルに変化すると、マスク
ＲＯＭ５に記憶された初期設定プログラム及び処理プロ
グラムを実行するＣＰＵである。

【０００３】また、７はＣＰＵ６が処理プログラムの一
部を修正プログラムに置き換える場合、ＣＰＵ６が外部
メモリ２から修正プログラムをダウンロードするＲＡ
Ｍ、８は処理プログラムにおける修正箇所の開始アドレ
ス及び修正後復帰アドレスを格納する修正箇所アドレス
レジスタ、９はＲＡＭ７に格納された修正プログラムの
ダウンロード開始アドレスを格納するスタートアドレス
レジスタ、１０はアドレスバス１２の値を監視し、その
アドレスバス１２の値が修正箇所アドレスレジスタ８に
格納された修正箇所の開始アドレスと一致すると、割込
処理要求信号を発生するアドレス比較回路、１１はアド
レス比較回路１０から割込処理要求信号が発生すると、
アドレスバス１２の値をスタートアドレスレジスタ９に
格納された修正プログラムのダウンロード開始アドレス
に書き換えて、ＣＰＵ６が現在実行しているプログラム
の対象を処理プログラムから修正プログラムに変更する
割込発生回路、１２は半導体集積回路１のアドレスバ
ス、１３は半導体集積回路１のデータバスである。

【０００４】次に動作について説明する。まず、半導体
集積回路１のリセット入力端子３の信号レベルがＬレベ
ルからＨレベルに変化すると、ＣＰＵ６がマスクＲＯＭ
５に記憶された初期設定プログラムの実行を開始する
（ＣＰＵ６が本来実行するプログラムは、処理プログラ
ムであるが、その処理プログラムを実行する前に初期設
定プログラムを実行するようにプログラムされてい
る）。

【０００５】そして、ＣＰＵ６は初期設定プログラムの
実行を開始すると、処理プログラムの一部を修正プログ
ラムに置き換えるか否かを判断し、処理プログラムの一
部を修正プログラムに置き換えると判断する場合には、
ＣＰＵ６が外部メモリ２からＲＡＭ７に修正プログラム
をダウンロードするとともに、外部メモリ２から修正箇
所の開始アドレス及び修正後復帰アドレスを読み込んで
修正箇所アドレスレジスタ８にセットする。また、ＲＡ
Ｍ７にダウンロードした修正プログラムのダウンロード
開始アドレスをスタートアドレスレジスタ９にセットす
る。

【０００６】このようにして、ＣＰＵ６が初期設定プロ
グラムを実行することにより、修正プログラムがＲＡＭ
７にダウンロードされ、ＣＰＵ６が処理プログラムの実
行を開始すると、アドレス比較回路１０がアドレスバス
１２の値を監視し、そのアドレスバス１２の値が修正箇
所アドレスレジスタ８に格納された修正箇所の開始アド
レスと一致するか否かを判断する。そして、アドレスバ
ス１２の値が修正箇所の開始アドレスと一致すると、ア
ドレス比較回路１０がＣＰＵ６及び割込発生回路１１に
対して割込処理要求信号を発生する。

【０００７】これにより、割込発生回路１１は、アドレ
スバス１２の値をスタートアドレスレジスタ９に格納さ
れた修正プログラムのダウンロード開始アドレスに書き
換えることにより、ＣＰＵ６が現在実行しているプログ
ラムの対象を処理プログラムから修正プログラムに変更
する。即ち、割込発生回路１１は、ＣＰＵ６に対して処
理プログラムの実行を中断させ、修正プログラムの実行
を開始させる。

【０００８】そして、割込発生回路１１は、修正プログ
ラムの実行が完了すると、アドレスバス１２の値を修正
箇所アドレスレジスタ８に格納された修正後復帰アドレ
スに変更することにより、ＣＰＵ６に対して処理プログ
ラムにおける修正箇所のすぐ後から実行を再開させる。

【０００９】なお、特開平６−１３１１７１号公報に
は、修正プログラムをＲＡＭの未使用領域にダウンロー
ドする技術が開示されているが、プログラムを修正する
か否かに拘わらず、修正プログラムを記憶するためのメ
モリを半導体集積回路内に配置する必要があり、プログ
ラムを修正しない場合には、そのメモリを配置する分だ
け半導体集積回路の集積度が劣化するという課題があっ
た。

【００１０】

【発明が解決しようとする課題】従来のプログラム修正
装置は以上のように構成されているので、半導体集積回
路１の製造後に処理プログラムの一部に欠陥（バグ）が
あることが発見された場合でも、半導体集積回路１を再
製造することなく、処理プログラムの一部を修正するこ
とができるが、処理プログラムの一部を修正する必要が
あるか否かの判断は半導体集積回路１の製造後に行われ
るため、処理プログラムの一部を修正する必要がない場
合でも、マスクＲＯＭ５には処理プログラムの他に、予
め初期設定プログラムを準備して記憶しておかなければ
ならず、また、修正プログラムをダウンロードするため
の領域をＲＡＭ７に確保しておかなければならず、メモ
リの使用効率が劣化するなどの課題があった。

【００１１】この発明は上記のような課題を解決するた
めになされたもので、初期設定プログラムをマスクＲＯ
Ｍに搭載することなく、処理プログラムの一部を修正す
ることができるプログラム修正装置を得ることを目的と
する。

【００１２】

【課題を解決するための手段】この発明に係るプログラ
ム修正装置は、修正プログラムをダウンロードする旨を
示す信号が入力されると、外部メモリから半導体集積回
路のメモリに修正プログラムをダウンロードするととも
に、マスクＲＯＭに記憶されたプログラムにおける修正
箇所の開始アドレスをダウンロードするようにしたもの
である。

【００１３】この発明に係るプログラム修正装置は、修
正プログラムをダウンロードする旨を示す信号が入力さ
れると、外部メモリから半導体集積回路のメモリに修正
プログラムをダウンロードするとともに、マスクＲＯＭ
に記憶されたプログラムにおける修正箇所の開始アドレ
ス及び修正後復帰アドレスをダウンロードするようにし
たものである。

【００１４】この発明に係るプログラム修正装置は、半
導体集積回路に外部メモリが接続されたことを検知する
と、外部メモリから半導体集積回路のメモリに修正プロ
グラムをダウンロードするとともに、マスクＲＯＭに記
憶されたプログラムにおける修正箇所の開始アドレスを
ダウンロードするようにしたものである。

【００１５】この発明に係るプログラム修正装置は、半
導体集積回路に外部メモリが接続されたことを検知する
と、外部メモリから半導体集積回路のメモリに修正プロ
グラムをダウンロードするとともに、マスクＲＯＭに記
憶されたプログラムにおける修正箇所の開始アドレス及
び修正後復帰アドレスをダウンロードするようにしたも
のである。

【００１６】この発明に係るプログラム修正装置は、半
導体集積回路におけるメモリの未使用領域に修正プログ
ラムをダウンロードするようにしたものである。

【００１７】この発明に係るプログラム修正装置は、半
導体集積回路の専用メモリに修正プログラムをダウンロ
ードするようにしたものである。

【００１８】この発明に係るプログラム修正装置は、ダ
イレクト・メモリ・アクセス回路を用いてダウンロード
するようにしたものである。

【００１９】この発明に係るプログラム修正装置は、シ
リアル入出力回路を用いてダウンロードするようにした
ものである。

【００２０】この発明に係るプログラム修正装置は、複
数の修正箇所がある場合には、各修正箇所の修正プログ
ラムをメモリにダウンロードするととともに、各修正箇
所の開始アドレスをメモリにダウンロードするようにし
たものである。

【００２１】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるプ
ログラム修正装置を示す構成図であり、図において、２
１はマスクＲＯＭ２６を内蔵する半導体集積回路、２２
はマスクＲＯＭ２６に記憶された処理プログラムの修正
プログラムを格納するとともに、修正箇所の開始アドレ
スを格納する外部メモリ、２３は半導体集積回路２１の
リセット入力端子、２４は外部メモリ２２を接続する半
導体集積回路２１の外部メモリ接続端子、２５は修正プ
ログラムをダウンロードするか否かを示す判定信号を入
力する判定信号入力端子、２６は半導体集積回路２１の
処理プログラムを記憶するマスクＲＯＭ、２７は修正プ
ログラムをダウンロードする旨を示す判定信号が判定信
号入力端子２５に入力されると、外部メモリ２２からＲ
ＡＭ２８の未使用領域に修正プログラムをダウンロード
するとともに、外部メモリ２２から処理プログラムにお
ける修正箇所の開始アドレスを読み込んで、その開始ア
ドレスを修正箇所アドレスレジスタ２９にセットする修
正有無判定回路（ダウンロード手段）である。

【００２２】また、２８は未使用領域に修正プログラム
を格納するＲＡＭ（メモリ）、２９は処理プログラムに
おける修正箇所の開始アドレスを格納する修正箇所アド
レスレジスタ（メモリ）、３０はＲＡＭ２８の未使用領
域に格納された修正プログラムのダウンロード開始アド
レスを格納するスタートアドレスレジスタ、３１はマス
クＲＯＭ２６に記憶された処理プログラムの実行が開始
されると、アドレスバス３３の値を監視し、そのアドレ
スバス３３の値が修正箇所アドレスレジスタ２９に格納
された修正箇所の開始アドレスと一致するか否かを判定
するアドレス比較回路（判定手段）、３２はアドレス比
較回路３１によりアドレスバス３３の値が修正箇所の開
始アドレスと一致すると判定された場合には、マスクＲ
ＯＭ２６に記憶された処理プログラムの実行を中断し、
ＲＡＭ２８の未使用領域に格納された修正プログラムの
実行を開始するとともに、その修正プログラムの実行が
完了すると、その修正プログラムに設定された修正後復
帰アドレスから処理プログラムの実行を再開するＣＰＵ
（修正プログラム実行手段、実行再開手段）、３３は半
導体集積回路２１のアドレスバス、３４は半導体集積回
路２１のデータバスである。

【００２３】次に動作について説明する。まず、半導体
集積回路２１のリセット入力端子２３の信号レベルをＬ
レベルに保持された状態において、判定信号入力端子２
５の信号レベルがＬレベルに設定され、その後、リセッ
ト入力端子２３の信号レベルがＬレベルからＨレベルに
遷移すると、修正有無判定回路２７は、外部メモリ２２
から修正プログラムのダウンロードが不要である旨を示
す判定信号が判定信号入力端子２５に入力されたものと
判断し、即ち、マスクＲＯＭ２６に記憶された処理プロ
グラムの修正を行わないものと判断する。

【００２４】これにより、修正有無判定回路２７は、ア
ドレスバス３３の値をリセットベクタアドレスに設定す
るとともに、アドレス比較回路３１の動作が無効になる
ように設定し、ＣＰＵ３２に対してマスクＲＯＭ２６に
記憶された処理プログラムの実行を要求する。そして、
ＣＰＵ３２は修正箇所を有しない処理プログラムの実行
を開始する。

【００２５】一方、半導体集積回路２１のリセット入力
端子２３の信号レベルをＬレベルに保持された状態にお
いて、判定信号入力端子２５の信号レベルがＨレベルに
設定され、その後、リセット入力端子２３の信号レベル
がＬレベルからＨレベルに遷移すると、修正有無判定回
路２７は、外部メモリ２２から修正プログラムをダウン
ロードする旨を示す判定信号が判定信号入力端子２５に
入力されたものと判断し、即ち、マスクＲＯＭ２６に記
憶された処理プログラムの一部を修正するものと判断す
る（図２参照）。

【００２６】これにより、修正有無判定回路２７は、ま
ず、外部メモリ接続端子２４に接続された外部メモリ２
２から（図４参照）、修正プログラムをダウンロードす
るアドレスを示すダウンロード開始アドレスを読み込ん
でスタートアドレスレジスタ３０にセットしたのち、処
理プログラムにおける修正箇所の開始アドレスを読み込
んで修正箇所アドレスレジスタ２９にセットする。ま
た、外部メモリ２２からＲＡＭ２８の未使用領域、即
ち、スタートアドレスレジスタ３０にセットされたダウ
ンロード開始アドレス以降の領域に修正プログラムをダ
ウンロードする（図３参照）。

【００２７】そして、修正有無判定回路２７は、ダウン
ロードを完了すると、アドレスバス３３の値をリセット
ベクタアドレスに設定するとともに、アドレス比較回路
３１の動作が有効になるように設定し、ＣＰＵ３２に対
してマスクＲＯＭ２６に記憶された処理プログラムの実
行を要求する。これにより、ＣＰＵ３２は処理プログラ
ムの実行を開始する。

【００２８】そして、ＣＰＵ３２が処理プログラムの実
行を開始すると、アドレス比較回路３１がアドレスバス
３３の値を監視し、そのアドレスバス３３の値が修正箇
所アドレスレジスタ２９に格納された修正箇所の開始ア
ドレスと一致するか否かを判定する。そして、アドレス
比較回路３１は、アドレスバス３３の値が修正箇所の開
始アドレスと一致すると、アドレスバス３３の値をスタ
ートアドレスレジスタ３０に格納された修正プログラム
のダウンロード開始アドレスに書き換えることにより、
ＣＰＵ３２が現在実行しているプログラムの対象を処理
プログラムから修正プログラムに変更する。即ち、アド
レス比較回路３１は、ＣＰＵ３２に対して処理プログラ
ムの実行を中断させ、修正プログラムの実行を開始させ
る。

【００２９】そして、アドレス比較回路３１は、ＣＰＵ
３２による修正プログラムの実行が完了すると、アドレ
スバス３３の値を修正プログラムに設定された修正後復
帰アドレスに変更することにより、ＣＰＵ３２に対して
処理プログラムにおける修正箇所のすぐ後から実行を再
開させる。

【００３０】以上で明らかなように、この実施の形態１
によれば、修正プログラムをダウンロードする旨を示す
信号が入力されると、外部メモリ２２から半導体集積回
路２１のＲＡＭ２８に修正プログラムをダウンロードす
るとともに、マスクＲＯＭ２６に記憶された処理プログ
ラムにおける修正箇所の開始アドレスをダウンロードす
るようにしたので、初期設定プログラムをマスクＲＯＭ
２６に搭載することなく、処理プログラムの一部を修正
することができるようになり、その結果、マスクＲＯＭ
２６の容量を小さくすることができる効果を奏する。ま
た、修正プログラムをＲＡＭ２８の未使用領域にダウン
ロードするようにしたので、修正プログラムをダウンロ
ードしないことによるメモリの使用効率の劣化を防止す
ることができる効果を奏する。

【００３１】実施の形態２．上記実施の形態１では、修
正プログラムをダウンロードする旨を示す信号が入力さ
れると、外部メモリ２２からＲＡＭ２８に修正プログラ
ムをダウンロードするものについて示したが、修正有無
判定回路２７が半導体集積回路２１の外部メモリ接続端
子２４に外部メモリ２２が接続されたことを検知する
と、外部メモリ２２からＲＡＭ２８に修正プログラムを
ダウンロードするようにしてもよい。即ち、修正有無判
定回路２７がリセット入力端子２３の信号レベルがＬレ
ベルからＨレベルに変化したとき、外部メモリ２２の特
定アドレスのデータ（例えば、先頭アドレスに修正の有
無を示すデータを設定する）を入力して修正の有無を判
定し、その結果に応じて外部メモリ２２からＲＡＭ２８
に修正プログラムをダウンロードするようにしてもよ
い。これにより、判定信号入力端子２５は不要になり、
半導体集積回路２１の構成が簡略化されることになる。

【００３２】実施の形態３．上記実施の形態１および実
施の形態２では、修正後復帰アドレスを修正プログラム
に設定するものについて示したが、修正箇所の開始アド
レスを外部メモリ２２から読み込む際、外部メモリ２２
から修正後復帰アドレスを読み込んで修正箇所アドレス
レジスタ２９にセットするようにしてもよく、上記実施
の形態１および実施の形態２と同様の効果を奏すること
ができる。

【００３３】実施の形態４．上記実施の形態１から実施
の形態３では、修正プログラムをＲＡＭ２８の未使用領
域にダウンロードするものについて示したが、図５に示
すように、修正プログラムを専用メモリ３５にダウンロ
ードするようにしてもよい。これにより、ＲＡＭ２８内
に修正プログラムをダウンロードする領域を確保するこ
とができない場合でも、処理プログラムを修正すること
ができる効果を奏する。

【００３４】実施の形態５．上記実施の形態１から実施
の形態４では、外部メモリ２２からＲＡＭ２８又は専用
メモリ３５に直接ダウンロードするものについて示した
が、図６に示すように、ＤＭＡ（ダイレクト・メモリ・
アクセス回路）３６を用いて外部メモリ２２からＲＡＭ
２８又は専用メモリ３５に修正プログラムをダウンロー
ドするようにしてもよい。これにより、修正有無判定回
路２７の負担を軽減しつつ、修正プログラムを高速にダ
ウンロードすることができる効果を奏する。

【００３５】実施の形態６．上記実施の形態１から実施
の形態４では、外部メモリ２２からＲＡＭ２８又は専用
メモリ３５に直接ダウンロードするものについて示した
が、図７に示すように、ＳＩ／Ｏ（シリアル入出力回
路）３７を用いて外部メモリ２２からＲＡＭ２８又は専
用メモリ３５に修正プログラムをダウンロードするよう
にしてもよい。これにより、修正有無判定回路２７の負
担を軽減することができる効果を奏する。

【００３６】実施の形態７．上記実施の形態１から実施
の形態６では、処理プログラムの修正箇所が１箇所であ
るものについて示したが、処理プログラムの修正箇所が
２箇所以上であってもよく、上記実施の形態１から実施
の形態６と同様の効果を奏することができる。即ち、処
理プログラムの修正箇所が２箇所以上ある場合には、修
正有無判定回路２７が、各修正箇所の修正プログラムを
ＲＡＭ２８又は専用メモリ３５にダウンロードするとと
ともに、各修正箇所の開始アドレス（必要に応じて修正
後復帰アドレス）を修正箇所アドレスレジスタ２９にダ
ウンロードすればよい。

【００３７】

【発明の効果】以上のように、この発明によれば、修正
プログラムをダウンロードする旨を示す信号が入力され
ると、外部メモリから半導体集積回路のメモリに修正プ
ログラムをダウンロードするとともに、マスクＲＯＭに
記憶されたプログラムにおける修正箇所の開始アドレス
をダウンロードするように構成したので、初期設定プロ
グラムをマスクＲＯＭに搭載することなく、プログラム
の一部を修正することができるようになり、その結果、
マスクＲＯＭの容量を小さくすることができる効果があ
る。

【００３８】この発明によれば、修正プログラムをダウ
ンロードする旨を示す信号が入力されると、外部メモリ
から半導体集積回路のメモリに修正プログラムをダウン
ロードするとともに、マスクＲＯＭに記憶されたプログ
ラムにおける修正箇所の開始アドレス及び修正後復帰ア
ドレスをダウンロードするように構成したので、初期設
定プログラムをマスクＲＯＭに搭載することなく、プロ
グラムの一部を修正することができるようになり、その
結果、マスクＲＯＭの容量を小さくすることができる効
果がある。

【００３９】この発明によれば、半導体集積回路に外部
メモリが接続されたことを検知すると、外部メモリから
半導体集積回路のメモリに修正プログラムをダウンロー
ドするとともに、マスクＲＯＭに記憶されたプログラム
における修正箇所の開始アドレスをダウンロードするよ
うに構成したので、初期設定プログラムをマスクＲＯＭ
に搭載することなく、プログラムの一部を修正すること
ができるようになり、その結果、マスクＲＯＭの容量を
小さくすることができる効果がある。また、修正プログ
ラムをダウンロードする旨を示す信号を入力するための
信号入力端子が不要になり、半導体集積回路の構成が簡
略化される効果がある。

【００４０】この発明によれば、半導体集積回路に外部
メモリが接続されたことを検知すると、外部メモリから
半導体集積回路のメモリに修正プログラムをダウンロー
ドするとともに、マスクＲＯＭに記憶されたプログラム
における修正箇所の開始アドレス及び修正後復帰アドレ
スをダウンロードするように構成したので、初期設定プ
ログラムをマスクＲＯＭに搭載することなく、プログラ
ムの一部を修正することができるようになり、その結
果、マスクＲＯＭの容量を小さくすることができる効果
がある。また、修正プログラムをダウンロードする旨を
示す信号を入力するための信号入力端子が不要になり、
半導体集積回路の構成が簡略化される効果がある。

【００４１】この発明によれば、半導体集積回路におけ
るメモリの未使用領域に修正プログラムをダウンロード
するように構成したので、修正プログラムをダウンロー
ドしないことによるメモリの使用効率の劣化を防止する
ことができる効果がある。

【００４２】この発明によれば、半導体集積回路の専用
メモリに修正プログラムをダウンロードするように構成
したので、メモリ内に修正プログラムをダウンロードす
る領域を確保することができない場合でも、プログラム
を修正することができる効果がある。

【００４３】この発明によれば、ダイレクト・メモリ・
アクセス回路を用いてダウンロードするように構成した
ので、ダウンロード手段の負担を軽減しつつ、修正プロ
グラムを高速にダウンロードすることができる効果があ
る。

【００４４】この発明によれば、シリアル入出力回路を
用いてダウンロードするように構成したので、ダウンロ
ード手段の負担を軽減することができる効果がある。

【００４５】この発明によれば、複数の修正箇所がある
場合には、各修正箇所の修正プログラムをメモリにダウ
ンロードするととともに、各修正箇所の開始アドレスを
メモリにダウンロードするように構成したので、プログ
ラムを２箇所以上修正することができる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるプログラム修
正装置を示す構成図である。

【図２】 マスクＲＯＭ２６に記憶された処理プログラ
ムのデータ構成を示すメモリ配置図である。

【図３】 ＲＡＭ２８のデータ構成を示すメモリ配置図
である。

【図４】 外部メモリ２２のデータ構成を示すメモリ配
置図である。

【図５】 この発明の実施の形態４によるプログラム修
正装置を示す構成図である。

【図６】 この発明の実施の形態５によるプログラム修
正装置を示す構成図である。

【図７】 この発明の実施の形態６によるプログラム修
正装置を示す構成図である。

【図８】 従来のプログラム修正装置を示す構成図であ
る。

【符号の説明】

２１ 半導体集積回路、２２ 外部メモリ、２６ マス
クＲＯＭ、２７ 修正有無判定回路（ダウンロード手
段）、２８ ＲＡＭ（メモリ）、２９ 修正箇所アドレ
スレジスタ（メモリ）、３１ アドレス比較回路（判定
手段）、３２ ＣＰＵ（修正プログラム実行手段、実行
再開手段）、３３ アドレスバス、３５専用メモリ、３
６ ＤＭＡ（ダイレクト・メモリ・アクセス回路）、３
７ ＳＩ／Ｏ（シリアル入出力回路）。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 修正プログラムをダウンロードする旨を
   示す信号が入力されると、外部メモリから半導体集積回
   路のメモリに修正プログラムをダウンロードするととも
   に、マスクＲＯＭに記憶されたプログラムにおける修正
   箇所の開始アドレスをダウンロードするダウンロード手
   段と、上記マスクＲＯＭに記憶されたプログラムの実行
   が開始されると、アドレスバスの値を監視し、そのアド
   レスバスの値が上記メモリに格納された修正箇所の開始
   アドレスと一致するか否かを判定する判定手段と、上記
   判定手段によりアドレスバスの値が修正箇所の開始アド
   レスと一致すると判定された場合には、上記マスクＲＯ
   Ｍに記憶されたプログラムの実行を中断し、上記メモリ
   に格納された修正プログラムの実行を開始する修正プロ
   グラム実行手段と、上記修正プログラム実行手段による
   修正プログラムの実行が完了すると、その修正プログラ
   ムに設定された修正後復帰アドレスから上記マスクＲＯ
   Ｍに記憶されたプログラムの実行を再開する実行再開手
   段とを備えたプログラム修正装置。
2. 【請求項２】 修正プログラムをダウンロードする旨を
   示す信号が入力されると、外部メモリから半導体集積回
   路のメモリに修正プログラムをダウンロードするととも
   に、マスクＲＯＭに記憶されたプログラムにおける修正
   箇所の開始アドレス及び修正後復帰アドレスをダウンロ
   ードするダウンロード手段と、上記マスクＲＯＭに記憶
   されたプログラムの実行が開始されると、アドレスバス
   の値を監視し、そのアドレスバスの値が上記メモリに格
   納された修正箇所の開始アドレスと一致するか否かを判
   定する判定手段と、上記判定手段によりアドレスバスの
   値が修正箇所の開始アドレスと一致すると判定された場
   合には、上記マスクＲＯＭに記憶されたプログラムの実
   行を中断し、上記メモリに格納された修正プログラムの
   実行を開始する修正プログラム実行手段と、上記修正プ
   ログラム実行手段による修正プログラムの実行が完了す
   ると、上記メモリに格納された修正後復帰アドレスから
   上記マスクＲＯＭに記憶されたプログラムの実行を再開
   する実行再開手段とを備えたプログラム修正装置。
3. 【請求項３】 半導体集積回路に外部メモリが接続され
   たことを検知すると、外部メモリから半導体集積回路の
   メモリに修正プログラムをダウンロードするとともに、
   マスクＲＯＭに記憶されたプログラムにおける修正箇所
   の開始アドレスをダウンロードするダウンロード手段
   と、上記マスクＲＯＭに記憶されたプログラムの実行が
   開始されると、アドレスバスの値を監視し、そのアドレ
   スバスの値が上記メモリに格納された修正箇所の開始ア
   ドレスと一致するか否かを判定する判定手段と、上記判
   定手段によりアドレスバスの値が修正箇所の開始アドレ
   スと一致すると判定された場合には、上記マスクＲＯＭ
   に記憶されたプログラムの実行を中断し、上記メモリに
   格納された修正プログラムの実行を開始する修正プログ
   ラム実行手段と、上記修正プログラム実行手段による修
   正プログラムの実行が完了すると、その修正プログラム
   に設定された修正後復帰アドレスから上記マスクＲＯＭ
   に記憶されたプログラムの実行を再開する実行再開手段
   とを備えたプログラム修正装置。
4. 【請求項４】 半導体集積回路に外部メモリが接続され
   たことを検知すると、外部メモリから半導体集積回路の
   メモリに修正プログラムをダウンロードするとともに、
   マスクＲＯＭに記憶されたプログラムにおける修正箇所
   の開始アドレス及び修正後復帰アドレスをダウンロード
   するダウンロード手段と、上記マスクＲＯＭに記憶され
   たプログラムの実行が開始されると、アドレスバスの値
   を監視し、そのアドレスバスの値が上記メモリに格納さ
   れた修正箇所の開始アドレスと一致するか否かを判定す
   る判定手段と、上記判定手段によりアドレスバスの値が
   修正箇所の開始アドレスと一致すると判定された場合に
   は、上記マスクＲＯＭに記憶されたプログラムの実行を
   中断し、上記メモリに格納された修正プログラムの実行
   を開始する修正プログラム実行手段と、上記修正プログ
   ラム実行手段による修正プログラムの実行が完了する
   と、上記メモリに格納された修正後復帰アドレスから上
   記マスクＲＯＭに記憶されたプログラムの実行を再開す
   る実行再開手段とを備えたプログラム修正装置。
5. 【請求項５】 ダウンロード手段は、半導体集積回路に
   おけるメモリの未使用領域に修正プログラムをダウンロ
   ードすることを特徴とする請求項１から請求項４のうち
   のいずれか１項記載のプログラム修正装置。
6. 【請求項６】 ダウンロード手段は、半導体集積回路の
   専用メモリに修正プログラムをダウンロードすることを
   特徴とする請求項１から請求項４のうちのいずれか１項
   記載のプログラム修正装置。
7. 【請求項７】 ダウンロード手段は、ダイレクト・メモ
   リ・アクセス回路を用いてダウンロードすることを特徴
   とする請求項５または請求項６記載のプログラム修正装
   置。
8. 【請求項８】 ダウンロード手段は、シリアル入出力回
   路を用いてダウンロードすることを特徴とする請求項５
   または請求項６記載のプログラム修正装置。
9. 【請求項９】 ダウンロード手段は、複数の修正箇所が
   ある場合には、各修正箇所の修正プログラムをメモリに
   ダウンロードするととともに、各修正箇所の開始アドレ
   スをメモリにダウンロードすることを特徴とする請求項
   １から請求項８のうちのいずれか１項記載のプログラム
   修正装置。