JPH11186285A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11186285A JPH11186285A JP9352659A JP35265997A JPH11186285A JP H11186285 A JPH11186285 A JP H11186285A JP 9352659 A JP9352659 A JP 9352659A JP 35265997 A JP35265997 A JP 35265997A JP H11186285 A JPH11186285 A JP H11186285A
- Authority
- JP
- Japan
- Prior art keywords
- type
- semiconductor substrate
- control layer
- incident
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 abstract description 11
- 230000005669 field effect Effects 0.000 abstract description 7
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 15
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 also Proteins 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Light Receiving Elements (AREA)
- Measurement Of Radiation (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 半導体Ｘ線検出器と一体化された電界効果型
トランジスタ（ＦＥＴ）において、低雑音性や高速性等
の特性が良好なものを提供する。 【解決手段】 低濃度電荷の第１導電型の半導体基板１
と、その半導体基板１上に設けたＦＥＴ１３の第１導電
型のチャンネル１２とを、ＦＥＴ１３が設けられた第２
導電型の制御層６Ａに負の電圧を印加して生じる空乏層
１４により電気的に分離する。
トランジスタ（ＦＥＴ）において、低雑音性や高速性等
の特性が良好なものを提供する。 【解決手段】 低濃度電荷の第１導電型の半導体基板１
と、その半導体基板１上に設けたＦＥＴ１３の第１導電
型のチャンネル１２とを、ＦＥＴ１３が設けられた第２
導電型の制御層６Ａに負の電圧を印加して生じる空乏層
１４により電気的に分離する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体Ｘ線検出器
と一体化された電界効果型トランジスタに関するもので
ある。
と一体化された電界効果型トランジスタに関するもので
ある。
【０００２】
【従来の技術】従来より、図３の平面図に示すような円
板状の半導体Ｘ線検出器１６がある。この半導体Ｘ線検
出器１６は図示した表面中央の収集電極５と、それを囲
む複数の同心の輪状の制御層６Ａ，６Ｂ，…６Ｑと、図
示しない裏面全体の入射電極とを備えており、入射電極
の面積に比し収集電極５の面積が小さいために、検出器
１６としての容量が小さく、分解能が高いという特性を
有する。このような半導体Ｘ線検出器の初段入力増幅素
子として、電界効果型トランジスタ（以下、ＦＥＴとい
う）が使用されている。この際、配線による浮遊容量や
寄生インダクタンスの発生を抑制すべく、ＦＥＴを半導
体Ｘ線検出器と一体化することが望ましい。
板状の半導体Ｘ線検出器１６がある。この半導体Ｘ線検
出器１６は図示した表面中央の収集電極５と、それを囲
む複数の同心の輪状の制御層６Ａ，６Ｂ，…６Ｑと、図
示しない裏面全体の入射電極とを備えており、入射電極
の面積に比し収集電極５の面積が小さいために、検出器
１６としての容量が小さく、分解能が高いという特性を
有する。このような半導体Ｘ線検出器の初段入力増幅素
子として、電界効果型トランジスタ（以下、ＦＥＴとい
う）が使用されている。この際、配線による浮遊容量や
寄生インダクタンスの発生を抑制すべく、ＦＥＴを半導
体Ｘ線検出器と一体化することが望ましい。
【０００３】例えば、図６に示すように、半導体Ｘ線検
出器のｎ- 型の半導体基板１に対して、ｎ型チャンネル
２１、ｐ+ 型のゲート２３、ｎ+ 型のソース２４および
ドレイン２５を有する接合型ＦＥＴ２０（以下、ＪＦＥ
Ｔという）を形成する。このとき、ｎ- 型半導体基板１
とｎ型チャンネル２１とを分離するために、高純度のｎ
- 型半導体基板１の一部にIII 族の硼素等を添加してｐ
型層２２を形成し、さらにそのｐ型層２２の一部にＶ族
の燐、砒素等を添加してｎ型チャンネル２１を形成す
る。図６においては、ｐ+ 型およびｐ型の層にハッチン
グを施している。
出器のｎ- 型の半導体基板１に対して、ｎ型チャンネル
２１、ｐ+ 型のゲート２３、ｎ+ 型のソース２４および
ドレイン２５を有する接合型ＦＥＴ２０（以下、ＪＦＥ
Ｔという）を形成する。このとき、ｎ- 型半導体基板１
とｎ型チャンネル２１とを分離するために、高純度のｎ
- 型半導体基板１の一部にIII 族の硼素等を添加してｐ
型層２２を形成し、さらにそのｐ型層２２の一部にＶ族
の燐、砒素等を添加してｎ型チャンネル２１を形成す
る。図６においては、ｐ+ 型およびｐ型の層にハッチン
グを施している。
【０００４】
【発明が解決しようとする課題】しかし、このように形
成したｎ型チャンネルには、III 族とＶ族の２種類の不
純物が含まれるため、これが原因となって、ＦＥＴの低
雑音性や高速性が劣化し、良好な特性が得られない。
成したｎ型チャンネルには、III 族とＶ族の２種類の不
純物が含まれるため、これが原因となって、ＦＥＴの低
雑音性や高速性が劣化し、良好な特性が得られない。
【０００５】本発明は前記従来の問題に鑑みてなされた
もので、半導体Ｘ線検出器と一体化された電界効果型ト
ランジスタにおいて、低雑音性や高速性等の特性が良好
なものを提供することを目的とする。
もので、半導体Ｘ線検出器と一体化された電界効果型ト
ランジスタにおいて、低雑音性や高速性等の特性が良好
なものを提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に、請求項１の半導体装置は、まず、低濃度電荷の第１
導電型の半導体基板の一方の主面に、Ｘ線が入射される
第２導電型の入射電極が形成されている。そして、前記
半導体基板の他方の主面のほぼ中央部に、前記入射電極
に入射したＸ線によって前記半導体基板内に発生した電
荷が注入される高濃度電荷の第１導電型の収集電極が形
成され、前記他方の主面における前記収集電極から離間
した位置に、前記収集電極を囲む閉路を形成する第２導
電型の制御層が形成されている。また、前記制御層に設
けた窓に、窓の縁から離間した状態で、第２導電型のゲ
ートと、このゲートの両側に位置する高濃度電荷の第１
導電型のソースおよびドレインが形成されている。さら
に、前記他方の主面に、この主面の周縁から前記制御層
を経て前記収集電極に達する抵抗層が形成されている。
に、請求項１の半導体装置は、まず、低濃度電荷の第１
導電型の半導体基板の一方の主面に、Ｘ線が入射される
第２導電型の入射電極が形成されている。そして、前記
半導体基板の他方の主面のほぼ中央部に、前記入射電極
に入射したＸ線によって前記半導体基板内に発生した電
荷が注入される高濃度電荷の第１導電型の収集電極が形
成され、前記他方の主面における前記収集電極から離間
した位置に、前記収集電極を囲む閉路を形成する第２導
電型の制御層が形成されている。また、前記制御層に設
けた窓に、窓の縁から離間した状態で、第２導電型のゲ
ートと、このゲートの両側に位置する高濃度電荷の第１
導電型のソースおよびドレインが形成されている。さら
に、前記他方の主面に、この主面の周縁から前記制御層
を経て前記収集電極に達する抵抗層が形成されている。
【０００７】請求項１の装置によれば、ＦＥＴの第１導
電型例えばｎ型チャンネルには、低濃度電荷のｎ- 型半
導体基板に対し１種類のみの不純物を含めば足り、ｎ-
型半導体基板とｎ型チャンネルとは、第２導電型例えば
ｐ+ 型の制御層に負の電圧を印加して生じる空乏層によ
り電気的に分離できる。このように、チャンネルの不純
物濃度を低くできるから、半導体Ｘ線検出器と一体化さ
れた電界効果型トランジスタにおいて、低雑音性や高速
性等の特性が良好なものが得られる。
電型例えばｎ型チャンネルには、低濃度電荷のｎ- 型半
導体基板に対し１種類のみの不純物を含めば足り、ｎ-
型半導体基板とｎ型チャンネルとは、第２導電型例えば
ｐ+ 型の制御層に負の電圧を印加して生じる空乏層によ
り電気的に分離できる。このように、チャンネルの不純
物濃度を低くできるから、半導体Ｘ線検出器と一体化さ
れた電界効果型トランジスタにおいて、低雑音性や高速
性等の特性が良好なものが得られる。
【０００８】請求項２の半導体装置は、請求項１の装置
において、前記制御層が前記収集電極と同心の輪状であ
る。請求項２の装置によれば、制御層ひいては半導体装
置全体の作製が容易になる等の作用効果がある。
において、前記制御層が前記収集電極と同心の輪状であ
る。請求項２の装置によれば、制御層ひいては半導体装
置全体の作製が容易になる等の作用効果がある。
【０００９】請求項３の半導体装置は、請求項１または
２の装置において、前記制御層が複数設けられている。
請求項３の装置によれば、半導体Ｘ線検出器としての容
量が小さくなり分解能が向上するという作用効果があ
る。
２の装置において、前記制御層が複数設けられている。
請求項３の装置によれば、半導体Ｘ線検出器としての容
量が小さくなり分解能が向上するという作用効果があ
る。
【００１０】請求項４の半導体装置は、請求項３の装置
において、前記複数の制御層のうち最内方の制御層に前
記窓が形成されている。請求項４の装置によれば、半導
体Ｘ線検出器からＦＥＴのゲートまでの配線による浮遊
容量や寄生インダクタンスを最小限にでき、半導体装置
としての特性がいっそう向上するという作用効果があ
る。
において、前記複数の制御層のうち最内方の制御層に前
記窓が形成されている。請求項４の装置によれば、半導
体Ｘ線検出器からＦＥＴのゲートまでの配線による浮遊
容量や寄生インダクタンスを最小限にでき、半導体装置
としての特性がいっそう向上するという作用効果があ
る。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態の装置
を図面にしたがって説明する。まず、この装置の構成に
ついて説明する。図１の断面図に示すように、この装置
は、円板状のｎ- 型のシリコン半導体基板１の一方の主
面１ａに、Ｘ線２が入射されるｐ+ 型の入射電極３が形
成されている。そして、半導体基板１の他方の主面１ｂ
のほぼ中央部に、入射電極３に入射したＸ線２によって
半導体基板１内に発生した電子４が注入されるｎ+ 型の
収集電極５が形成され、他方の主面１ｂにおける収集電
極５から離間した位置に、収集電極５を囲む閉路を形成
するｐ+ 型の制御層６Ａ，６Ｂ，…が形成されている。
制御層６Ａ，６Ｂ，…は、図３の平面図に示すように、
収集電極５と同心の輪状で、複数例えば１７個程度設け
られている。ただし、図３においては、簡単のため、５
個のみ図示している。
を図面にしたがって説明する。まず、この装置の構成に
ついて説明する。図１の断面図に示すように、この装置
は、円板状のｎ- 型のシリコン半導体基板１の一方の主
面１ａに、Ｘ線２が入射されるｐ+ 型の入射電極３が形
成されている。そして、半導体基板１の他方の主面１ｂ
のほぼ中央部に、入射電極３に入射したＸ線２によって
半導体基板１内に発生した電子４が注入されるｎ+ 型の
収集電極５が形成され、他方の主面１ｂにおける収集電
極５から離間した位置に、収集電極５を囲む閉路を形成
するｐ+ 型の制御層６Ａ，６Ｂ，…が形成されている。
制御層６Ａ，６Ｂ，…は、図３の平面図に示すように、
収集電極５と同心の輪状で、複数例えば１７個程度設け
られている。ただし、図３においては、簡単のため、５
個のみ図示している。
【００１２】また、図３の中央部の拡大図である図２に
示すように、複数の制御層６Ａ，６Ｂ，…のうち最内方
の制御層６Ａには、ｎ- 型が露出した窓７が設けられて
おり、この窓７に、窓７の縁から離間した状態で、ｐ+
型のゲート８と、このゲート８の両側に位置するｎ+ 型
のソース９およびドレイン１０とが形成されている。こ
れらゲート８、ソース９およびドレイン１０とその周囲
に設けられたｎ型チャンネル１２とで、ＪＦＥＴ１３が
構成されている。さらに、図１に示すように、前記他方
の主面１ｂに、この主面１ｂの周縁から制御層６Ｑ，…
６Ｂ，６Ａを経て収集電極５に達するｐ- 型の抵抗層１
１Ｒ，…１１Ｂ，１１Ａが形成されている。本実施形態
の装置のうち、窓７とその中に設けられたＪＦＥＴ１３
以外の部分により、半導体Ｘ線検出器１６が構成されて
いる。なお、図１、２、３、４においては、ｐ+ 型およ
びｐ型の層にハッチングを施している。
示すように、複数の制御層６Ａ，６Ｂ，…のうち最内方
の制御層６Ａには、ｎ- 型が露出した窓７が設けられて
おり、この窓７に、窓７の縁から離間した状態で、ｐ+
型のゲート８と、このゲート８の両側に位置するｎ+ 型
のソース９およびドレイン１０とが形成されている。こ
れらゲート８、ソース９およびドレイン１０とその周囲
に設けられたｎ型チャンネル１２とで、ＪＦＥＴ１３が
構成されている。さらに、図１に示すように、前記他方
の主面１ｂに、この主面１ｂの周縁から制御層６Ｑ，…
６Ｂ，６Ａを経て収集電極５に達するｐ- 型の抵抗層１
１Ｒ，…１１Ｂ，１１Ａが形成されている。本実施形態
の装置のうち、窓７とその中に設けられたＪＦＥＴ１３
以外の部分により、半導体Ｘ線検出器１６が構成されて
いる。なお、図１、２、３、４においては、ｐ+ 型およ
びｐ型の層にハッチングを施している。
【００１３】不純物密度が例えば１０12ｃｍ-3程度であ
る高純度のｎ- 型のシリコン半導体基板１に対し、ｐ+
型の入射電極３は、硼素等をドープすることにより半導
体基板１の一方の主面１ａに形成できる。また、図４に
示すように、抵抗層１１Ａ，１１Ｂ，…となるべき部分
の平面形状に対応したＳi Ｏ2 のパターン１５Ａ，１５
Ｂ，…を半導体基板１の他方の主面１ｂに設定し、その
上方から硼素をインプラントすることにより、Ｓi Ｏ2
の下には薄いｐ- 型の抵抗層１１Ａ，１１Ｂ，…が、Ｓ
i Ｏ2 の無い部分には厚いｐ+ 型の制御層６Ａ，６Ｂ，
…が、形成できる。図１のｎ+ 型の収集電極５や、ＪＦ
ＥＴ１３のｎ型チャンネル１２は、半導体基板１にＶ属
の不純物をドープすることにより、形成できる。ＪＦＥ
Ｔ１３のｎ型チャンネル１２の不純物密度は、例えば１
０13ｃｍ-3ないし１０17ｃｍ-3程度である。
る高純度のｎ- 型のシリコン半導体基板１に対し、ｐ+
型の入射電極３は、硼素等をドープすることにより半導
体基板１の一方の主面１ａに形成できる。また、図４に
示すように、抵抗層１１Ａ，１１Ｂ，…となるべき部分
の平面形状に対応したＳi Ｏ2 のパターン１５Ａ，１５
Ｂ，…を半導体基板１の他方の主面１ｂに設定し、その
上方から硼素をインプラントすることにより、Ｓi Ｏ2
の下には薄いｐ- 型の抵抗層１１Ａ，１１Ｂ，…が、Ｓ
i Ｏ2 の無い部分には厚いｐ+ 型の制御層６Ａ，６Ｂ，
…が、形成できる。図１のｎ+ 型の収集電極５や、ＪＦ
ＥＴ１３のｎ型チャンネル１２は、半導体基板１にＶ属
の不純物をドープすることにより、形成できる。ＪＦＥ
Ｔ１３のｎ型チャンネル１２の不純物密度は、例えば１
０13ｃｍ-3ないし１０17ｃｍ-3程度である。
【００１４】次に、この装置の動作について説明する。
図１に示すように、まず、半導体Ｘ線検出器の収集電極
５と、ＪＦＥＴ１３のゲート８を結線し、入射電極３に
負の電圧−Ｖa 例えば−６０Ｖ、最外方の制御層６Ｑに
負の電圧−Ｖc1例えば−１２０Ｖ、および最内方の制御
層６Ａに負の電圧−Ｖc2例えば−３０Ｖを印加する。制
御層６Ａ，６Ｂ，…は、抵抗層１１Ａ，１１Ｂ，…によ
り直列に連結されているので、最外方の制御層６Ｑから
最内方の制御層６Ａに電位分布をもたせることができ
る。また、最内方の制御層６Ａに印加した−Ｖc2によ
り、ＪＦＥＴ１３直下に空乏層１４が形成され、ｎ型チ
ャンネル１２とｎ- 型半導体基板１、つまり、ＪＦＥＴ
１３とそれ以外の部分とは、この空乏層１４により電気
的に分離される。
図１に示すように、まず、半導体Ｘ線検出器の収集電極
５と、ＪＦＥＴ１３のゲート８を結線し、入射電極３に
負の電圧−Ｖa 例えば−６０Ｖ、最外方の制御層６Ｑに
負の電圧−Ｖc1例えば−１２０Ｖ、および最内方の制御
層６Ａに負の電圧−Ｖc2例えば−３０Ｖを印加する。制
御層６Ａ，６Ｂ，…は、抵抗層１１Ａ，１１Ｂ，…によ
り直列に連結されているので、最外方の制御層６Ｑから
最内方の制御層６Ａに電位分布をもたせることができ
る。また、最内方の制御層６Ａに印加した−Ｖc2によ
り、ＪＦＥＴ１３直下に空乏層１４が形成され、ｎ型チ
ャンネル１２とｎ- 型半導体基板１、つまり、ＪＦＥＴ
１３とそれ以外の部分とは、この空乏層１４により電気
的に分離される。
【００１５】ここで、入射電極３にＸ線２が入射する
と、半導体基板１内に、その入射Ｘ線エネルギーに応じ
た数の電子４が発生して、前記印加された逆バイアスに
より、収集電極５に注入される。前記空乏層１４による
電気的な分離により、ＪＦＥＴ１３には注入されない。
図５の等価回路に示すように、収集電極５の電位が下が
り、これに結線されたＪＦＥＴ１３のゲート８の電位も
下がり、ＪＦＥＴ１３のドレイン電流ＩD が制御され
る。こうして、入射Ｘ線エネルギーに応じたドレイン電
流ＩD が得られるので、このドレイン電流ＩD を測定す
ることにより入射Ｘ線２のＸ線エネルギーが検出され
る。
と、半導体基板１内に、その入射Ｘ線エネルギーに応じ
た数の電子４が発生して、前記印加された逆バイアスに
より、収集電極５に注入される。前記空乏層１４による
電気的な分離により、ＪＦＥＴ１３には注入されない。
図５の等価回路に示すように、収集電極５の電位が下が
り、これに結線されたＪＦＥＴ１３のゲート８の電位も
下がり、ＪＦＥＴ１３のドレイン電流ＩD が制御され
る。こうして、入射Ｘ線エネルギーに応じたドレイン電
流ＩD が得られるので、このドレイン電流ＩD を測定す
ることにより入射Ｘ線２のＸ線エネルギーが検出され
る。
【００１６】このように、本実施形態の装置によれば、
ＪＦＥＴ１３のｎ型チャンネル１２には、ｎ- 型半導体
基板１に対し１種類のみの不純物を含めば足り、ｎ- 型
半導体基板１とｎ型チャンネル１２とは、ｐ+ 型の制御
層６Ａに負の電圧を印加して生じる空乏層１４により電
気的に分離できる。このように、チャンネル１２の不純
物濃度を低くできるから、半導体Ｘ線検出器と一体化さ
れた電界効果型トランジスタにおいて、低雑音性や高速
性等の特性が良好なものが得られる。また、制御層６
Ａ，６Ｂ，…が収集電極５と同心の輪状であるので、制
御層６Ａ，６Ｂ，…ひいては半導体装置全体の作製が容
易になる。さらに、制御層６Ａ，６Ｂ，…が複数設けら
れて、抵抗層１１Ａ，１１Ｂ，…により直列に連結され
ているので電位分布をもたせることができ、収集電極５
の面積を小さくできる。したがって、半導体Ｘ線検出器
１６としての容量が小さくなり分解能が向上する。さら
にまた、最内方の制御層６Ａに、窓７が形成され、その
中にＪＦＥＴ１３を構成するので、半導体Ｘ線検出器の
収集電極５からＪＦＥＴ１３のゲート８までの配線によ
る浮遊容量や寄生インダクタンスを最小限にでき、半導
体装置としての特性がいっそう向上する。
ＪＦＥＴ１３のｎ型チャンネル１２には、ｎ- 型半導体
基板１に対し１種類のみの不純物を含めば足り、ｎ- 型
半導体基板１とｎ型チャンネル１２とは、ｐ+ 型の制御
層６Ａに負の電圧を印加して生じる空乏層１４により電
気的に分離できる。このように、チャンネル１２の不純
物濃度を低くできるから、半導体Ｘ線検出器と一体化さ
れた電界効果型トランジスタにおいて、低雑音性や高速
性等の特性が良好なものが得られる。また、制御層６
Ａ，６Ｂ，…が収集電極５と同心の輪状であるので、制
御層６Ａ，６Ｂ，…ひいては半導体装置全体の作製が容
易になる。さらに、制御層６Ａ，６Ｂ，…が複数設けら
れて、抵抗層１１Ａ，１１Ｂ，…により直列に連結され
ているので電位分布をもたせることができ、収集電極５
の面積を小さくできる。したがって、半導体Ｘ線検出器
１６としての容量が小さくなり分解能が向上する。さら
にまた、最内方の制御層６Ａに、窓７が形成され、その
中にＪＦＥＴ１３を構成するので、半導体Ｘ線検出器の
収集電極５からＪＦＥＴ１３のゲート８までの配線によ
る浮遊容量や寄生インダクタンスを最小限にでき、半導
体装置としての特性がいっそう向上する。
【００１７】なお、本実施形態の装置においては、高純
度ｎ- 型半導体基板１上にｎ型チャンネル１２のＪＦＥ
Ｔ１３を形成したが、本発明は、これに限らず、ｐ- 型
半導体基板上にｐ型チャンネルのＪＦＥＴを形成しても
よく、また、ＦＥＴもＪＦＥＴに限らず、ＭＯＳＦＥＴ
やＭＥＳＦＥＴでもよい。
度ｎ- 型半導体基板１上にｎ型チャンネル１２のＪＦＥ
Ｔ１３を形成したが、本発明は、これに限らず、ｐ- 型
半導体基板上にｐ型チャンネルのＪＦＥＴを形成しても
よく、また、ＦＥＴもＪＦＥＴに限らず、ＭＯＳＦＥＴ
やＭＥＳＦＥＴでもよい。
【００１８】
【発明の効果】以上説明したように、本願発明の半導体
装置によれば、ＦＥＴの第１導電型例えばｎ型チャンネ
ルには、低濃度電荷のｎ- 型半導体基板に対し１種類の
みの不純物を含めば足り、ｎ- 型半導体基板とｎ型チャ
ンネルとは、第２導電型例えばｐ+ 型の制御層に負の電
圧を印加して生じる空乏層により電気的に分離できる。
したがって、半導体Ｘ線検出器と一体化された電界効果
型トランジスタにおいて、低雑音性や高速性等の特性が
良好なものが得られる。
装置によれば、ＦＥＴの第１導電型例えばｎ型チャンネ
ルには、低濃度電荷のｎ- 型半導体基板に対し１種類の
みの不純物を含めば足り、ｎ- 型半導体基板とｎ型チャ
ンネルとは、第２導電型例えばｐ+ 型の制御層に負の電
圧を印加して生じる空乏層により電気的に分離できる。
したがって、半導体Ｘ線検出器と一体化された電界効果
型トランジスタにおいて、低雑音性や高速性等の特性が
良好なものが得られる。
【図１】本発明の一実施形態の半導体装置を示す正面断
面図である。
面図である。
【図２】同装置の中央部を示す拡大平面図である。
【図３】同装置を示す平面図である。
【図４】同装置における制御層と抵抗層との同時形成を
示す図である。
示す図である。
【図５】同装置の等価回路を示す図である。
【図６】従来の半導体Ｘ線検出器に一体化されたＪＦＥ
Ｔを示す正面断面図である。
Ｔを示す正面断面図である。
１…半導体基板、１ａ…半導体基板の一方の主面、１ｂ
…半導体基板の他方の主面、２…Ｘ線、３…入射電極、
４…発生した電荷（電子）、５…収集電極、６…制御
層、７…窓、８…ゲート、９…ソース、１０…ドレイ
ン、１１…抵抗層、１２…ｎ型チャンネル、１３…ＪＦ
ＥＴ、１４…空乏層、１５…Ｓi Ｏ2 のパターン。
…半導体基板の他方の主面、２…Ｘ線、３…入射電極、
４…発生した電荷（電子）、５…収集電極、６…制御
層、７…窓、８…ゲート、９…ソース、１０…ドレイ
ン、１１…抵抗層、１２…ｎ型チャンネル、１３…ＪＦ
ＥＴ、１４…空乏層、１５…Ｓi Ｏ2 のパターン。
Claims (5)
- 【請求項１】 低濃度電荷の第１導電型の半導体基板の
一方の主面に、Ｘ線が入射される第２導電型の入射電極
が形成され、 前記半導体基板の他方の主面のほぼ中央部に、前記入射
電極に入射したＸ線によって前記半導体基板内に発生し
た電荷が注入される高濃度電荷の第１導電型の収集電極
が形成され、 前記他方の主面における前記収集電極から離間した位置
に、前記収集電極を囲む閉路を形成する第２導電型の制
御層が形成され、 前記制御層に設けた窓に、窓の縁から離間した状態で、
第２導電型のゲートと、このゲートの両側に位置する高
濃度電荷の第１導電型のソースおよびドレインが形成さ
れ、 前記他方の主面に、この主面の周縁から前記制御層を経
て前記収集電極に達する抵抗層が形成されている半導体
装置。 - 【請求項２】 請求項１において、前記制御層が前記収
集電極と同心の輪状である半導体装置。 - 【請求項３】 請求項１または２において、前記制御層
が複数設けられている半導体装置。 - 【請求項４】 請求項３において、前記複数の制御層の
うち最内方の制御層に前記窓が形成されている半導体装
置。 - 【請求項５】 請求項１ないし４のいずれかにおいて、
第１導電型はｎ型であり、第２導電型はｐ型である半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35265997A JP3883678B2 (ja) | 1997-12-22 | 1997-12-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35265997A JP3883678B2 (ja) | 1997-12-22 | 1997-12-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186285A true JPH11186285A (ja) | 1999-07-09 |
| JP3883678B2 JP3883678B2 (ja) | 2007-02-21 |
Family
ID=18425564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35265997A Expired - Fee Related JP3883678B2 (ja) | 1997-12-22 | 1997-12-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3883678B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141797B2 (en) | 2002-04-02 | 2006-11-28 | Hitachi, Ltd. | Radiation detector and radiation apparatus |
| JP2008153256A (ja) * | 2006-12-14 | 2008-07-03 | Institute X-Ray Technologies Co Ltd | 放射線検出器 |
| EP2019436A3 (en) * | 2007-07-27 | 2011-05-04 | Shenzhen Skyray Instrument Co., Ltd. | An ultra high-resolution radiation detector (UHRD) and method for fabrication thereof |
| WO2020008531A1 (ja) * | 2018-07-03 | 2020-01-09 | オリンパス株式会社 | Ｘ線検出器 |
| JP2020148608A (ja) * | 2019-03-13 | 2020-09-17 | 株式会社日立製作所 | 放射線検出器 |
-
1997
- 1997-12-22 JP JP35265997A patent/JP3883678B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141797B2 (en) | 2002-04-02 | 2006-11-28 | Hitachi, Ltd. | Radiation detector and radiation apparatus |
| US7315025B2 (en) | 2002-04-02 | 2008-01-01 | Hitachi, Ltd. | Radiation detector and radiation apparatus |
| JP2008153256A (ja) * | 2006-12-14 | 2008-07-03 | Institute X-Ray Technologies Co Ltd | 放射線検出器 |
| EP2019436A3 (en) * | 2007-07-27 | 2011-05-04 | Shenzhen Skyray Instrument Co., Ltd. | An ultra high-resolution radiation detector (UHRD) and method for fabrication thereof |
| WO2020008531A1 (ja) * | 2018-07-03 | 2020-01-09 | オリンパス株式会社 | Ｘ線検出器 |
| JP2020148608A (ja) * | 2019-03-13 | 2020-09-17 | 株式会社日立製作所 | 放射線検出器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3883678B2 (ja) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392282B1 (en) | BiCMOS-integrated photodetecting semiconductor device having an avalanche photodiode | |
| JPH0336311B2 (ja) | ||
| EP0614229A2 (en) | Junction field-effect transistor (JFET), semiconductor integrated circuit device including JFET, and method of manufacturing the same | |
| JPH07130996A (ja) | 高耐圧半導体素子 | |
| JP3036175B2 (ja) | 電荷転送装置 | |
| US4884116A (en) | Double diffused mosfet with potential biases | |
| US6489658B2 (en) | MOS-transistor for a photo cell | |
| JPH11186285A (ja) | 半導体装置 | |
| JP3634660B2 (ja) | 半導体装置 | |
| JPH05110085A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPS60157234A (ja) | 電気的に隔離された半導体素子を含む半導体ウエ−ハ | |
| JP3621314B2 (ja) | 受光装置 | |
| JPH058597B2 (ja) | ||
| JP3762556B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2680455B2 (ja) | 半導体装置 | |
| JP3454734B2 (ja) | 半導体集積回路の製造方法 | |
| US5083176A (en) | Semiconductor device having increased breakdown voltage | |
| JPH10233525A (ja) | アバランシェフォトダイオード | |
| JPH0235736A (ja) | 半導体装置 | |
| JPH05335565A (ja) | 半導体装置 | |
| JP2626497B2 (ja) | 電荷転送素子 | |
| JPH04151874A (ja) | 半導体装置 | |
| JP3992645B2 (ja) | 半導体集積回路 | |
| JPH05129597A (ja) | 半導体装置 | |
| JP3439149B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |