JPH11186441A - 両面配線プリント基板のブラインドビア構造及びそれを有する集積回路パッケージ - Google Patents
両面配線プリント基板のブラインドビア構造及びそれを有する集積回路パッケージInfo
- Publication number
- JPH11186441A JPH11186441A JP35336397A JP35336397A JPH11186441A JP H11186441 A JPH11186441 A JP H11186441A JP 35336397 A JP35336397 A JP 35336397A JP 35336397 A JP35336397 A JP 35336397A JP H11186441 A JPH11186441 A JP H11186441A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- blind via
- double
- dielectric sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 信頼性の高いブラインドビアを提供する。
【解決手段】 誘電体フィルム３２の第１の面に設けら
れた第１の導体３６と、第２の面からホール３４の内壁
および第１の導体のホール３４内で表出する面にわたっ
て設けられる第２の導体３０の少なくともいずれか一方
はホール３４を部分的にのみ塞ぐ構造とする。ここで、
第２の導体３０は誘電体フィルム３２のホール３４を完
全に塞いでいるのに対して、第１の導体３６はホール３
４を部分的に塞いでいる。したがって、リフローソルダ
リング時等の急激な温度上昇により誘電体フィルム３２
のビア近傍部分から気化した水分に充分な逃げ道があ
り、導体３０、３６の接続部界面に水蒸気圧がかかるこ
とがない。
れた第１の導体３６と、第２の面からホール３４の内壁
および第１の導体のホール３４内で表出する面にわたっ
て設けられる第２の導体３０の少なくともいずれか一方
はホール３４を部分的にのみ塞ぐ構造とする。ここで、
第２の導体３０は誘電体フィルム３２のホール３４を完
全に塞いでいるのに対して、第１の導体３６はホール３
４を部分的に塞いでいる。したがって、リフローソルダ
リング時等の急激な温度上昇により誘電体フィルム３２
のビア近傍部分から気化した水分に充分な逃げ道があ
り、導体３０、３６の接続部界面に水蒸気圧がかかるこ
とがない。
Description
【０００１】
【発明の属する技術分野】本発明は、両面配線プリント
基板において両面の導体を相互に接続するために設けら
れるブラインドビアの構造とそれを有する集積回路パッ
ケージ、特に、Ｔ−ＢＧＡ（ＴＡＢ（Tape Automated B
onding）テープを用いたＢＧＡ（ボールグリッドアレ
イ））のための２メタルテープに設けられるブラインド
ビアの構造とそれを有する集積回路パッケージに関す
る。
基板において両面の導体を相互に接続するために設けら
れるブラインドビアの構造とそれを有する集積回路パッ
ケージ、特に、Ｔ−ＢＧＡ（ＴＡＢ（Tape Automated B
onding）テープを用いたＢＧＡ（ボールグリッドアレ
イ））のための２メタルテープに設けられるブラインド
ビアの構造とそれを有する集積回路パッケージに関す
る。
【０００２】
【従来の技術】集積回路の大規模化、高速化に伴い、高
密度配線が可能で、高周波特性にも優れた、２メタルテ
ープによるＴ−ＢＧＡが注目されている。この２メタル
テープ（両面配線テープ）において用いられるビアには
図１，２に示すスルーホールタイプと図３，４に示すブ
ラインドタイプとがある。図１及び図３はＩＣパッケー
ジの上面図、図２及び図４はそれらのＡ−Ａ′及びＢ−
Ｂ′断面図である。ただし、図１及び図３ではスティフ
ナ（補強板）は図示されていない。図中、１０はＩＣチ
ップ、１２はポリイミドフィルム、１４は信号線、１６
は半田ボール、１８はスルーホール、２０はブラインド
ビア、２２はスティフナを示す。
密度配線が可能で、高周波特性にも優れた、２メタルテ
ープによるＴ−ＢＧＡが注目されている。この２メタル
テープ（両面配線テープ）において用いられるビアには
図１，２に示すスルーホールタイプと図３，４に示すブ
ラインドタイプとがある。図１及び図３はＩＣパッケー
ジの上面図、図２及び図４はそれらのＡ−Ａ′及びＢ−
Ｂ′断面図である。ただし、図１及び図３ではスティフ
ナ（補強板）は図示されていない。図中、１０はＩＣチ
ップ、１２はポリイミドフィルム、１４は信号線、１６
は半田ボール、１８はスルーホール、２０はブラインド
ビア、２２はスティフナを示す。
【０００３】これらのうち、図１，２のスルーホールタ
イプでは空気がスティフナ２２と半田ボール１６の間に
閉じ込められた状態となり、リフローソルダリング時に
閉じ込められている空気が膨張し、その圧力が半田ボー
ルにかかり溶融した半田ボールが膨れて実装できないな
どの不具合が発生する。この問題を解決するためにスル
ーホール部を避けて半田ボール搭載用ランドが配置され
るが、そのため実装密度を上げる事が困難となる。
イプでは空気がスティフナ２２と半田ボール１６の間に
閉じ込められた状態となり、リフローソルダリング時に
閉じ込められている空気が膨張し、その圧力が半田ボー
ルにかかり溶融した半田ボールが膨れて実装できないな
どの不具合が発生する。この問題を解決するためにスル
ーホール部を避けて半田ボール搭載用ランドが配置され
るが、そのため実装密度を上げる事が困難となる。
【０００４】一方、図３，４のブラインドではこの問題
が解決されている。
が解決されている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ブラインドビアの構造においては、ホール内に鍍着され
る導体２４と上面の導体２６との接合部分の界面がホー
ル全体に及んでいるため、密着強度の信頼性を確保する
のが難かしいという問題があった。特に、ベースとなる
ポリイミドフィルム１２は２．６重量％程度の水分を含
んでおり、リフローソルダリング時等の急激な温度上昇
によりポリイミドフィルムに含まれている水分が突発的
に気化し、気化した水分がフィルムの外部へ出て行こう
とするため、その圧力が上記接続部界面へかかり、最悪
の場合は表側導体と裏側導体間で亀裂が生じ、ビアの接
続信頼性を損なうといった問題があった。
ブラインドビアの構造においては、ホール内に鍍着され
る導体２４と上面の導体２６との接合部分の界面がホー
ル全体に及んでいるため、密着強度の信頼性を確保する
のが難かしいという問題があった。特に、ベースとなる
ポリイミドフィルム１２は２．６重量％程度の水分を含
んでおり、リフローソルダリング時等の急激な温度上昇
によりポリイミドフィルムに含まれている水分が突発的
に気化し、気化した水分がフィルムの外部へ出て行こう
とするため、その圧力が上記接続部界面へかかり、最悪
の場合は表側導体と裏側導体間で亀裂が生じ、ビアの接
続信頼性を損なうといった問題があった。
【０００６】したがって本発明の目的は、従来よりも接
続信頼性の高いブラインドビアの構造及びそれを有する
ＩＣパッケージを提案することにある。
続信頼性の高いブラインドビアの構造及びそれを有する
ＩＣパッケージを提案することにある。
【０００７】
【課題を解決するための手段】本発明によれば、貫通孔
を有する誘電体シートと、該誘電体シートの第１の面に
設けられた第１の導体と、該誘電体シートの第２の面か
ら該貫通孔の内壁及び該第１の導体の貫通孔内で表出す
る面にわたって設けられてブラインドビアを形成する第
２の導体とを具備し、該第１及び第２の導体の少なくと
もいずれか一方は該貫通孔を部分的にのみ塞いでいる両
面配線プリント基板のブラインドビア構造が提供され
る。
を有する誘電体シートと、該誘電体シートの第１の面に
設けられた第１の導体と、該誘電体シートの第２の面か
ら該貫通孔の内壁及び該第１の導体の貫通孔内で表出す
る面にわたって設けられてブラインドビアを形成する第
２の導体とを具備し、該第１及び第２の導体の少なくと
もいずれか一方は該貫通孔を部分的にのみ塞いでいる両
面配線プリント基板のブラインドビア構造が提供され
る。
【０００８】本発明によれば、貫通孔を有する誘電体シ
ートと、該誘電体シートの第１の面に設けられた第１の
導体と、該誘電体シートの第２の面から該貫通孔の内壁
及び該第１の導体の貫通孔内で表出する面にわたって設
けられてブラインドビアを形成する第２の導体とを具備
し、該第１及び第２の導体の少なくともいずれか一方は
該貫通孔を部分的にのみ塞いでおり、該ブラインドビア
上に設けられた半田ボールと、該半田ボールが設けられ
る側の反対側に設けられた補強板とをさらに具備する集
積回路パッケージもまた提供される。
ートと、該誘電体シートの第１の面に設けられた第１の
導体と、該誘電体シートの第２の面から該貫通孔の内壁
及び該第１の導体の貫通孔内で表出する面にわたって設
けられてブラインドビアを形成する第２の導体とを具備
し、該第１及び第２の導体の少なくともいずれか一方は
該貫通孔を部分的にのみ塞いでおり、該ブラインドビア
上に設けられた半田ボールと、該半田ボールが設けられ
る側の反対側に設けられた補強板とをさらに具備する集
積回路パッケージもまた提供される。
【０００９】
【発明の実施の形態】図５及び図６は本発明に係るブラ
インドビアの構造の一実施形態を示し、図５は上面図、
図６は一部切り欠き斜視図である。以下の説明におい
て、図４の導体２６に相当する導体を第１の導体と、第
１の導体が設けられた面の反対側の面から、ホール３４
の内壁及び第１の導体のホール内で表出する面にわたっ
て設けられる図４の導体２４に相当する導体を第２の導
体と呼ぶこととする。
インドビアの構造の一実施形態を示し、図５は上面図、
図６は一部切り欠き斜視図である。以下の説明におい
て、図４の導体２６に相当する導体を第１の導体と、第
１の導体が設けられた面の反対側の面から、ホール３４
の内壁及び第１の導体のホール内で表出する面にわたっ
て設けられる図４の導体２４に相当する導体を第２の導
体と呼ぶこととする。
【００１０】図５及び図６に示したブラインドビア構造
において、第２の導体３０は誘電体フィルム３２のホー
ル３４を完全に塞いでいるのに対して、第１の導体３６
はホール３４を部分的に塞いでいる。したがって、リフ
ローソルダリング時等の急激な温度上昇により誘電体フ
ィルム３２のビア近傍部分から気化した水分に充分な逃
げ道があり、導体３０，３６の接続部界面に水蒸気圧が
かかることがない。
において、第２の導体３０は誘電体フィルム３２のホー
ル３４を完全に塞いでいるのに対して、第１の導体３６
はホール３４を部分的に塞いでいる。したがって、リフ
ローソルダリング時等の急激な温度上昇により誘電体フ
ィルム３２のビア近傍部分から気化した水分に充分な逃
げ道があり、導体３０，３６の接続部界面に水蒸気圧が
かかることがない。
【００１１】またこのタイプのブラインドビアでは、従
来と同様に第２の導体３０の側に半田ボール１６を搭載
する以外に、図７の断面図に示すように、第１の導体３
６の側に半田ボール１６を搭載することもできる。図７
中、３８はソルダーレジストを示す。このようにすれば
半田ボール１６が第１の導体３６及び第２の導体３０に
直接同時に接続されるので電気的特性が向上する。
来と同様に第２の導体３０の側に半田ボール１６を搭載
する以外に、図７の断面図に示すように、第１の導体３
６の側に半田ボール１６を搭載することもできる。図７
中、３８はソルダーレジストを示す。このようにすれば
半田ボール１６が第１の導体３６及び第２の導体３０に
直接同時に接続されるので電気的特性が向上する。
【００１２】図８及び図９は本発明に係るブラインドビ
ア構造の他の実施形態を示し、図８は上面図、図９は一
部切り欠き斜視図である。図８及び図９に示したブライ
ンドビア構造では、第１の導体３６が誘電体フィルム３
２のホール３４を完全に塞いでいるのに対して、第２の
導体３０はホール３４を部分的に塞いでいる。この構造
によっても急激な温度上昇時に水蒸気圧が導体３０，３
６の界面にかからないので接続の信頼性が高い。
ア構造の他の実施形態を示し、図８は上面図、図９は一
部切り欠き斜視図である。図８及び図９に示したブライ
ンドビア構造では、第１の導体３６が誘電体フィルム３
２のホール３４を完全に塞いでいるのに対して、第２の
導体３０はホール３４を部分的に塞いでいる。この構造
によっても急激な温度上昇時に水蒸気圧が導体３０，３
６の界面にかからないので接続の信頼性が高い。
【００１３】これまでの例ではホール３４及び半田ボー
ル搭載のためのランドの形状は円であったが、これに限
らず、だ円でも方形でも良い。誘電体フィルム３２の材
料としては、厚さ１０〜２５０μｍのシートへの加工が
可能であり、リフローソルダリング時の熱に耐え得るも
の、好ましくは厚さ２５〜７５μｍ、比誘電率２〜４の
ポリイミドが用いられる。第１の導体３６の材料として
は銅が用いられ、必要部をめっきにより付加するアディ
ティブ法又は不要部を溶解して除去するサブトラクティ
ブ法にてパターンが形成される。第２の導体３０の形成
は、ビア内を洗浄後、ビア内部のポリイミドの導電化処
理（無電解メッキ）を行うことで作製する。半田ボール
１６は、ビアホールに金属ボールを挿入後テープを加熱
することにより、金属ボールを溶融し、溶融金属でビア
ホール内を満たすとともに、テープ表面に表面張力によ
る半球状のバンプを形成するものとする。ホール３４を
部分的に塞ぐ第１の導体３６（図５及び図６）または第
２の導体３０（図８及び図９）の形状は前述のようなス
トリップライン形状に限らない。例えば、図１０に示す
ような十字形、図１１に示すようなＴ字形、または図１
２に示すようなホールと同形でそれよりも小さい形状で
も良い。また、いずれか一方の導体がホールを完全に塞
いでいることは必須ではなく、図１３に示すように、い
ずれの導体も単独ではホールを完全に塞いではいない
が、一方が塞いでいない部分を他方が塞いでブラインド
ビアが形成されていても良い。
ル搭載のためのランドの形状は円であったが、これに限
らず、だ円でも方形でも良い。誘電体フィルム３２の材
料としては、厚さ１０〜２５０μｍのシートへの加工が
可能であり、リフローソルダリング時の熱に耐え得るも
の、好ましくは厚さ２５〜７５μｍ、比誘電率２〜４の
ポリイミドが用いられる。第１の導体３６の材料として
は銅が用いられ、必要部をめっきにより付加するアディ
ティブ法又は不要部を溶解して除去するサブトラクティ
ブ法にてパターンが形成される。第２の導体３０の形成
は、ビア内を洗浄後、ビア内部のポリイミドの導電化処
理（無電解メッキ）を行うことで作製する。半田ボール
１６は、ビアホールに金属ボールを挿入後テープを加熱
することにより、金属ボールを溶融し、溶融金属でビア
ホール内を満たすとともに、テープ表面に表面張力によ
る半球状のバンプを形成するものとする。ホール３４を
部分的に塞ぐ第１の導体３６（図５及び図６）または第
２の導体３０（図８及び図９）の形状は前述のようなス
トリップライン形状に限らない。例えば、図１０に示す
ような十字形、図１１に示すようなＴ字形、または図１
２に示すようなホールと同形でそれよりも小さい形状で
も良い。また、いずれか一方の導体がホールを完全に塞
いでいることは必須ではなく、図１３に示すように、い
ずれの導体も単独ではホールを完全に塞いではいない
が、一方が塞いでいない部分を他方が塞いでブラインド
ビアが形成されていても良い。
【００１４】本発明のブラインドビアを有する両面配線
テープは例えば以下の２つの工程のいずれかにより製造
される。まず、第１の工程について以下述べる。 １）ポリイミドフィルムの上面に乾式メッキ方法にて金
属層を形成し、それを基体とする。 ２）当該基体の両面に感光性レジスト層を形成し、両面
にフォトマスクを使い露光現像し、両面にレジストパタ
ーンを形成する。 ３）基板の上面のみレジストパターンのない部分に金属
層を積み上げリード前形体を形成する。 ４）基板上面のレジストパターンの除去を行う。 ５）基板下面のレジストパターンのない部分の基板を湿
式又は乾式法で除去し、ポリイミドパターンを形成す
る。 ６）基板下面のレジストパターンを除去する。 ７）基板下面全体に金属薄膜層を形成する。 ８）基板下面にレジスト層を形成する。 ９）基板下面にフォトマスクを使い露光し、その後現像
処理を行い、レジストパターンを形成する。 １０）基板下面のレジストパターンのない部分にリード
前形体を形成する。 １１）基板下面のレジストパターンを除去し、基板上面
の金属層のリード前形体のない部分を除去し、リードを
形成させる。
テープは例えば以下の２つの工程のいずれかにより製造
される。まず、第１の工程について以下述べる。 １）ポリイミドフィルムの上面に乾式メッキ方法にて金
属層を形成し、それを基体とする。 ２）当該基体の両面に感光性レジスト層を形成し、両面
にフォトマスクを使い露光現像し、両面にレジストパタ
ーンを形成する。 ３）基板の上面のみレジストパターンのない部分に金属
層を積み上げリード前形体を形成する。 ４）基板上面のレジストパターンの除去を行う。 ５）基板下面のレジストパターンのない部分の基板を湿
式又は乾式法で除去し、ポリイミドパターンを形成す
る。 ６）基板下面のレジストパターンを除去する。 ７）基板下面全体に金属薄膜層を形成する。 ８）基板下面にレジスト層を形成する。 ９）基板下面にフォトマスクを使い露光し、その後現像
処理を行い、レジストパターンを形成する。 １０）基板下面のレジストパターンのない部分にリード
前形体を形成する。 １１）基板下面のレジストパターンを除去し、基板上面
の金属層のリード前形体のない部分を除去し、リードを
形成させる。
【００１５】次に第２の工程について説明する。 １）第２の工程では両面銅箔付きポリイミドテープを工
程のスタートとする。この両面銅箔付きポリイミドテー
プは接着剤により銅箔を貼り合わせる製法によりつくら
れたものである。スパッタ・蒸着などの真空系でポリイ
ミド表面をメタライズした後、めっきによりある程度の
銅箔の厚みをもたせたもの、キャスティング法により銅
箔の上にポリイミドフィルムを製膜したものを２枚熱可
塑性ポリイミド接着剤で貼り合わせる製法によるもので
も良い。 ２）両面銅箔付きポリイミドテープにフォトレジストを
ラミネートしビアホールパターンを露光・現像する。現
像されたフォトレジストをマスクとして片側の銅箔をエ
ッチングする。 ３）更にエッチングによってパターンニングされた銅箔
をマスクとしてポリイミド層をレーザーまたは化学エッ
チング（ヒドラジンなど）によってエッチングする。エ
ッチングされたビアは反対側の銅箔が表出した状態にな
っている。 ４）ビア内を洗浄（デスミヤー）したのち、ビア内部の
ポリイミドの導電化処理を行う。導電化処理は無電解め
っき、ダイレクトプレーティングなどの方法が一般的で
ある。ビア内のポリイミドを導電化した後電解銅めっき
を行い、ビア内ポリイミド上の銅箔の厚みを稼ぐ。この
厚みはビア信頼性におおきく効いてくるためコントロー
ルは大変重要である。 ５）ビアホールの銅めっきの後はグランド側銅箔のパタ
ーンニングである。グランド側銅箔のパターンニングは
フォトレジストを使用し露光現像工程を得て、エッチン
グによりなされる。 ６）グランド側銅箔のエッチングが行われた後はデバイ
スホールの形成がなされる。ビアホール形成と同じよう
にグランド側銅箔のパターンをマスクとしてレーザーや
化学エッチングなどの方法により形成される。 ７）デバイスホールが形成された後はシグナル側銅箔の
パターンニングである。グランド側と同じようにフォト
レジストを用い、露光現像工程を得て、エッチングによ
りパターンニングがなされる。 ８）シグナル側のパターンニングが終了した後は、カバ
ーコート処理を行い仕上げめっきにより完成する。
程のスタートとする。この両面銅箔付きポリイミドテー
プは接着剤により銅箔を貼り合わせる製法によりつくら
れたものである。スパッタ・蒸着などの真空系でポリイ
ミド表面をメタライズした後、めっきによりある程度の
銅箔の厚みをもたせたもの、キャスティング法により銅
箔の上にポリイミドフィルムを製膜したものを２枚熱可
塑性ポリイミド接着剤で貼り合わせる製法によるもので
も良い。 ２）両面銅箔付きポリイミドテープにフォトレジストを
ラミネートしビアホールパターンを露光・現像する。現
像されたフォトレジストをマスクとして片側の銅箔をエ
ッチングする。 ３）更にエッチングによってパターンニングされた銅箔
をマスクとしてポリイミド層をレーザーまたは化学エッ
チング（ヒドラジンなど）によってエッチングする。エ
ッチングされたビアは反対側の銅箔が表出した状態にな
っている。 ４）ビア内を洗浄（デスミヤー）したのち、ビア内部の
ポリイミドの導電化処理を行う。導電化処理は無電解め
っき、ダイレクトプレーティングなどの方法が一般的で
ある。ビア内のポリイミドを導電化した後電解銅めっき
を行い、ビア内ポリイミド上の銅箔の厚みを稼ぐ。この
厚みはビア信頼性におおきく効いてくるためコントロー
ルは大変重要である。 ５）ビアホールの銅めっきの後はグランド側銅箔のパタ
ーンニングである。グランド側銅箔のパターンニングは
フォトレジストを使用し露光現像工程を得て、エッチン
グによりなされる。 ６）グランド側銅箔のエッチングが行われた後はデバイ
スホールの形成がなされる。ビアホール形成と同じよう
にグランド側銅箔のパターンをマスクとしてレーザーや
化学エッチングなどの方法により形成される。 ７）デバイスホールが形成された後はシグナル側銅箔の
パターンニングである。グランド側と同じようにフォト
レジストを用い、露光現像工程を得て、エッチングによ
りパターンニングがなされる。 ８）シグナル側のパターンニングが終了した後は、カバ
ーコート処理を行い仕上げめっきにより完成する。
【００１６】図１４は本発明のブラインドビアを有する
両面配線テープを使用したＩＣパッケージの製造工程を
示すフローチャートである。両面配線テープのデバイス
ホールの位置においてＩＣチップをボンディングし（ス
テップａ）、ＩＣチップの周囲を樹脂封止する（ステッ
プｂ）。スティフナを貼り付け（ステップｃ）、半田ボ
ールをアタッチし（ステップｄ）、リフローにより加熱
して半球状のバンプを形成して（ステップｅ）ＩＣパッ
ケージが完成する。
両面配線テープを使用したＩＣパッケージの製造工程を
示すフローチャートである。両面配線テープのデバイス
ホールの位置においてＩＣチップをボンディングし（ス
テップａ）、ＩＣチップの周囲を樹脂封止する（ステッ
プｂ）。スティフナを貼り付け（ステップｃ）、半田ボ
ールをアタッチし（ステップｄ）、リフローにより加熱
して半球状のバンプを形成して（ステップｅ）ＩＣパッ
ケージが完成する。
【００１７】
【発明の効果】以上述べてきたように本発明によれば、
信頼性の高いブラインドビアを有する両面配線プリント
基板及びＩＣパッケージが提供される。
信頼性の高いブラインドビアを有する両面配線プリント
基板及びＩＣパッケージが提供される。
【図１】スルーホールタイプのビアを有するＩＣパッケ
ージの上面図である。
ージの上面図である。
【図２】図１のＡ−Ａ′断面図である。
【図３】従来のブラインドビアを有するＩＣパッケージ
の上面図である。
の上面図である。
【図４】図３のＢ−Ｂ′断面図である。
【図５】本発明の第１の実施例に係るブラインドビア構
造の上面図である。
造の上面図である。
【図６】本発明の第１の実施例に係るブラインドビア構
造の部分切り欠き斜視図である。
造の部分切り欠き斜視図である。
【図７】半田ボールの搭載形態を示す断面図である。
【図８】本発明の第２の実施例に係るブラインドビア構
造の上面図である。
造の上面図である。
【図９】本発明の第２の実施例に係るブラインドビア構
造の部分切り欠き斜視図である。
造の部分切り欠き斜視図である。
【図１０】導体３０，３６の形状の他の例を示す上面図
である。
である。
【図１１】導体３０，３６の形状の他の例を示す上面図
である。
である。
【図１２】導体３０，３６の形状の他の例を示す上面図
である。
である。
【図１３】導体３０，３６の形状の他の例を示す上面図
である。
である。
【図１４】ＩＣパッケージの構造工程のフローチャート
である。
である。
１０…ＩＣチップ １２…ポリイミドフィルム １４…信号線 １６…半田ボール １８…スルーホール ２０…ビアホール ２２…スティフナ ２４，３０…第２の導体 ２６，３６…第１の導体 ３２…誘電体フィルム ３４…ホール ３８…ソルダーレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 英男 神奈川県相模原市南橋本３−８−８ 住友 スリーエム株式会社内
Claims (2)
- 【請求項１】 貫通孔を有する誘電体シートと、 該誘電体シートの第１の面に設けられた第１の導体と、 該誘電体シートの第２の面から該貫通孔の内壁及び該第
１の導体の貫通孔内で表出する面にわたって設けられて
ブラインドビアを形成する第２の導体とを具備し、 該第１及び第２の導体の少なくともいずれか一方は該貫
通孔を部分的にのみ塞いでいる両面配線プリント基板の
ブラインドビア構造。 - 【請求項２】 貫通孔を有する誘電体シートと、 該誘電体シートの第１の面に設けられた第１の導体と、 該誘電体シートの第２の面から該貫通孔の内壁及び該第
１の導体の貫通孔内で表出する面にわたって設けられて
ブラインドビアを形成する第２の導体とを具備し、 該第１及び第２の導体の少なくともいずれか一方は該貫
通孔を部分的にのみ塞いでおり、 該ブラインドビア上に設けられた半田ボールと、 該半田ボールが設けられる側の反対側に設けられた補強
板とをさらに具備する集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35336397A JPH11186441A (ja) | 1997-12-22 | 1997-12-22 | 両面配線プリント基板のブラインドビア構造及びそれを有する集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35336397A JPH11186441A (ja) | 1997-12-22 | 1997-12-22 | 両面配線プリント基板のブラインドビア構造及びそれを有する集積回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186441A true JPH11186441A (ja) | 1999-07-09 |
Family
ID=18430336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35336397A Pending JPH11186441A (ja) | 1997-12-22 | 1997-12-22 | 両面配線プリント基板のブラインドビア構造及びそれを有する集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186441A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007115864A (ja) * | 2005-10-20 | 2007-05-10 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| US9093117B2 (en) | 2012-03-22 | 2015-07-28 | Hutchinson Technology Incorporated | Ground feature for disk drive head suspension flexures |
-
1997
- 1997-12-22 JP JP35336397A patent/JPH11186441A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007115864A (ja) * | 2005-10-20 | 2007-05-10 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| US9093117B2 (en) | 2012-03-22 | 2015-07-28 | Hutchinson Technology Incorporated | Ground feature for disk drive head suspension flexures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580036B2 (en) | Multi-layer printed circuit board and a BGA semiconductor package using the multi-layer printed circuit board | |
| JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
| US7208349B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| WO2000003572A1 (en) | Printed wiring board and method for producing the same | |
| JP6185880B2 (ja) | 配線基板の製造方法及び配線基板 | |
| JP3382482B2 (ja) | 半導体パッケージ用回路基板の製造方法 | |
| CN107146781B (zh) | 一种用于bot封装的双面有芯板结构及其制造方法 | |
| JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
| TWI307142B (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
| JP3856414B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| JP3855320B2 (ja) | 半導体装置用基板の製造方法及び半導体装置の製造方法 | |
| JP2004022729A (ja) | 実装基板及びその製造方法 | |
| JP2000340708A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
| JPH11186441A (ja) | 両面配線プリント基板のブラインドビア構造及びそれを有する集積回路パッケージ | |
| JP3650500B2 (ja) | 回路基板およびその製造方法 | |
| JP3874669B2 (ja) | 配線基板の製造方法 | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| JP2005032931A (ja) | 回路基板、回路基板の製造方法及び電子回路装置 | |
| JP2000307217A (ja) | 配線パターンの形成方法及び半導体装置 | |
| JPH0821764B2 (ja) | プリント基板 | |
| KR100815322B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2001274203A (ja) | ２メタル基板とｂｇａ構造 | |
| JP2790124B2 (ja) | 配線基板のパッド構造 | |
| JPH0722735A (ja) | プリント配線板 | |
| JP2001274204A (ja) | ２メタル基板とｂｇａ構造 |