JPH11186902A - タイミング抽出回路 - Google Patents
タイミング抽出回路Info
- Publication number
- JPH11186902A JPH11186902A JP9353595A JP35359597A JPH11186902A JP H11186902 A JPH11186902 A JP H11186902A JP 9353595 A JP9353595 A JP 9353595A JP 35359597 A JP35359597 A JP 35359597A JP H11186902 A JPH11186902 A JP H11186902A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- supplied
- timing extraction
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】タイミング抽出回路において、入力信号の状態
によらず出力にジッタが生じないようなタイミング抽出
回路を提供すること及び入力信号の無信号期間において
も高安定の発振器を用いることなく高い周波数安定度を
確保するタイミング抽出回路を提供することを目的とす
る。 【解決手段】入力信号及び電圧制御型発振器１８より得
られる信号との位相関係に応じて進み信号及び遅れ信号
を生成し、チャージポンプ回路１４にて電圧制御型発振
器１８に供給する制御電圧信号を生成することで、入力
信号が急激に変化したとしても、制御電圧信号が大きく
変動する事がなく、また、入力信号が無信号になったと
してもチャージポンプ回路１４が制御電圧信号を保持す
る為、電圧制御型発振器１８から出力されるクロック信
号にジッタは発生しないようにしている。
によらず出力にジッタが生じないようなタイミング抽出
回路を提供すること及び入力信号の無信号期間において
も高安定の発振器を用いることなく高い周波数安定度を
確保するタイミング抽出回路を提供することを目的とす
る。 【解決手段】入力信号及び電圧制御型発振器１８より得
られる信号との位相関係に応じて進み信号及び遅れ信号
を生成し、チャージポンプ回路１４にて電圧制御型発振
器１８に供給する制御電圧信号を生成することで、入力
信号が急激に変化したとしても、制御電圧信号が大きく
変動する事がなく、また、入力信号が無信号になったと
してもチャージポンプ回路１４が制御電圧信号を保持す
る為、電圧制御型発振器１８から出力されるクロック信
号にジッタは発生しないようにしている。
Description
【０００１】
【発明の属する技術分野】本発明は、タイミング抽出回
路に係り、ディジタル信号伝送の受信回路におけるクロ
ック信号のタイミング抽出回路に関する。
路に係り、ディジタル信号伝送の受信回路におけるクロ
ック信号のタイミング抽出回路に関する。
【０００２】
【従来の技術】ディジタル信号伝送で通常用いられてい
るＮＲＺ（Ｎｏｎｅ Ｒｅｔｕｒｎｔｏ Ｚｅｒｏ）符
号による伝送方式では、クロック信号を送信しない為
に、受信信号を識別再生する為のクロック信号を抽出す
るタイミング抽出回路が必要になる。図１１は、バース
ト状の信号伝送用のタイミング抽出回路の一例のブロッ
ク図を示す。
るＮＲＺ（Ｎｏｎｅ Ｒｅｔｕｒｎｔｏ Ｚｅｒｏ）符
号による伝送方式では、クロック信号を送信しない為
に、受信信号を識別再生する為のクロック信号を抽出す
るタイミング抽出回路が必要になる。図１１は、バース
ト状の信号伝送用のタイミング抽出回路の一例のブロッ
ク図を示す。
【０００３】同図において、微分回路７０は、伝送路か
ら受信したバースト状のＮＲＺ符号の信号を供給され、
その立ち上がりエッジを検出して微分信号を生成し、こ
れをリセットパルスとして位相比較器７２へ供給する。
位相比較器７２はＤ型フリップフロップ回路で構成さ
れ、微分回路７０から供給される微分信号をリセット端
子に供給され、また１／２分周回路８０からクロック信
号ＶＣＯ／２をクロック端子に供給される。
ら受信したバースト状のＮＲＺ符号の信号を供給され、
その立ち上がりエッジを検出して微分信号を生成し、こ
れをリセットパルスとして位相比較器７２へ供給する。
位相比較器７２はＤ型フリップフロップ回路で構成さ
れ、微分回路７０から供給される微分信号をリセット端
子に供給され、また１／２分周回路８０からクロック信
号ＶＣＯ／２をクロック端子に供給される。
【０００４】位相比較器７２は、反転信号出力端子から
出力される反転信号ＱをＤ端子に帰還して１／２分周を
行っており、前記クロック信号と微分信号を基にＱ端子
から出力される信号を、ローパスフィルタ７４に供給す
る。ローパスフィルタ７４は、位相比較器７２から供給
される信号の高周波成分を抑圧して加算回路７６に供給
する。
出力される反転信号ＱをＤ端子に帰還して１／２分周を
行っており、前記クロック信号と微分信号を基にＱ端子
から出力される信号を、ローパスフィルタ７４に供給す
る。ローパスフィルタ７４は、位相比較器７２から供給
される信号の高周波成分を抑圧して加算回路７６に供給
する。
【０００５】加算回路７６は、入力信号であるＮＲＺ符
号の信号が無信号区間である時、ＶＣＯ（電圧制御型発
振器）７８の出力周波数の安定度を確保する為に、調整
用の基準電圧ＲｅｆをＶＣＯに供給する。ＶＣＯ７８
は、制御電圧信号によって出力周波数が変化する電圧制
御型発振器であり、制御電圧信号として加算回路７６か
ら供給される前記制御電圧信号に従ってクロック信号を
出力する。
号の信号が無信号区間である時、ＶＣＯ（電圧制御型発
振器）７８の出力周波数の安定度を確保する為に、調整
用の基準電圧ＲｅｆをＶＣＯに供給する。ＶＣＯ７８
は、制御電圧信号によって出力周波数が変化する電圧制
御型発振器であり、制御電圧信号として加算回路７６か
ら供給される前記制御電圧信号に従ってクロック信号を
出力する。
【０００６】また、ディジタル信号伝送は、ＲＺ（Ｒｅ
ｔｕｒｎ−ｔｏ−Ｚｅｒｏ）符号による伝送方式もある
が、ＮＲＺ符号を微分回路によりエッジ検出することに
より得られる信号がＲＺ符号である為、ＲＺ符号の場合
においても図１１の回路で動作可能である。なお、ＲＺ
符号とは、各符号間に磁化されない間隔を置く符号であ
り、信号のパルス幅がパルス間隔より短い。ＮＲＺ符号
とは、各符号間に磁化されない間隔を置かない符号であ
り、信号のパルス幅がパルス間隔と等しい。
ｔｕｒｎ−ｔｏ−Ｚｅｒｏ）符号による伝送方式もある
が、ＮＲＺ符号を微分回路によりエッジ検出することに
より得られる信号がＲＺ符号である為、ＲＺ符号の場合
においても図１１の回路で動作可能である。なお、ＲＺ
符号とは、各符号間に磁化されない間隔を置く符号であ
り、信号のパルス幅がパルス間隔より短い。ＮＲＺ符号
とは、各符号間に磁化されない間隔を置かない符号であ
り、信号のパルス幅がパルス間隔と等しい。
【０００７】
【発明が解決しようとする課題】しかしながら、図１１
の回路では、図１２（Ａ）が示すように、ＮＲＺ符号の
信号が”１”と”０”交互に供給される区間及び図１３
（Ａ）が示すように、ＮＲＺ符号の信号が無信号である
区間では、位相比較器７２の出力信号Ｑのデューティが
一定となり、ＶＣＯ７８に供給する制御電圧信号の変動
がない為、ＶＣＯから出力されるクロック信号にジッタ
を発生しない。
の回路では、図１２（Ａ）が示すように、ＮＲＺ符号の
信号が”１”と”０”交互に供給される区間及び図１３
（Ａ）が示すように、ＮＲＺ符号の信号が無信号である
区間では、位相比較器７２の出力信号Ｑのデューティが
一定となり、ＶＣＯ７８に供給する制御電圧信号の変動
がない為、ＶＣＯから出力されるクロック信号にジッタ
を発生しない。
【０００８】しかし、図１２（Ａ）に示すようなＮＲＺ
符号の信号がランダムに供給される区間では、前記デュ
ーティが大きく変化してＶＣＯ７８に供給する制御電圧
信号の変動が大きくなる為、ＶＣＯ７８から出力される
クロック信号にジッタが発生する。入力信号がＲＺ符号
の信号の場合も同様である。なお、図１２は、ＮＲＺ符
号の信号がバースト状に受信される場合のタイミング抽
出回路の動作を説明する一例の波形図であり、図１２
（Ｂ）には微分回路７０の出力信号、図１２（Ｃ）には
１／２分周回路８０の出力信号、図１２（Ｄ）には、位
相比較器７２のＱ端子から出力される信号の一例の波形
図を示す。
符号の信号がランダムに供給される区間では、前記デュ
ーティが大きく変化してＶＣＯ７８に供給する制御電圧
信号の変動が大きくなる為、ＶＣＯ７８から出力される
クロック信号にジッタが発生する。入力信号がＲＺ符号
の信号の場合も同様である。なお、図１２は、ＮＲＺ符
号の信号がバースト状に受信される場合のタイミング抽
出回路の動作を説明する一例の波形図であり、図１２
（Ｂ）には微分回路７０の出力信号、図１２（Ｃ）には
１／２分周回路８０の出力信号、図１２（Ｄ）には、位
相比較器７２のＱ端子から出力される信号の一例の波形
図を示す。
【０００９】図１３は、ＮＲＺ符号の信号が受信されな
い場合のタイミング抽出回路の動作を説明する一例の波
形図であり、図１３（Ｂ）には微分回路７０の出力信
号、図１３（Ｃ）には１／２分周回路８０の出力信号、
図１３（Ｄ）には、位相比較器７２のＱ端子から出力さ
れる信号の一例の波形図を示す。また、ＮＲＺ符号の信
号及びＲＺ符号の信号の無信号区間では、ＶＣＯ７８が
見かけ上自走状態となる為、環境温度の変化により周波
数が変化するのは避けられない。したがって、前記無信
号区間での安定度を確保する為には、ＴＣＯ（Ｔｅｍｐ
ｅｒａｔｕｒｅ Ｃｏｍｐｅｎｓａｔｅｄ Ｏｓｃｉｌ
ｌａｔｏｒ）等の温度補償機能を有する高安定の発振器
を用意する必要がある。
い場合のタイミング抽出回路の動作を説明する一例の波
形図であり、図１３（Ｂ）には微分回路７０の出力信
号、図１３（Ｃ）には１／２分周回路８０の出力信号、
図１３（Ｄ）には、位相比較器７２のＱ端子から出力さ
れる信号の一例の波形図を示す。また、ＮＲＺ符号の信
号及びＲＺ符号の信号の無信号区間では、ＶＣＯ７８が
見かけ上自走状態となる為、環境温度の変化により周波
数が変化するのは避けられない。したがって、前記無信
号区間での安定度を確保する為には、ＴＣＯ（Ｔｅｍｐ
ｅｒａｔｕｒｅ Ｃｏｍｐｅｎｓａｔｅｄ Ｏｓｃｉｌ
ｌａｔｏｒ）等の温度補償機能を有する高安定の発振器
を用意する必要がある。
【００１０】本発明は、上記の点に鑑みなされたもの
で、入力信号の状態によらず出力にジッタが生じないよ
うなタイミング抽出回路を提供すること、及び入力信号
の無信号期間においても高安定の発振器を用いることな
く高い周波数安定度を確保するタイミング抽出回路を提
供することを目的とする。
で、入力信号の状態によらず出力にジッタが生じないよ
うなタイミング抽出回路を提供すること、及び入力信号
の無信号期間においても高安定の発振器を用いることな
く高い周波数安定度を確保するタイミング抽出回路を提
供することを目的とする。
【００１１】
【課題を解決するための手段】そこで、上記課題を解決
する為、請求項１記載の本発明は、バースト状に供給さ
れるＲＺ符号の信号とＶＣＯより得られたクロック信号
との位相関係に応じて進み信号及び遅れ信号を生成する
位相比較回路と、前記位相比較回路より得られた信号に
より、制御電圧信号を生成するチャージポンプ回路と、
前記制御電圧信号に従って前記クロック出力信号を生成
し、前記位相比較回路に前記クロック信号を供給するＶ
ＣＯからなる。
する為、請求項１記載の本発明は、バースト状に供給さ
れるＲＺ符号の信号とＶＣＯより得られたクロック信号
との位相関係に応じて進み信号及び遅れ信号を生成する
位相比較回路と、前記位相比較回路より得られた信号に
より、制御電圧信号を生成するチャージポンプ回路と、
前記制御電圧信号に従って前記クロック出力信号を生成
し、前記位相比較回路に前記クロック信号を供給するＶ
ＣＯからなる。
【００１２】このように、入力のＲＺ符号の信号及びＶ
ＣＯより得られるクロック信号との位相関係に応じて進
み信号及び遅れ信号を生成し、チャージポンプ回路にて
ＶＣＯに供給する制御電圧信号を生成することで、ＲＺ
符号の信号がランダムに供給されても、制御電圧信号が
大きく変動する事がなく、また、ＲＺ符号の信号が無信
号になったとしても制御電圧信号を保持する為、ＶＣＯ
から出力されるクロック信号にジッタは発生しない。
ＣＯより得られるクロック信号との位相関係に応じて進
み信号及び遅れ信号を生成し、チャージポンプ回路にて
ＶＣＯに供給する制御電圧信号を生成することで、ＲＺ
符号の信号がランダムに供給されても、制御電圧信号が
大きく変動する事がなく、また、ＲＺ符号の信号が無信
号になったとしても制御電圧信号を保持する為、ＶＣＯ
から出力されるクロック信号にジッタは発生しない。
【００１３】また、請求項２記載の発明は、請求項１記
載のタイミング抽出回路において、前記バースト状に供
給されるＲＺ符号の信号を分周して前記位相比較回路に
供給する分周回路を有することを特徴とする。このよう
に、分周回路を有することにより、ＲＺ符号の信号に例
えば伝送路上でデューティの変動が生じても、前記信号
を分周回路にて分周することでパルス間隔を一定にする
ことができ、供給されるＲＺ符号の信号にデューティの
変動が生じてもタイミング抽出回路にジッタが生じるの
を防ぐことができる。
載のタイミング抽出回路において、前記バースト状に供
給されるＲＺ符号の信号を分周して前記位相比較回路に
供給する分周回路を有することを特徴とする。このよう
に、分周回路を有することにより、ＲＺ符号の信号に例
えば伝送路上でデューティの変動が生じても、前記信号
を分周回路にて分周することでパルス間隔を一定にする
ことができ、供給されるＲＺ符号の信号にデューティの
変動が生じてもタイミング抽出回路にジッタが生じるの
を防ぐことができる。
【００１４】また、請求項３記載の発明は、請求項１又
は２記載のタイミング抽出回路において、ＮＲＺ符号の
信号の立ち上がり及び立ち下がりを検出してＲＺ符号の
信号に変換するエッジ検出回路を有することを特徴とす
る。このように、請求項１又は請求項２記載のタイミン
グ抽出回路において、前記位相比較回路の前にＮＲＺ符
号の信号の立ち上がり及び立ち下がりを検出するエッジ
検出回路を有することで、請求項１又は請求項２記載の
タイミング抽出回路にＮＲＺ符号の信号の入力が可能と
なる。
は２記載のタイミング抽出回路において、ＮＲＺ符号の
信号の立ち上がり及び立ち下がりを検出してＲＺ符号の
信号に変換するエッジ検出回路を有することを特徴とす
る。このように、請求項１又は請求項２記載のタイミン
グ抽出回路において、前記位相比較回路の前にＮＲＺ符
号の信号の立ち上がり及び立ち下がりを検出するエッジ
検出回路を有することで、請求項１又は請求項２記載の
タイミング抽出回路にＮＲＺ符号の信号の入力が可能と
なる。
【００１５】
【発明の実施の形態】以下に、タイミング抽出回路に関
する本発明の実施例を図面に基づいて説明する。図１
は、本発明のタイミング抽出回路の第１実施例のブロッ
ク図を示す。同図に示すエッジ検出回路１０は、外部か
ら供給されるＮＲＺ符号の信号の立ち上がり及び立ち下
がりを検出する回路であり、立ち上がり及び立ち下がり
を検出してパルス信号を生成し、位相比較回路１２に供
給する。
する本発明の実施例を図面に基づいて説明する。図１
は、本発明のタイミング抽出回路の第１実施例のブロッ
ク図を示す。同図に示すエッジ検出回路１０は、外部か
ら供給されるＮＲＺ符号の信号の立ち上がり及び立ち下
がりを検出する回路であり、立ち上がり及び立ち下がり
を検出してパルス信号を生成し、位相比較回路１２に供
給する。
【００１６】位相比較回路１２は、エッジ検出回路１０
より供給された前記パルス信号とＶＣＯ１８から供給さ
れるクロック信号との位相を比較する回路であり、前記
２つの信号の位相関係に応じて進み又は遅れの信号を生
成し、チャージポンプ回路１４に供給する。チャージポ
ンプ回路１４は、位相比較回路１２から供給される進み
又は遅れ信号に基づいてＶＣＯ１８の制御電圧信号を生
成する回路であり、生成した前記制御電圧信号をローパ
スフィルタ１６に供給する。ローパスフィルタ１６は、
供給された前記制御電圧信号の高周波成分を抑圧し、Ｖ
ＣＯ１８に供給する。ＶＣＯ１８は、電圧制御型発振器
であり、ローパスフィルタ１６から供給された前記制御
電圧信号により調整された周波数のクロック信号を出力
する。
より供給された前記パルス信号とＶＣＯ１８から供給さ
れるクロック信号との位相を比較する回路であり、前記
２つの信号の位相関係に応じて進み又は遅れの信号を生
成し、チャージポンプ回路１４に供給する。チャージポ
ンプ回路１４は、位相比較回路１２から供給される進み
又は遅れ信号に基づいてＶＣＯ１８の制御電圧信号を生
成する回路であり、生成した前記制御電圧信号をローパ
スフィルタ１６に供給する。ローパスフィルタ１６は、
供給された前記制御電圧信号の高周波成分を抑圧し、Ｖ
ＣＯ１８に供給する。ＶＣＯ１８は、電圧制御型発振器
であり、ローパスフィルタ１６から供給された前記制御
電圧信号により調整された周波数のクロック信号を出力
する。
【００１７】図２は、エッジ検出回路１０の一例のブロ
ック図を示し、図３にエッジ検出回路の動作を説明する
一例の波形図を示す。図２に示す遅延回路２０は、供給
された図３（Ａ）に示すＮＲＺ符号の信号を所定期間遅
延させ、図３（Ｂ）に示す遅延信号を生成し、イクスク
ルーシブオア回路２２に供給する。上記所定期間は、Ｎ
ＲＺ符号の信号が”１”、”０”交番パターンであると
きのパルス周期の１／４周期である。
ック図を示し、図３にエッジ検出回路の動作を説明する
一例の波形図を示す。図２に示す遅延回路２０は、供給
された図３（Ａ）に示すＮＲＺ符号の信号を所定期間遅
延させ、図３（Ｂ）に示す遅延信号を生成し、イクスク
ルーシブオア回路２２に供給する。上記所定期間は、Ｎ
ＲＺ符号の信号が”１”、”０”交番パターンであると
きのパルス周期の１／４周期である。
【００１８】イクスクルーシブオア回路２２は、供給さ
れるＮＲＺ符号の信号及び遅延回路より供給される遅延
信号のどちらか一方が”１”の場合が、前記データ信号
の立ち上がり及び立ち下がり時なので、図３（Ｃ）に示
すＮＲＺ符号の信号の１／４周期となるパルス信号を生
成する。なお、この例では、遅延回路２０による遅延量
をＮＲＺ符号の信号が”１”、”０”交番パターンであ
るときのパルス周期の１／４周期としたが、必ずしもそ
れである必要はない。
れるＮＲＺ符号の信号及び遅延回路より供給される遅延
信号のどちらか一方が”１”の場合が、前記データ信号
の立ち上がり及び立ち下がり時なので、図３（Ｃ）に示
すＮＲＺ符号の信号の１／４周期となるパルス信号を生
成する。なお、この例では、遅延回路２０による遅延量
をＮＲＺ符号の信号が”１”、”０”交番パターンであ
るときのパルス周期の１／４周期としたが、必ずしもそ
れである必要はない。
【００１９】図４は、位相比較回路１２の一例のブロッ
ク図を示し、図５に位相比較回路の動作を説明する一例
の波形図を示す。図４に示すＮＡＮＤ回路２６は、図５
（Ｂ）に示すＶＣＯ１８から供給されるクロック信号を
反転回路２４で反転した信号が供給され、また、図５
（Ａ）に示すエッジ検出回路１０より供給されるパルス
信号が供給される。ＮＡＮＤ回路２６は、前記２つの供
給される信号のうちパルス信号のみが”１”の時、図５
（Ｃ）に示す進み信号（ｕｐ信号）”０”を出力する。
ク図を示し、図５に位相比較回路の動作を説明する一例
の波形図を示す。図４に示すＮＡＮＤ回路２６は、図５
（Ｂ）に示すＶＣＯ１８から供給されるクロック信号を
反転回路２４で反転した信号が供給され、また、図５
（Ａ）に示すエッジ検出回路１０より供給されるパルス
信号が供給される。ＮＡＮＤ回路２６は、前記２つの供
給される信号のうちパルス信号のみが”１”の時、図５
（Ｃ）に示す進み信号（ｕｐ信号）”０”を出力する。
【００２０】図４に示すＮＡＮＤ回路２８は、図５
（Ｂ）に示すＶＣＯから供給されるクロック信号及びエ
ッジ検出回路１０より供給されるパルス信号が供給さ
れ、前記２つの信号が共に”１”の時、”０”の信号を
出力する。前記出力信号は、反転回路３０で反転し、図
５（Ｄ）に示す遅れ信号（ｄｏｗｎ信号）として出力す
る。進み信号は、”０”の区間で有効であり、遅れ信号
は、”１”の区間で有効である。なお、位相比較回路１
２は、エッジ検出パルス信号が”０”の区間では、必ず
進み信号、遅れ信号とも無効になるよう動作し、また、
進み信号及び遅れ信号が同時に有効になることはない。
（Ｂ）に示すＶＣＯから供給されるクロック信号及びエ
ッジ検出回路１０より供給されるパルス信号が供給さ
れ、前記２つの信号が共に”１”の時、”０”の信号を
出力する。前記出力信号は、反転回路３０で反転し、図
５（Ｄ）に示す遅れ信号（ｄｏｗｎ信号）として出力す
る。進み信号は、”０”の区間で有効であり、遅れ信号
は、”１”の区間で有効である。なお、位相比較回路１
２は、エッジ検出パルス信号が”０”の区間では、必ず
進み信号、遅れ信号とも無効になるよう動作し、また、
進み信号及び遅れ信号が同時に有効になることはない。
【００２１】図６は、チャージポンプ回路１４及びロー
パスフィルタ回路１６の一例の回路図を示す。ここで、
チャージポンプ回路１４の構成を説明すると、チャージ
ポンプ回路は、２つのトランジスタを中心に構成されて
いる。ｐｎｐトランジスタＴｒ１は、エミッタを電源Ｖ
ＣＣに接続され、ベースに抵抗Ｒ１を介して位相比較回
路１２からの進み信号が供給される。また、ベース及び
エミッタ間は抵抗Ｒ２を介して接続され、コレクタはト
ランジスタＴｒ２のコレクタに接続されている。
パスフィルタ回路１６の一例の回路図を示す。ここで、
チャージポンプ回路１４の構成を説明すると、チャージ
ポンプ回路は、２つのトランジスタを中心に構成されて
いる。ｐｎｐトランジスタＴｒ１は、エミッタを電源Ｖ
ＣＣに接続され、ベースに抵抗Ｒ１を介して位相比較回
路１２からの進み信号が供給される。また、ベース及び
エミッタ間は抵抗Ｒ２を介して接続され、コレクタはト
ランジスタＴｒ２のコレクタに接続されている。
【００２２】ｎｐｎトランジスタＴｒ２は、エミッタを
グランドＧＮＤに接続され、ベースに抵抗Ｒ３を介して
位相比較回路１２からの遅れ信号が供給される。また、
ベース及びエミッタ間は抵抗Ｒ４を介して接続されてい
る。トランジスタＴｒ１のコレクタ及びトランジスタＴ
ｒ２のコレクタ間とローパスフィルタ１６が接続されて
いる。チャージポンプ回路は上記のように構成される。
グランドＧＮＤに接続され、ベースに抵抗Ｒ３を介して
位相比較回路１２からの遅れ信号が供給される。また、
ベース及びエミッタ間は抵抗Ｒ４を介して接続されてい
る。トランジスタＴｒ１のコレクタ及びトランジスタＴ
ｒ２のコレクタ間とローパスフィルタ１６が接続されて
いる。チャージポンプ回路は上記のように構成される。
【００２３】チャージポンプ回路１４は進み信号が”
０”になるとトランジスタＴｒ１がオンし、遅れ信号
が”１”になるとトランジスタＴｒ２がオンする。ロー
パスフィルタ１６を構成するコンデンサＣ１は、Ｔｒ１
がオンの状態になると充電され、Ｔｒ２がオン状態にな
ると放電される。従って、進み信号が”０”になるとＶ
ＣＯ１８に供給する制御電圧信号が上昇し位相を進める
方向にＶＣＯ１８を制御し、遅れ信号が”１”になると
ＶＣＯ１８に供給する制御電圧信号が低下し位相を遅ら
せる方向にＶＣＯ１８を制御する。
０”になるとトランジスタＴｒ１がオンし、遅れ信号
が”１”になるとトランジスタＴｒ２がオンする。ロー
パスフィルタ１６を構成するコンデンサＣ１は、Ｔｒ１
がオンの状態になると充電され、Ｔｒ２がオン状態にな
ると放電される。従って、進み信号が”０”になるとＶ
ＣＯ１８に供給する制御電圧信号が上昇し位相を進める
方向にＶＣＯ１８を制御し、遅れ信号が”１”になると
ＶＣＯ１８に供給する制御電圧信号が低下し位相を遅ら
せる方向にＶＣＯ１８を制御する。
【００２４】なお、進み信号及び遅れ信号が無効の区間
では、チャージポンプ回路はそれまでのＶＣＯ１８の制
御電圧信号を保持する。さらに、上記位相比較回路１２
の構成により、進み信号及び遅れ信号が同時に有効にな
ることはない。図６では、ローパスフィルタをラグリー
ドフィルタで構成したが、能動回路を用いるアクティブ
フィルタで構成してもよい。
では、チャージポンプ回路はそれまでのＶＣＯ１８の制
御電圧信号を保持する。さらに、上記位相比較回路１２
の構成により、進み信号及び遅れ信号が同時に有効にな
ることはない。図６では、ローパスフィルタをラグリー
ドフィルタで構成したが、能動回路を用いるアクティブ
フィルタで構成してもよい。
【００２５】このように、入力のＮＲＺ符号の信号の立
ち上がり及び立ち下がりのエッジ検出のパルス信号を生
成し、図５（Ｃ），図５（Ｄ）に示す進み信号及び遅れ
信号を生成し、チャージポンプ回路１４にてＶＣＯに供
給する制御電圧信号を生成することで、ＮＲＺ符号の信
号が図１２（Ａ）に示すようなランダムに供給される区
間でも、制御電圧信号が大きく変動する事がなく、ま
た、前記信号が受信されない状態になったとしても制御
電圧信号を保持する為、ＶＣＯから出力されるクロック
信号にジッタを発生しない。
ち上がり及び立ち下がりのエッジ検出のパルス信号を生
成し、図５（Ｃ），図５（Ｄ）に示す進み信号及び遅れ
信号を生成し、チャージポンプ回路１４にてＶＣＯに供
給する制御電圧信号を生成することで、ＮＲＺ符号の信
号が図１２（Ａ）に示すようなランダムに供給される区
間でも、制御電圧信号が大きく変動する事がなく、ま
た、前記信号が受信されない状態になったとしても制御
電圧信号を保持する為、ＶＣＯから出力されるクロック
信号にジッタを発生しない。
【００２６】図７は、本発明のタイミング抽出回路の第
２実施例のブロック図を示す。ここで、第２実施例は、
入力のＮＲＺ符号の信号を分周回路４０で分周した後、
エッジ検出回路１０に入力する点が第１実施例と異な
る。図８に示す分周回路がある場合のエッジ検出回路の
動作を説明する一例の波形図により説明する。タイミン
グ抽出回路に供給されるＮＲＺ符号の信号に、図８
（Ａ）の点線部が示すようなデューティの変動が生じた
場合、そのままの状態でエッジ検出回路１０に前記デー
タ信号を供給するとエッジ検出回路の出力が図８（Ｅ）
に示すようにパルス間隔が一定ではなくなり、エッジ検
出回路１０の出力信号にジッタが生じる。
２実施例のブロック図を示す。ここで、第２実施例は、
入力のＮＲＺ符号の信号を分周回路４０で分周した後、
エッジ検出回路１０に入力する点が第１実施例と異な
る。図８に示す分周回路がある場合のエッジ検出回路の
動作を説明する一例の波形図により説明する。タイミン
グ抽出回路に供給されるＮＲＺ符号の信号に、図８
（Ａ）の点線部が示すようなデューティの変動が生じた
場合、そのままの状態でエッジ検出回路１０に前記デー
タ信号を供給するとエッジ検出回路の出力が図８（Ｅ）
に示すようにパルス間隔が一定ではなくなり、エッジ検
出回路１０の出力信号にジッタが生じる。
【００２７】ここで、分周回路４０によりＮＲＺ符号の
信号を１／２分周すると、図８（Ｂ）に示す波形にな
り、パルスのデューティ比を５０％一定にすることがで
きる。このように、分周回路４０を追加することによ
り、パルス間隔を一定にすることができ、供給されるＮ
ＲＺ符号の信号に例えば伝送路上でデューティの変動が
生じてもタイミング抽出回路にジッタが生じるのを防ぐ
ことができる。
信号を１／２分周すると、図８（Ｂ）に示す波形にな
り、パルスのデューティ比を５０％一定にすることがで
きる。このように、分周回路４０を追加することによ
り、パルス間隔を一定にすることができ、供給されるＮ
ＲＺ符号の信号に例えば伝送路上でデューティの変動が
生じてもタイミング抽出回路にジッタが生じるのを防ぐ
ことができる。
【００２８】図９は、本発明のタイミング抽出回路の第
３実施例のブロック図を示す。ここで、第３実施例は、
入力される信号がＲＺ符号である点とエッジ検出回路１
０が削除された点が第１実施例と異なる。第１実施例及
び第２実施例では、ＮＲＺ符号をエッジ検出回路で微分
し、ＲＺ符号を生成していたので、本実施例では入力さ
れるＲＺ符号の信号は位相比較回路５０に直接入力する
ことが可能である。
３実施例のブロック図を示す。ここで、第３実施例は、
入力される信号がＲＺ符号である点とエッジ検出回路１
０が削除された点が第１実施例と異なる。第１実施例及
び第２実施例では、ＮＲＺ符号をエッジ検出回路で微分
し、ＲＺ符号を生成していたので、本実施例では入力さ
れるＲＺ符号の信号は位相比較回路５０に直接入力する
ことが可能である。
【００２９】入力されるデータ信号の状態の変化による
ジッタの抑圧、入力無信号期間における周波数安定度の
保持といった特徴については、図１の第１実施例と同様
である。図１０は、本発明のタイミング抽出回路の第４
実施例のブロック図を示す。ここで、第４実施例は、入
力のＲＺ符号の信号を分周回路５８で分周した後エッジ
検出回路５０に入力する点が第３実施例と異なる。ここ
でも、図９において説明したのと同様に、タイミング抽
出回路に供給されるＲＺ符号の信号においてデューティ
の変動が生じた場合パルス間隔が一定でなくなる為、タ
イミング抽出回路の出力信号にジッタを生じるが、分周
回路５８を追加することにより、入力のＲＺ符号の信号
に例えば伝送路上でデューティの変動が生じてもタイミ
ング抽出回路にジッタが生じるのを防ぐことができる。
ジッタの抑圧、入力無信号期間における周波数安定度の
保持といった特徴については、図１の第１実施例と同様
である。図１０は、本発明のタイミング抽出回路の第４
実施例のブロック図を示す。ここで、第４実施例は、入
力のＲＺ符号の信号を分周回路５８で分周した後エッジ
検出回路５０に入力する点が第３実施例と異なる。ここ
でも、図９において説明したのと同様に、タイミング抽
出回路に供給されるＲＺ符号の信号においてデューティ
の変動が生じた場合パルス間隔が一定でなくなる為、タ
イミング抽出回路の出力信号にジッタを生じるが、分周
回路５８を追加することにより、入力のＲＺ符号の信号
に例えば伝送路上でデューティの変動が生じてもタイミ
ング抽出回路にジッタが生じるのを防ぐことができる。
【００３０】
【発明の効果】上述の如く、請求項１記載の本発明は、
バースト状に供給されるＲＺ符号の信号及びＶＣＯより
得られるクロック信号との位相関係に応じて進み信号及
び遅れ信号を生成し、チャージポンプ回路にてＶＣＯに
供給する制御電圧信号を生成する。
バースト状に供給されるＲＺ符号の信号及びＶＣＯより
得られるクロック信号との位相関係に応じて進み信号及
び遅れ信号を生成し、チャージポンプ回路にてＶＣＯに
供給する制御電圧信号を生成する。
【００３１】よって、ＲＺ符号の信号がランダムに供給
されても、制御電圧信号が大きく変動する事がなく、ま
た、前記ＲＺ符号の信号が受信されない状態になったと
しても制御電圧信号を保持する為、ＶＣＯから出力され
るクロック信号にジッタを発生しない。また、請求項２
記載の発明は、分周回路を有することにより、ＲＺ符号
の信号にデューティの変動が生じても、前記信号を分周
回路にて分周することでパルス間隔を一定にすることが
できる。
されても、制御電圧信号が大きく変動する事がなく、ま
た、前記ＲＺ符号の信号が受信されない状態になったと
しても制御電圧信号を保持する為、ＶＣＯから出力され
るクロック信号にジッタを発生しない。また、請求項２
記載の発明は、分周回路を有することにより、ＲＺ符号
の信号にデューティの変動が生じても、前記信号を分周
回路にて分周することでパルス間隔を一定にすることが
できる。
【００３２】よって、供給されるＲＺ符号の信号にデュ
ーティの変動が生じてもタイミング抽出回路にジッタが
生じるのを防ぐことができる。また、請求項３記載の発
明は、請求項１又は請求項２記載のタイミング抽出回路
において、前項位相比較回路の前にＮＲＺ符号の信号の
立ち上がり及び立ち下がりを検出してＲＺ符号の信号に
変換するエッジ検出回路を有する。
ーティの変動が生じてもタイミング抽出回路にジッタが
生じるのを防ぐことができる。また、請求項３記載の発
明は、請求項１又は請求項２記載のタイミング抽出回路
において、前項位相比較回路の前にＮＲＺ符号の信号の
立ち上がり及び立ち下がりを検出してＲＺ符号の信号に
変換するエッジ検出回路を有する。
【００３３】よって、請求項１又は請求項２記載のタイ
ミング抽出回路にＮＲＺ符号の信号から変換したＲＺ符
号の信号の入力が可能となる。
ミング抽出回路にＮＲＺ符号の信号から変換したＲＺ符
号の信号の入力が可能となる。
【図１】本発明のタイミング抽出回路の第１実施例のブ
ロック図である。
ロック図である。
【図２】エッジ検出回路の一例のブロック図である。
【図３】エッジ検出回路の動作を説明する一例の波形図
である。
である。
【図４】位相比較回路の一例のブロック図である。
【図５】位相比較回路の動作を説明する一例の波形図で
ある。
ある。
【図６】チャージポンプ回路及びローパスフィルタ回路
の一例の回路図である。
の一例の回路図である。
【図７】本発明のタイミング抽出回路の第２実施例のブ
ロック図である。
ロック図である。
【図８】分周回路がある場合のエッジ検出回路の動作を
説明する一例の波形図である。
説明する一例の波形図である。
【図９】本発明のタイミング抽出回路の第３実施例のブ
ロック図である。
ロック図である。
【図１０】本発明のタイミング抽出回路の第４実施例の
ブロック図である。
ブロック図である。
【図１１】タイミング検出回路の一例のブロック図であ
る。
る。
【図１２】ＮＲＺ符号の信号がバースト状に受信される
場合のタイミング抽出回路の動作を説明する一例の波形
図である。
場合のタイミング抽出回路の動作を説明する一例の波形
図である。
【図１３】ＮＲＺ符号の信号が受信されない場合のタイ
ミング抽出回路の動作を説明する一例の波形図である。
ミング抽出回路の動作を説明する一例の波形図である。
１０ エッジ検出回路 １２ 位相比較回路 １４ チャージポンプ回路 １６ ローパスフィルタ １８ ＶＣＯ ２０ 遅延回路 ２２ イクスクルーシブオア ２４ 反転回路 ２６ ＮＡＮＤ回路 ２８ ＮＡＮＤ回路 ３０ 反転回路 ４０ 分周回路 ５０ 位相比較回路 ５２ チャージポンプ回路 ５４ ローパスフィルタ ５６ ＶＣＯ ５８ 分周回路
Claims (3)
- 【請求項１】バースト状に供給されるＲＺ符号の信号と
電圧制御型発振器より得られたクロック信号との位相関
係に応じて進み信号及び遅れ信号を生成する位相比較回
路と、 前記位相比較回路より得られた信号により、制御電圧信
号を生成するチャージポンプ回路と、 前記制御電圧信号に従って前記クロック信号を生成し、
前記位相比較回路に前記クロック信号を供給する電圧制
御型発振器からなるタイミング抽出回路。 - 【請求項２】請求項１記載のタイミング抽出回路におい
て、 前記バースト状に供給されるＲＺ符号の信号を分周して
前記位相比較回路に供給する分周回路を有することを特
徴とするタイミング抽出回路。 - 【請求項３】請求項１又は２記載のタイミング抽出回路
において、 ＮＲＺ符号の信号の立ち上がり及び立ち下がりを検出し
てＲＺ符号の信号に変換するエッジ検出回路を有するこ
とを特徴とするタイミング抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9353595A JPH11186902A (ja) | 1997-12-22 | 1997-12-22 | タイミング抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9353595A JPH11186902A (ja) | 1997-12-22 | 1997-12-22 | タイミング抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186902A true JPH11186902A (ja) | 1999-07-09 |
Family
ID=18431910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9353595A Withdrawn JPH11186902A (ja) | 1997-12-22 | 1997-12-22 | タイミング抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186902A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3068193A1 (fr) * | 2017-06-23 | 2018-12-28 | Stmicroelectronics (Grenoble 2) Sas | Dispositif de synchronisation d'horloge |
-
1997
- 1997-12-22 JP JP9353595A patent/JPH11186902A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3068193A1 (fr) * | 2017-06-23 | 2018-12-28 | Stmicroelectronics (Grenoble 2) Sas | Dispositif de synchronisation d'horloge |
| US10530563B2 (en) | 2017-06-23 | 2020-01-07 | Stmicroelectronics (Grenoble2) Sas | Clock synchronization device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001724B1 (ko) | 위상동기회로 | |
| US6392494B2 (en) | Frequency comparator and clock regenerating device using the same | |
| EP0283275B1 (en) | Phase comparator circuit | |
| JPH0795064A (ja) | クロック回復装置 | |
| US9083338B2 (en) | Digital noise protection circuit and method | |
| US5631591A (en) | Method and apparatus for synchronizing timing signals of two integrated circuit chips | |
| JPH0897718A (ja) | 割込み可能な電圧制御発振器およびそれを用いたフェーズロックループ | |
| US5159279A (en) | Apparatus and method for detecting out-of-lock condition in a phase lock loop | |
| EP0614283A1 (en) | Phase lock loop circuit using a sample and hold switch circuit | |
| US7471756B2 (en) | Phase detector and method for a shortening phase-error-correction pulse | |
| JPH1168559A (ja) | 位相同期ループ回路 | |
| US6215363B1 (en) | Low noise low power charge pump system for phase lock loop | |
| US4750193A (en) | Phase-locked data detector | |
| JP2003224471A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| JPH0787452B2 (ja) | ディジタル位相検出器 | |
| WO1988008644A1 (en) | A low jitter phase-locked loop | |
| US7109806B2 (en) | Device and method for detecting phase difference and PLL using the same | |
| JPH11186902A (ja) | タイミング抽出回路 | |
| US6496077B2 (en) | Phase detector for automatically controlling offset current and phase locked loop including the same | |
| JP2002198807A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| JPS6036922Y2 (ja) | 垂直同期信号検出回路 | |
| JP2811994B2 (ja) | 位相同期回路 | |
| JP3377057B2 (ja) | 位相同期回路 | |
| JP2880013B2 (ja) | クロック発振回路及びクロック抽出回路 | |
| JP3455008B2 (ja) | 光信号復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |