JPH0622560A - Ｄｃ−ａｃコンバータ - Google Patents
Ｄｃ−ａｃコンバータInfo
- Publication number
- JPH0622560A JPH0622560A JP4180010A JP18001092A JPH0622560A JP H0622560 A JPH0622560 A JP H0622560A JP 4180010 A JP4180010 A JP 4180010A JP 18001092 A JP18001092 A JP 18001092A JP H0622560 A JPH0622560 A JP H0622560A
- Authority
- JP
- Japan
- Prior art keywords
- transistor pair
- transformer
- main
- main transistor
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 ハーフ・ブリッジ構成のＤＣ−ＡＣコンバー
タにおいて、主トランジスタ対を駆動するにタイマを設
けてデッドタイムを作り、安全と変換効率の向上を図
る。 【構成】 主トランジスタ対（１７a,１７b）とコンデ
ンサー対（４a,４b）と交流出力巻線を有する主トラン
スＴ3の一次巻線とでハーフ・ブリッジを構成し、所定
周波数で発振する駆動回路１０と駆動回路とを係合して
主トランジスタ対に制御電力を与える副トランスＴ4
と、副トランスの制御電力を主トランジスタ対に遅延さ
せて与えるタイマ手段（抵抗１３a,１３bとコンデンサ
ー１４a,１４bによる時定数回路と、トランジスタ１１
a,１１b,１２a,１２bとによる）とより構成した。
タにおいて、主トランジスタ対を駆動するにタイマを設
けてデッドタイムを作り、安全と変換効率の向上を図
る。 【構成】 主トランジスタ対（１７a,１７b）とコンデ
ンサー対（４a,４b）と交流出力巻線を有する主トラン
スＴ3の一次巻線とでハーフ・ブリッジを構成し、所定
周波数で発振する駆動回路１０と駆動回路とを係合して
主トランジスタ対に制御電力を与える副トランスＴ4
と、副トランスの制御電力を主トランジスタ対に遅延さ
せて与えるタイマ手段（抵抗１３a,１３bとコンデンサ
ー１４a,１４bによる時定数回路と、トランジスタ１１
a,１１b,１２a,１２bとによる）とより構成した。
Description
【０００１】
【産業上の利用分野】本発明は、入力直流電源に対し
て、主トランジスタ対とコンデンサー対と主トランスの
一次巻線とでハーフ・ブリッジを構成してなるＤＣ−Ａ
Ｃ（直流−交流）コンバータに係わり、特に主トランジ
スタ対を効果的に駆動して変換効率の高いＤＣ−ＡＣコ
ンバータを提供する方法に関する。
て、主トランジスタ対とコンデンサー対と主トランスの
一次巻線とでハーフ・ブリッジを構成してなるＤＣ−Ａ
Ｃ（直流−交流）コンバータに係わり、特に主トランジ
スタ対を効果的に駆動して変換効率の高いＤＣ−ＡＣコ
ンバータを提供する方法に関する。
【０００２】
【従来の技術】ＤＣ−ＡＣコンバータは、主として電源
装置の小形化に応用される。例えば、商用電源を整流し
た直流を小形のトランスを用いて、一次側で数十ＫＨｚ
以上の高周波でスイッチングして二次側に高周波の電力
を放出する。この高周波電力を直流変換して、電子機器
の電源として用いられる。図６はＤＣ−ＡＣコンバータ
の従来技術による実施例を示す図である。これは「スイ
ッチング・レギュレタ設計ノウハウ（ＣＱ出版１９９０
年３月発行」中の１４５頁の図５−９を簡略化したもの
である。その他の一般刊行物には類似のものが掲載され
ている。
装置の小形化に応用される。例えば、商用電源を整流し
た直流を小形のトランスを用いて、一次側で数十ＫＨｚ
以上の高周波でスイッチングして二次側に高周波の電力
を放出する。この高周波電力を直流変換して、電子機器
の電源として用いられる。図６はＤＣ−ＡＣコンバータ
の従来技術による実施例を示す図である。これは「スイ
ッチング・レギュレタ設計ノウハウ（ＣＱ出版１９９０
年３月発行」中の１４５頁の図５−９を簡略化したもの
である。その他の一般刊行物には類似のものが掲載され
ている。
【０００３】図６で、ＶｐとＧＮＤ１は入力直流電源端
子を表し、ＧＮＤ１は一次側の接地も表す。１は駆動回
路で所定の周波数で発振して、位相が逆の出力１aと１b
を放出する。Ｔ1とＴ2は副トランスで一次巻線Ｌ11とＬ
21，二次巻線Ｌ12とＬ22を有する。二次巻線Ｌ12とＬ22
に誘起された電圧波形を示すのが、図７の（a）と（b）
である。縦軸は電圧レベルを表す。２aと２bは同極性の
主トランジスタ対で、交互に副トランスＴ1とＴ2で駆動
される。４aと４bは入力直流電源Ｖｐを２分割するコン
デンサーである。Ｔ3は主トランスで、一次巻線Ｌ31、
二次巻線Ｌ32、Ｌ33を有して交流電力を放出する。Ｌ33
は駆動回路１が入力直流電源Ｖｐで起動した後、絶縁し
て電力を供給する。主トランジスタ２aと２b、コンデン
サー４aと４b、Ｔ3のＬ31でハーフ・ブリッジを構成す
る。
子を表し、ＧＮＤ１は一次側の接地も表す。１は駆動回
路で所定の周波数で発振して、位相が逆の出力１aと１b
を放出する。Ｔ1とＴ2は副トランスで一次巻線Ｌ11とＬ
21，二次巻線Ｌ12とＬ22を有する。二次巻線Ｌ12とＬ22
に誘起された電圧波形を示すのが、図７の（a）と（b）
である。縦軸は電圧レベルを表す。２aと２bは同極性の
主トランジスタ対で、交互に副トランスＴ1とＴ2で駆動
される。４aと４bは入力直流電源Ｖｐを２分割するコン
デンサーである。Ｔ3は主トランスで、一次巻線Ｌ31、
二次巻線Ｌ32、Ｌ33を有して交流電力を放出する。Ｌ33
は駆動回路１が入力直流電源Ｖｐで起動した後、絶縁し
て電力を供給する。主トランジスタ２aと２b、コンデン
サー４aと４b、Ｔ3のＬ31でハーフ・ブリッジを構成す
る。
【０００４】この構成で、Ｌ31の両端はＶｐ／２の電圧
が交互に両方向に印加される。これによる電流波形を示
すのが図７の（c）で、励磁電流が＋と−のI1の三角波
のみを示す。 Ｌ32またはＬ33に負荷があると図７の
（d）に示す負荷電流（＋−I2）が流れる。Ｌ31に流れ
る総合電流は図７の（e）に示す。励磁電流はダイオド
３aと３bにも流れる。
が交互に両方向に印加される。これによる電流波形を示
すのが図７の（c）で、励磁電流が＋と−のI1の三角波
のみを示す。 Ｌ32またはＬ33に負荷があると図７の
（d）に示す負荷電流（＋−I2）が流れる。Ｌ31に流れ
る総合電流は図７の（e）に示す。励磁電流はダイオド
３aと３bにも流れる。
【０００５】しかし、負荷電流は主トランジスタ対２a
と２bが導通した時のみ流れる。＋−I2と０の状態の矩
形波となる。この０状態（これをデッドタイムと呼ぶ）
を設けるのは主トランジスタ対２aと２bが同時通電する
と入力直流電源を短絡することになり、これを防止する
為である。従って、駆動回路１はタイミング調整を容易
にする為に出力１aと１bに分離する。副トランスもＴ1
とＴ2の二個必要となる。以上が従来技術によるＤＣ−
ＡＣコンバータの実施例である。
と２bが導通した時のみ流れる。＋−I2と０の状態の矩
形波となる。この０状態（これをデッドタイムと呼ぶ）
を設けるのは主トランジスタ対２aと２bが同時通電する
と入力直流電源を短絡することになり、これを防止する
為である。従って、駆動回路１はタイミング調整を容易
にする為に出力１aと１bに分離する。副トランスもＴ1
とＴ2の二個必要となる。以上が従来技術によるＤＣ−
ＡＣコンバータの実施例である。
【０００６】
【発明が解決しようとする課題】しかし、前述の従来技
術ではデッドタイムを設けるのに駆動回路が複雑化す
る、あるいは副トランスを二個必用とするという問題点
を有する。さらに、それによりコスト上昇を招くという
問題点も発生する。
術ではデッドタイムを設けるのに駆動回路が複雑化す
る、あるいは副トランスを二個必用とするという問題点
を有する。さらに、それによりコスト上昇を招くという
問題点も発生する。
【０００７】本発明はこの様な問題を解決するために鑑
みられたもので、その目的とするところは、主トランジ
スタ対を駆動するのに簡単な駆動回路と一個の副トラン
スを用いて二個の二次巻線との間にタイマを設けてデッ
ドタイム確保し、安価にして安全で高効率なＤＣ−ＡＣ
コンバータの提供を行なうことにある。
みられたもので、その目的とするところは、主トランジ
スタ対を駆動するのに簡単な駆動回路と一個の副トラン
スを用いて二個の二次巻線との間にタイマを設けてデッ
ドタイム確保し、安価にして安全で高効率なＤＣ−ＡＣ
コンバータの提供を行なうことにある。
【０００８】
【課題を解決する為の手段】入力直流電源に対して、主
トランジスタ対とコンデンサー対と主トランスの一次巻
線とでハーフ・ブリッジを構成してなるＤＣ−ＡＣ（直
流−交流）コンバータにおいて、所定の発振周波数を有
する駆動回路と、この駆動回路と係合して主トランジス
タ対に制御電力を与える副トランスと、この副トランス
の制御電力をトランジスタ対に遅延させて与えるタイマ
手段とよりなり、主トランスの二次巻線より交流電力を
出力するＤＣ−ＡＣコンバータで、主トランジスタ対を
同時通電させないデッドタイムを確保して安全にして無
駄電力消費のない高効率コンバータが得られるという特
徴を有する。
トランジスタ対とコンデンサー対と主トランスの一次巻
線とでハーフ・ブリッジを構成してなるＤＣ−ＡＣ（直
流−交流）コンバータにおいて、所定の発振周波数を有
する駆動回路と、この駆動回路と係合して主トランジス
タ対に制御電力を与える副トランスと、この副トランス
の制御電力をトランジスタ対に遅延させて与えるタイマ
手段とよりなり、主トランスの二次巻線より交流電力を
出力するＤＣ−ＡＣコンバータで、主トランジスタ対を
同時通電させないデッドタイムを確保して安全にして無
駄電力消費のない高効率コンバータが得られるという特
徴を有する。
【０００９】
【実施例】図１は本発明の実施例に於ける具体的な回路
構成を示す図である。以下の図で図６と同じ番号または
符号は同じ要素または同じ意味を有するもとする。
構成を示す図である。以下の図で図６と同じ番号または
符号は同じ要素または同じ意味を有するもとする。
【００１０】駆動回路１０はやはり所定の発振周波数で
発振して出力１０aに矩形波を放出する。これは、図６
の駆動回路１よりはるかに簡単である。Ｔ4は副トラン
スで、一次巻線Ｌ41は出力１０aに接続し、二次巻線Ｌ4
2とＬ43の出力（図２（a）と（b）に示す）はタイマを
介して主トランジスタ１７aと１７bのゲート電極に接続
される。点線で書いた１８aと１８b、１９aと１９b、２
０aと２０bは主トランジスタ対（Ｎ型の電界効果トラン
ジスタで示す）１７aと１７bの寄生のソース・ゲート間
容量、ダイオド、ソース・ドレイン間容量をそれぞれ表
す。ダイオド１９aと１９bは従来技術で示した図６のダ
イオド３aと３bと同じ働きをする。
発振して出力１０aに矩形波を放出する。これは、図６
の駆動回路１よりはるかに簡単である。Ｔ4は副トラン
スで、一次巻線Ｌ41は出力１０aに接続し、二次巻線Ｌ4
2とＬ43の出力（図２（a）と（b）に示す）はタイマを
介して主トランジスタ１７aと１７bのゲート電極に接続
される。点線で書いた１８aと１８b、１９aと１９b、２
０aと２０bは主トランジスタ対（Ｎ型の電界効果トラン
ジスタで示す）１７aと１７bの寄生のソース・ゲート間
容量、ダイオド、ソース・ドレイン間容量をそれぞれ表
す。ダイオド１９aと１９bは従来技術で示した図６のダ
イオド３aと３bと同じ働きをする。
【００１１】Ｌ42とＬ43の出力を遅延させるタイマは,
抵抗１３aとコンデンサー１４a、抵抗１３bとコンデン
サー１４bによる時定数（駆動周波数によるが数マイク
ロ・セコンド程度まで）でトランジスタ１１aと１１bを
遅らして導通させる。
抵抗１３aとコンデンサー１４a、抵抗１３bとコンデン
サー１４bによる時定数（駆動周波数によるが数マイク
ロ・セコンド程度まで）でトランジスタ１１aと１１bを
遅らして導通させる。
【００１２】ダイオド２２aと２２bはコンデンサー１４
aと１４bの負方向充電電圧をダイオドの飽和電圧に制限
する。トランジスタ１１aと１１bはべース電圧が閾値を
超えると導通して抵抗１５aと１５bを介してべース電流
が流れて、トランジスタ１２aと１２bも導通する。導通
電圧は抵抗１６aと１６bを介して主トランジスタ対１７
aと１７bのゲート電極に与えられて、同時通電すること
なく交互に導通する。抵抗１６aと１６bは寄生コンデン
サー１８aと１８bの急速充放電を制限するものである。
トランジスタ１７aと１７bのゲート電極の立ち下げはダ
イオド２１aと２１bで行う。
aと１４bの負方向充電電圧をダイオドの飽和電圧に制限
する。トランジスタ１１aと１１bはべース電圧が閾値を
超えると導通して抵抗１５aと１５bを介してべース電流
が流れて、トランジスタ１２aと１２bも導通する。導通
電圧は抵抗１６aと１６bを介して主トランジスタ対１７
aと１７bのゲート電極に与えられて、同時通電すること
なく交互に導通する。抵抗１６aと１６bは寄生コンデン
サー１８aと１８bの急速充放電を制限するものである。
トランジスタ１７aと１７bのゲート電極の立ち下げはダ
イオド２１aと２１bで行う。
【００１３】この結果のゲート電圧波形を示すのが、図
２（c）と（d）である。電圧レベルＥは主トランジスタ
対１７aと１７bのゲートの閾値が４ｖ程度なので、６ｖ
〜２０ｖ（耐圧以下）に選ぶ。この様に、デッドタイム
を充分とって、本発明の図１は安全に作動するのであ
る。交流出力の放出原理は、図６の従来技術と同じであ
る。
２（c）と（d）である。電圧レベルＥは主トランジスタ
対１７aと１７bのゲートの閾値が４ｖ程度なので、６ｖ
〜２０ｖ（耐圧以下）に選ぶ。この様に、デッドタイム
を充分とって、本発明の図１は安全に作動するのであ
る。交流出力の放出原理は、図６の従来技術と同じであ
る。
【００１４】又、デッドタイムを設けるのは、この間に
寄生コンデンサー２０と２０の充放電を完了させて、次
に導通する主トランジスタのソース・ドレイン間電圧を
零にしていわゆるゼロスイッチング動作にする。この動
作で主トランジスタ対のスイッチング損失を低減できる
特徴もある。更に、副トランスも一個にしたことにより
コスト低減できる特徴もある。
寄生コンデンサー２０と２０の充放電を完了させて、次
に導通する主トランジスタのソース・ドレイン間電圧を
零にしていわゆるゼロスイッチング動作にする。この動
作で主トランジスタ対のスイッチング損失を低減できる
特徴もある。更に、副トランスも一個にしたことにより
コスト低減できる特徴もある。
【００１５】尚、ゲートの寄生コンデンサー１８aと１
８bの充放電エネルギは大部分失われるが、寄生コンデ
ンサー２０aと２０bは主トランスの電磁エネルギとのや
り取りの充放電なので損失を発生させない。これで、効
率が向上する。ただし、ゲートでの損失は電圧が小さい
ので効率に余り影響を与えない。
８bの充放電エネルギは大部分失われるが、寄生コンデ
ンサー２０aと２０bは主トランスの電磁エネルギとのや
り取りの充放電なので損失を発生させない。これで、効
率が向上する。ただし、ゲートでの損失は電圧が小さい
ので効率に余り影響を与えない。
【００１６】次に本発明の他の実施例を図３で説明す
る。図３は主トランジスタ対を相補性（Ｎ型とＰ型のト
ランジスタ）に変更したもので、寄生素子と構成要素も
部分的に省略した。この場合は、副トランスＴ５の出力
巻線は一個でよい。又、時定数抵抗３３とコンデンサー
３４も一組でよい。トランジスタ３１と３２はタイマを
構成するものであるが、動作極性から変更した。
る。図３は主トランジスタ対を相補性（Ｎ型とＰ型のト
ランジスタ）に変更したもので、寄生素子と構成要素も
部分的に省略した。この場合は、副トランスＴ５の出力
巻線は一個でよい。又、時定数抵抗３３とコンデンサー
３４も一組でよい。トランジスタ３１と３２はタイマを
構成するものであるが、動作極性から変更した。
【００１７】コンデンサー３４の逆方向のクランプは、
トランジスタ１１aと３１との相方のべース・エミッタ
間飽和電圧（Ｖsbe）を利用する。コンデンサー３４の
電圧は図示はしてないが、＋−Ｖsbeの台形波になる。
トランジスタ１１aと３１との相方のべース・エミッタ
間飽和電圧（Ｖsbe）を利用する。コンデンサー３４の
電圧は図示はしてないが、＋−Ｖsbeの台形波になる。
【００１８】この台形波の傾斜部がデッドタイムに相当
する。この様に構成した図３の本発明の実施例は、図１
の実施例より簡単構成でも同等の効果を有する特徴があ
る。
する。この様に構成した図３の本発明の実施例は、図１
の実施例より簡単構成でも同等の効果を有する特徴があ
る。
【００１９】次に図４で、図１の実施例を部分変更した
本発明の更に他の実施例を説明する。図４（一方側のみ
示す）は図１とタイマ構成部は同じであるが、後縁の立
ち下げダイオド２１aを除去してトランジスタ４１に変
更したものである。
本発明の更に他の実施例を説明する。図４（一方側のみ
示す）は図１とタイマ構成部は同じであるが、後縁の立
ち下げダイオド２１aを除去してトランジスタ４１に変
更したものである。
【００２０】トランジスタ４１はＬ42が負になると抵抗
４２によりべース電流が流れ導通して、抵抗１６aを介
して主トランジスタ１７aのゲート・ソース間を短絡す
る。この場合は、トランジスタ１７aのゲート電圧は図
５の（b）と（c）の様に正側のみとなる。この様にする
と、立ち下げ特性が良好になると同時に副トランスＴ4
の一次側に影響を与えない特徴がある。
４２によりべース電流が流れ導通して、抵抗１６aを介
して主トランジスタ１７aのゲート・ソース間を短絡す
る。この場合は、トランジスタ１７aのゲート電圧は図
５の（b）と（c）の様に正側のみとなる。この様にする
と、立ち下げ特性が良好になると同時に副トランスＴ4
の一次側に影響を与えない特徴がある。
【００２１】図５（a）はＬ42の出力波形を示す。尚、
ダイオド４０はトランジスタ１２aの逆バイアスを防止
するものである。
ダイオド４０はトランジスタ１２aの逆バイアスを防止
するものである。
【００２２】以上が本発明の実施例の説明であるが、主
トランジスタ対を電界型のトランジスタで示したがバイ
ポーラ型のトランジスタでも構わない。更には、細部に
ついての変形は種種考えられることを付記しておく。
トランジスタ対を電界型のトランジスタで示したがバイ
ポーラ型のトランジスタでも構わない。更には、細部に
ついての変形は種種考えられることを付記しておく。
【００２３】
【発明の効果】以上で述べた本発明によれば、駆動回路
からの駆動信号を一個の副トランスを用いて主トランジ
スタ対を駆動するのに、簡単なタイマを設けることによ
り、デッドタイムを確保でき、また、スイッチング損失
の低減が図れた。さらに、構成要素の簡略化によるコス
ト低減も可能となった。
からの駆動信号を一個の副トランスを用いて主トランジ
スタ対を駆動するのに、簡単なタイマを設けることによ
り、デッドタイムを確保でき、また、スイッチング損失
の低減が図れた。さらに、構成要素の簡略化によるコス
ト低減も可能となった。
【図１】本発明の実施例に於ける具体的な回路構成を示
す図。
す図。
【図２】図１の各部の動作波形を示す図。
【図３】本発明の他の実施例を示す図。
【図４】本発明の更に他の実施例を示す図。
【図５】図４の動作波形を示す図。
【図６】従来技術による実施例を示す図。
【図７】図６の各部の動作波形を示す図。
２a,２b,１７a,１７b,１１a,１１b,１２a,１２b,２２a,
２２b,３０,３１,３２,４１…トランジスタ ３a,３b,１９a,１９b,２１a,２１b,４０…ダイオド ４a,４b,１４a,１４b,１８a,１８b,２０a,２０b,３４…
コンデンサー Ｔ1,Ｔ2,Ｔ3,Ｔ4,Ｔ5…トランス １３a,１３b,１５a,１５b,１６a,１６b,３３,４２…抵
抗 Ｖp…入力直流電源端子または電圧 ＧＮＤ1…入力直流電源端子または一次側の接地 Ｌ11,Ｌ21,Ｌ12,Ｌ22,Ｌ31,Ｌ32,Ｌ33,Ｌ41,Ｌ42,Ｌ43
…トランスの巻線
２２b,３０,３１,３２,４１…トランジスタ ３a,３b,１９a,１９b,２１a,２１b,４０…ダイオド ４a,４b,１４a,１４b,１８a,１８b,２０a,２０b,３４…
コンデンサー Ｔ1,Ｔ2,Ｔ3,Ｔ4,Ｔ5…トランス １３a,１３b,１５a,１５b,１６a,１６b,３３,４２…抵
抗 Ｖp…入力直流電源端子または電圧 ＧＮＤ1…入力直流電源端子または一次側の接地 Ｌ11,Ｌ21,Ｌ12,Ｌ22,Ｌ31,Ｌ32,Ｌ33,Ｌ41,Ｌ42,Ｌ43
…トランスの巻線
Claims (1)
- 【請求項１】 入力直流電源に対して、主トランジスタ
対とコンデンサー対と主トランスの一次巻線とでハーフ
・ブリッジを構成してなるＤＣ−ＡＣ（直流−交流）コ
ンバータにおいて、所定の発振周波数を有する駆動回路
と、この駆動回路と係合して前記主トランジスタ対に制
御電力を与える副トランスと、この副トランスの制御電
力を前記主トランジスタ対に遅延させて与えるタイマ手
段とよりなり、前記主トランスの二次巻線より交流電力
を出力することを特徴とするＤＣ−ＡＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180010A JPH0622560A (ja) | 1992-07-07 | 1992-07-07 | Ｄｃ−ａｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180010A JPH0622560A (ja) | 1992-07-07 | 1992-07-07 | Ｄｃ−ａｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0622560A true JPH0622560A (ja) | 1994-01-28 |
Family
ID=16075880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4180010A Pending JPH0622560A (ja) | 1992-07-07 | 1992-07-07 | Ｄｃ−ａｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622560A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020008719A (ko) * | 2000-07-25 | 2002-01-31 | 이형도 | 컨버터의 구동회로 |
| US7064588B2 (en) * | 2004-10-07 | 2006-06-20 | Lien Chang Eletronic Enterprise Co., Ltd. | Half-bridge inverter of dual N-MOS with a push/pull control chip |
| JP2007060850A (ja) * | 2005-08-26 | 2007-03-08 | Toa Corp | 直流−交流変換装置 |
| WO2013046420A1 (ja) * | 2011-09-30 | 2013-04-04 | 株式会社日立製作所 | 半導体駆動回路およびそれを用いた電力変換装置 |
| JP2017103879A (ja) * | 2015-11-30 | 2017-06-08 | 株式会社Ihi | 電力変換装置 |
| JP2025542054A (ja) * | 2023-11-23 | 2025-12-25 | 深▲セン▼市恒運昌真空技術股▲フン▼有限公司 | 高周波電源のプッシュプル式並列駆動出力システム |
| JP2025542053A (ja) * | 2023-11-23 | 2025-12-25 | 深▲セン▼市恒運昌真空技術股▲フン▼有限公司 | プッシュプル式分離型インバータ駆動回路 |
-
1992
- 1992-07-07 JP JP4180010A patent/JPH0622560A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020008719A (ko) * | 2000-07-25 | 2002-01-31 | 이형도 | 컨버터의 구동회로 |
| US7064588B2 (en) * | 2004-10-07 | 2006-06-20 | Lien Chang Eletronic Enterprise Co., Ltd. | Half-bridge inverter of dual N-MOS with a push/pull control chip |
| JP2007060850A (ja) * | 2005-08-26 | 2007-03-08 | Toa Corp | 直流−交流変換装置 |
| WO2013046420A1 (ja) * | 2011-09-30 | 2013-04-04 | 株式会社日立製作所 | 半導体駆動回路およびそれを用いた電力変換装置 |
| JP5629386B2 (ja) * | 2011-09-30 | 2014-11-19 | 株式会社日立製作所 | 半導体駆動回路およびそれを用いた電力変換装置 |
| US8928363B2 (en) | 2011-09-30 | 2015-01-06 | Hitachi, Ltd. | Semiconductor drive circuit and power conversion apparatus using same |
| JP2017103879A (ja) * | 2015-11-30 | 2017-06-08 | 株式会社Ihi | 電力変換装置 |
| JP2025542054A (ja) * | 2023-11-23 | 2025-12-25 | 深▲セン▼市恒運昌真空技術股▲フン▼有限公司 | 高周波電源のプッシュプル式並列駆動出力システム |
| JP2025542053A (ja) * | 2023-11-23 | 2025-12-25 | 深▲セン▼市恒運昌真空技術股▲フン▼有限公司 | プッシュプル式分離型インバータ駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5995385A (en) | RCC-type switching power supply | |
| JPH08111635A (ja) | 半導体スイッチの制御回路 | |
| JPH08182321A (ja) | 導通形コンバータ | |
| JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
| JP2513381B2 (ja) | 電源回路 | |
| JPH0785663B2 (ja) | 誘導性要素を含む負荷に給電するための逆変換装置 | |
| JPH0379957B2 (ja) | ||
| JPH1169803A (ja) | スイッチング電源 | |
| JP3259128B2 (ja) | 同期整流回路 | |
| JPH11187653A (ja) | 同期整流回路およびこの同期整流回路を用いたｄｃ−ｄｃコンバータ | |
| JP3063823B2 (ja) | 電源回路 | |
| JP3198831B2 (ja) | スイッチング電源装置 | |
| JP4123508B2 (ja) | スイッチング電源装置 | |
| JP2002136122A (ja) | スイッチング電源装置 | |
| JPH10225114A (ja) | 同期整流回路 | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 | |
| JP3306542B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
| JPH1169777A (ja) | 電源装置 | |
| JPH09205770A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3169873B2 (ja) | 電源装置 | |
| JP3623765B2 (ja) | スイッチングコンバータ | |
| JPS644312Y2 (ja) | ||
| JPH0638549A (ja) | 電源用ｄｃ−ａｃコンバータ | |
| JP4122496B2 (ja) | 可飽和インダクタを利用した同期整流回路 | |
| JP2797599B2 (ja) | スイッチング電源装置 |