JPH11195873A - 多層セラミック基板およびその製造方法 - Google Patents

多層セラミック基板およびその製造方法

Info

Publication number
JPH11195873A
JPH11195873A JP10000584A JP58498A JPH11195873A JP H11195873 A JPH11195873 A JP H11195873A JP 10000584 A JP10000584 A JP 10000584A JP 58498 A JP58498 A JP 58498A JP H11195873 A JPH11195873 A JP H11195873A
Authority
JP
Japan
Prior art keywords
ceramic
ceramic substrate
multilayer ceramic
substrate according
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10000584A
Other languages
English (en)
Other versions
JP3322199B2 (ja
Inventor
Hirobumi Sunahara
博文 砂原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP00058498A priority Critical patent/JP3322199B2/ja
Priority to US09/221,466 priority patent/US6153290A/en
Priority to EP98124881A priority patent/EP0929207B1/en
Priority to DE69835659T priority patent/DE69835659T2/de
Priority to KR1019990000097A priority patent/KR100352780B1/ko
Publication of JPH11195873A publication Critical patent/JPH11195873A/ja
Application granted granted Critical
Publication of JP3322199B2 publication Critical patent/JP3322199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/501—Inductive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 安定した特性をもって、高精度のコンデンサ
やインダクタのような受動部品を内蔵する高密度の多層
セラミック基板を製造できるようにする。 【解決手段】 受動部品となるべき生のセラミック機能
材料を含む成形体ブロック１０ｇ，１１ｇを用意し、セ
ラミック絶縁材料を含む積層された複数のセラミックグ
リーンシート２ｇ〜８ｇを有し、内部に空間２９，３４
が予め設けられ、空間２９，３４に成形体ブロック１０
ｇ，１１ｇが嵌め込まれ、空間２９，３４の内壁面と成
形体ブロック１０ｇ，１１ｇとの間に焼成により膨張を
伴う酸化反応を生じる金属を含むペースト５０ｇが付与
されている、生の複合積層体１ｇを用意し、焼成温度で
は焼結しない生のセラミックからなるシート状支持体４
８，４９で複合積層体１ｇを挟んだ状態として収縮を抑
えながら複合積層体１ｇを焼成した後、未焼結のシート
状支持体４８，４９を除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、多層セラミック
基板およびその製造方法に関するもので、特に、たとえ
ばコンデンサ、インダクタ等の受動部品を内蔵した多層
セラミック基板およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】電子機器の小型化に伴い、電子回路を構
成する各種電子部品を実装した、セラミック絶縁体から
なるセラミック基板が汎用されている。また、近年で
は、実装密度をさらに高め、高周波化に対応するため、
表面にＡｇ、Ａｇ−Ｐｄ合金、Ｃｕ、Ａｕ等の低抵抗導
電材料を含有するペーストで回路パターンを形成した低
誘電率の絶縁体セラミックシートを複数枚積層し、これ
を焼成して一体化した多層セラミック基板が開発されて
いる。
【０００３】今後さらなる高密度化のためには、低誘電
率材料を基板において用いながら、これに受動部品を２
次元または３次元的に内蔵した構造を採用するのが有利
である。特に、受動部品の３次元的内蔵構造は、２次元
的内蔵構造に比べ、実装密度が高められ、回路設計の自
由度および電気特性の点で有利である。このような受動
部品の内蔵化のためには、基板材料と、これとは異種材
料である受動部品材料（基板材料とは誘電率の異なるコ
ンデンサ用材料、インダクタ用材料、抵抗用材料、等）
とを組み合わせた、いわゆる異種材料接合基板が必要に
なってくる。
【０００４】上述したような受動部品の３次元的内蔵構
造を得るため、従来、次のような方法が採用されてい
る。第１は、いわゆる厚膜法によるもので、基板用グリ
ーンシートに誘電体ペースト等を厚膜形成技術により印
刷した後、各グリーンシートを積層し圧着し、次いで焼
成することにより、多層セラミック基板内部に部分的に
コンデンサ等を内蔵する方法である。しかし、この方法
には、次のような問題がある。 ペーストの膜厚のばらつきや印刷の位置ずれが比較
的大きいため、コンデンサの容量等の特性のばらつきも
比較的大きい。 圧着や焼成工程で、ペーストの変形が起こるため、
このことも容量等の特性のばらつきの原因となる。 印刷および積層を繰り返すに従って、印刷部の平面
性がより悪くなり、積層数を増やすことが困難であるた
め、コンデンサにあっては容量を大きくすることが難し
い。
【０００５】第２は、たとえば特開昭６１−２８８４９
８号公報に記載されるように、予め焼結されたチップ型
のセラミック受動部品を、基板用の複数のセラミックグ
リーンシートからなる積層体内部に組み込む方法であ
り、この方法によれば、上述の第１の方法における問題
を改善できるが、セラミックグリーンシートのＸ、Ｙ、
Ｚ方向の収縮挙動を厳しく制御する必要があり、基板用
セラミックグリーンシートとして使用できる材料がかな
り限定される欠点があると同時に、次のような問題があ
る。 基板に設けられた空間内にチップ型受動部品を受け
入れている状態において、空間の、基板の積層方向に延
びる内壁面とチップ型受動部品との間に、隙間が不所望
にも形成されやすく、基板表面が凹状に窪んでしまうこ
とがある。特に、基板にガラスを含有する材料を使用し
たとき、この現象が顕著であり、ひどいときには、基板
表面や基板における受動部品との界面に積層方向に延び
るクラックが入ってしまうことがある。 基板の平坦性が悪くなりやすい。 寸法精度を高くすることが困難である。 微細配線を設けるのが難しい。
【０００６】なお、多層回路基板の高密度配線を可能と
する方法として、低温焼成可能な複数の基板用グリーン
シートからなる基板用積層体の上下両面に、この基板用
積層体の焼成温度では収縮しないダミーグリーンシート
を圧着した後、これらを比較的低温で焼成し、後者のダ
ミーグリーンシートに由来する未焼結層を焼成後におい
て剥離除去する方法（たとえば特開平４−２４３９７８
号公報参照）や、この方法において焼成時に基板用積層
体の上下方向から加圧することをさらに行なう方法（た
とえば特表平５−５０３４９８号公報参照）がある。
【０００７】これらの方法では、基板面方向すなわちＸ
−Ｙ方向には収縮が生じにくいため、得られた基板の寸
法精度を高くできる。そのため、高密度の配線を施して
も断線するという問題が生じにくい利点がある。しか
し、これらの方法は、受動部品を基板内に内蔵させるも
のではない。再び、受動部品を内蔵した多層回路基板を
製造するための第３の方法として、たとえば特開平９−
９２９８３号公報には、上述の基板のＸ−Ｙ方向の収縮
を生じさせない方法とシートまたは厚膜の形で多層回路
基板内部に部分的にコンデンサを内蔵する方法とを組み
合わせた方法が開示されている。この方法は、受動部品
を内蔵した高密度配線の多層回路基板を製造するのに適
している。
【０００８】この第３の方法において、シートで誘電体
部を形成する場合には、基板と同面積の誘電体層を設け
ることになるため、誘電体層が基板端面に露出する状態
になる。このため、誘電体層は、水分が浸透しないよう
に緻密であることが必要であるが、焼成時に基板の上下
方向から加圧することで、誘電体層は十分緻密化するこ
とを可能にしている。しかし、誘電体層の形状が制約さ
れることから、 誘電体が基板内部に層状に配置されるため、設計の
自由度が低い、 信号のクロストーク等の問題が発生しやすい、 等の問題に遭遇する。
【０００９】他方、この第３の方法において、厚膜で誘
電体部を形成する場合、誘電体部を形成する領域に対応
するように、基板用シートに凹部を設けておき、そこに
誘電体ペーストを充填するという工程を採用することも
ある。この場合、前述した第１の方法である厚膜法にお
いて遭遇した問題のうち、厚膜の位置ずれや基板シート
圧着時の誘電体ペーストの変形等により生じ得る特性の
ばらつきの問題は改善されるが、ペーストの膜厚のばら
つきについては、小さくなるものの、依然として残り、
なお不十分である。また、誘電体部を積層構造とするこ
とは難しいため、大容量を得にくいという問題も残る。
【００１０】
【発明が解決しようとする課題】そこで、この発明の目
的は、上述した種々の問題を解決しようとすることであ
って、受動部品を内蔵するとともに、多機能化、高密度
化、高精度化が可能な多層セラミック基板の製造方法お
よびこの製造方法によって得られた多層セラミック基板
を提供しようとすることである。
【００１１】
【課題を解決するための手段】この発明は、まず、セラ
ミック絶縁材料からなる積層された複数のセラミック層
および配線導体を有する積層体と、配線導体によって配
線された状態で積層体に内蔵された受動部品とを備え
る、多層セラミック基板に向けられ、上述した技術的課
題を解決するため、上述の受動部品は、積層体の内部に
設けられた空間に嵌め込まれた、当該受動部品となるべ
き生のセラミック機能材料を含む成形体ブロックが、積
層体の焼成と同時に一体焼結されたものであり、また、
上述の空間の、少なくとも積層体の積層方向に延びる内
壁面と受動部品との間に、介在層が形成され、この介在
層は、焼成することによって膨張を伴う酸化反応を生じ
る金属または当該金属と無機化合物とを含む混合物が、
積層体の焼成工程において焼成されて得られたものから
なることを特徴としている。
【００１２】また、前記介在層は、前記積層体の積層方
向に対して垂直に延びる内壁面、または当該内壁面およ
びその延長面上にも形成されることが好ましい。この発
明は、また、セラミック絶縁材料からなる積層された複
数のセラミック層および配線導体を有する積層体と、配
線導体によって配線された状態で積層体に内蔵された受
動部品とを備える、多層セラミック基板を製造する方法
にも向けられ、上述した技術的課題を解決するため、受
動部品となるべき生のセラミック機能材料を含む成形体
ブロックを用意する工程と、成形体ブロックに含まれる
セラミック機能材料とは異なるセラミック絶縁材料を含
む積層された複数のセラミックグリーンシートおよび配
線導体を有し、内部に空間が予め設けられ、当該空間に
成形体ブロックが嵌め込まれ、この空間の、少なくとも
積層体の積層方向に延びる内壁面と成形体ブロックとの
間に、焼成することによって膨張を伴う酸化反応を生じ
る金属を含むペーストまたは当該金属と無機化合物とを
含むペーストが付与されている、生の複合積層体を用意
する工程と、この生の複合積層体の積層方向における両
端に位置する各主面上に、生の複合積層体の焼成温度で
は焼結しない生のセラミックからなるシート状支持体を
配置する工程と、これらシート状支持体で挟んだ状態で
生の複合積層体を焼成する工程と、次いで、未焼結のシ
ート状支持体を除去する工程とを備えることを特徴とし
ている。
【００１３】また、上述のように用意された生の複合積
層体において、前記空間の、前記積層体の積層方向に対
して垂直に延びる内壁面と前記成形体ブロックとの間、
または当該内壁面およびその延長面上にも、焼成するこ
とによって膨張を伴う酸化反応を生じる金属を含むペー
ストまたは当該金属と無機化合物とを含むペーストが付
与されていることが好ましい。
【００１４】上述した生の複合積層体の焼成工程におい
て、シート状支持体を介して、生の複合積層体に対して
積層方向に向く荷重をかけておくことが好ましい。ま
た、この生の複合積層体の焼成工程が、１０００℃以下
の温度で実施されることが好ましい。上述のように、複
合積層体が１０００℃以下の温度で焼成されるときに
は、シート状支持体は、たとえばアルミナまたはジルコ
ニアを含んで構成すればよい。
【００１５】この発明において、介在層を形成するため
に用いられる金属は、Ａｌ、Ｓｉ、Ｔｉ、Ｆｅ、Ｃｕ、
Ｍｏ、Ｗ、ＣｒおよびＺｎからなる群から選ばれた少な
くとも１種とすることが好ましい。また、この発明にお
いて、介在層を形成するために用いられる金属と無機化
合物とを含む混合物またはペースト中の無機化合物は、
セラミック、ガラス、またはセラミックとガラスとの混
合物を含むことが好ましい。
【００１６】また、上述の金属／無機化合物の重量比
は、１００／０ないし５／９５の範囲内に選ばれること
が好ましい。また、この発明に係る多層セラミック基板
およびその製造方法において有利に適用される受動部品
は、たとえばコンデンサまたはインダクタである。な
お、この発明において、内蔵される受動部品とは、コン
デンサやインダクタ等の単体に限定されるものではな
く、これら単体の複合体、たとえばコンデンサ、インダ
クタを組み合わせたＬＣ複合部品等を含むものである。
【００１７】また、成形体ブロックとしては、多層の内
部導体を形成する積層構造を有するものが有利に適用さ
れる。また、成形体ブロックに含まれるセラミック機能
材料は、結晶化ガラス、またはガラスとセラミックとの
混合物を含むことが好ましい。また、複合積層体に備え
るセラミックグリーンシートに含まれるセラミック絶縁
材料は、ガラス、またはガラスとセラミックとの混合物
を含み、ガラス／セラミックの重量比は、１００／０な
いし５／９５の範囲内に選ばれることが好ましい。
【００１８】また、配線導体または内部導体は、Ａｇ、
Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、Ｐｄ、
Ｐｔ、Ｗ、Ｍｏ、およびＣｕからなる群から選ばれた少
なくとも１種を主成分とすることが好ましい。
【００１９】
【発明の実施の形態】図１は、この発明の一実施形態に
よる多層セラミック基板１を図解的に示す断面図であ
る。図２は、図１に示した多層セラミック基板１が与え
る等価回路図である。図１に示すように、多層セラミッ
ク基板１は、セラミック絶縁材料からなる積層された複
数のセラミック層２、３、４、５、６、７および８を有
する積層体９を備えている。積層体９の内部には、受動
部品としてのコンデンサ１０、インダクタ１１および抵
抗１２が内蔵されている。また、積層体９は、これらコ
ンデンサ１０、インダクタ１１および抵抗１２を配線す
るための配線導体１３、１４、１５、１６、１７および
１８を内部に備え、また、外表面上に外部端子導体１９
ａおよび１９ｂを備えている。このようにして、多層セ
ラミック基板１は、図２に示すような回路を構成する。
【００２０】このような構成の多層セラミック基板１
は、次のように製造される。図３は、図１に示した多層
セラミック基板１の製造方法を説明するための断面図で
ある。図４は、図３に示した要素の一部を得るための方
法を説明するための断面図である。上述したコンデンサ
１０となるべき生のセラミック機能材料を含むコンデン
サ用成形体ブロック１０ｇおよびインダクタ１１となる
べき生のセラミック機能材料を含むインダクタ用成形体
ブロック１１ｇがそれぞれ用意される。
【００２１】コンデンサ用成形体ブロック１０ｇは、セ
ラミック機能材料としてセラミック誘電体を含み、この
ようなセラミック誘電体を含む生の誘電体シート２０を
介して多層の内部導体２１が形成された積層構造を有し
ている。成形体ブロック１０ｇの対向する端面には、端
子電極２２および２３がそれぞれ形成されている。内部
導体２１は、周知の積層セラミックコンデンサにおける
内部電極と同様、一方の端子電極２２に接続されるもの
と他方の端子電極２３に接続されるものとが交互に配置
されている。
【００２２】インダクタ用成形体ブロック１１ｇは、セ
ラミック機能材料としてセラミック磁性体を含み、この
ようなセラミック磁性体を含む生の磁性体シート２４を
介して多層の内部導体２５が形成された積層構造を有し
ている。成形体ブロック１１ｇの対向する端面には、端
子電極２６および２７がそれぞれ形成されている。多層
の内部導体２５の各々は、たとえば各磁性体シート２４
を貫通する貫通導体２８によって接続されながら、全体
としてコイル状に延びる導電経路を構成している。
【００２３】これら成形体ブロック１０ｇおよび１１ｇ
は、好ましくは、１０００℃以下の温度で焼成可能なよ
うに構成される。そのため、まず、誘電体シート２０お
よび磁性体シート２４にそれぞれ含まれるセラミック機
能材料、すなわちセラミック誘電体およびセラミック磁
性体としては、たとえば、結晶化ガラス、またはガラス
とセラミックとの混合物が有利に用いられる。より具体
的には、誘電体シート２０としては、チタン酸バリウム
にホウ珪酸系のガラスを少量混ぜた粉末と有機ビヒクル
とを混合して得られたセラミックスラリーをドクターブ
レード法によってシート状に成形したものを用いること
ができる。他方、磁性体シート２４としては、ニッケル
亜鉛フェライトにホウ珪酸系のガラスを少量混ぜた粉末
と有機ビヒクルとを混合して得られたセラミックスラリ
ーをドクターブレード法によってシート状に成形したも
のを用いることができる。
【００２４】また、内部導体２１、端子電極２２および
２３、内部導体２５、端子電極２６および２７、ならび
に貫通導体２８を形成するための導体としては、たとえ
ば、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎ
ｉ、Ｐｄ、Ｐｔ、Ｗ、Ｍｏ、およびＣｕからなる群から
選ばれた少なくとも１種を主成分とする導電性ペースト
が有利に用いられる。
【００２５】内部導体２１および２５は、それぞれ、誘
電体シート２０および磁性体シート２４の各上に上述の
導電性ペーストをスクリーン印刷によって所定のパター
ンをもって付与することによって形成されることができ
る。成形体ブロック１０ｇおよび１１ｇを得るため、上
述したように、内部導体２１が形成された所定数の誘電
体シート２０および内部導体２５が形成された所定数の
磁性体シート２４をそれぞれ積層した後、圧着工程に付
されることが好ましく、この圧着工程では、たとえば、
水圧プレスで２００ｋｇ／ｃｍ2 の圧力が付与される。
【００２６】他方、前述したセラミック層２〜８の各々
となるべきセラミック絶縁材料を含むセラミックグリー
ンシート２ｇ、３ｇ、４ｇ、５ｇ、６ｇ、７ｇおよび８
ｇが用意される。これらセラミックグリーンシート２ｇ
〜８ｇに含まれるセラミック絶縁材料は、上述した成形
体ブロック１０ｇまたは１１ｇに含まれるセラミック機
能材料とは異なっている。
【００２７】これらセラミックグリーンシート２ｇ〜８
ｇには、それぞれ、上述したコンデンサ用成形体ブロッ
ク１０ｇおよびインダクタ用成形体ブロック１１ｇを設
けるための、また、前述した抵抗１２、配線導体１３〜
１８、ならびに外部端子導体１９ａおよび１９ｂを設け
るための加工または処置が予め施されている。より詳細
には、コンデンサ用成形体ブロック１０ｇを内蔵させる
ための空間２９となるべき一連の貫通孔３０、３１、３
２および３３、ならびにインダクタ用成形体ブロック１
１ｇを内蔵させるための空間３４となるべき一連の貫通
孔３５、３６、３７および３８が、それぞれ、セラミッ
クグリーンシート４ｇ、５ｇ、６ｇおよび７ｇに予め設
けられている。
【００２８】また、配線導体１３を設けるための一連の
貫通孔３９、４０、４１、４２、４３および４４が、そ
れぞれ、セラミックグリーンシート２ｇ、３ｇ、４ｇ、
５ｇ、６ｇおよび７ｇに予め設けられている。また、配
線導体１５を設けるための貫通孔４５がセラミックグリ
ーンシート３ｇに予め設けられている。また、配線導体
１８を設けるための一連の貫通孔４６および４７が、そ
れぞれ、セラミックグリーンシート２ｇおよび３ｇに予
め設けられている。そして、これらの貫通孔３９〜４７
内には、配線導体１３、１５および１８となるべき導電
性ペーストが付与される。
【００２９】また、セラミックグリーンシート２ｇに
は、外部端子導体１９ａおよび１９ｂとなるべき各導電
性ペーストが、貫通孔３９および４６内の各導電性ペー
ストにそれぞれ接続されるようにスクリーン印刷等によ
り付与される。また、セラミックグリーンシート３ｇに
は、配線導体１６および１７となるべき各導電性ペース
トが、貫通孔４５および４７内の各導電性ペーストにそ
れぞれ接続されるようにスクリーン印刷等により付与さ
れる。また、抵抗１２となるべき厚膜抵抗体が、配線導
体１６および１７となるべき各導電性ペースト間を連結
するように付与される。厚膜抵抗体を形成するための抵
抗体ペーストとしては、たとえば、酸化ルテニウムにホ
ウ珪酸系ガラスを少量混ぜた粉末と有機ビヒクルとを混
合したものが有利に用いられる。
【００３０】また、セラミックグリーンシート８ｇに
は、配線導体１４となるべき導電性ペーストが、セラミ
ックグリーンシート２ｇ〜８ｇが積層されたとき、貫通
孔４４内の導電性ペーストに接続され、かつ空間２９お
よび３４内に向かって露出するように、すなわち成形体
ブロック１０ｇおよび１１ｇの端子電極２３および２７
に接続されるように、スクリーン印刷等により付与され
る。
【００３１】上述した配線導体１３〜１８ならびに外部
端子導体１９ａおよび１９ｂを与える導電性ペーストと
しては、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａ
ｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｗ、Ｍｏ、およびＣｕからなる
群から選ばれた少なくとも１種を主成分とするものが有
利に用いられる。このようなセラミックグリーンシート
２ｇ〜８ｇに含まれるセラミック絶縁材料としては、好
ましくは、１０００℃以下の温度で焼成可能なものが用
いられ、たとえば、ガラス、またはガラスとセラミック
との混合物が用いられる。この場合、ガラス／セラミッ
クの重量比は、１００／０ないし５／９５の範囲内に選
ばれる。ガラス／セラミックの重量比が５／９５より小
さいと、焼成可能な温度が１０００℃より高くなるため
である。焼成可能な温度が高くなると、前述した配線導
体１３〜１８等の材料の選択幅が狭くなるので好ましく
ない。
【００３２】より具体的には、セラミックグリーンシー
ト２ｇ〜８ｇとしては、ホウ珪酸系のガラス粉末とアル
ミナ粉末と有機ビヒクルとを混合して得られたセラミッ
クスラリーをドクターブレード法によってシート状に成
形したものを用いることができる。このような材料系の
セラミックグリーンシート２ｇ〜８ｇは、８００〜１０
００℃程度の比較的低温で焼成することができる。
【００３３】以上のようにして得られた成形体ブロック
１０ｇおよび１１ｇならびにセラミックグリーンシート
２ｇ〜８ｇを用いて、焼成されたときに多層セラミック
基板１となる生の複合積層体１ｇが以下のように製造さ
れる。まず、セラミックグリーンシート４ｇ〜７ｇが、
図４に示すように、予め積層される。
【００３４】他方、焼成することによって膨張を伴う酸
化反応を生じる金属を含むか、あるいは、このような金
属と無機化合物とを含むペースト５０ｇが用意される。
ペースト５０ｇに付与されるペースト状の形態は、上述
した金属の粉末、あるいは、金属および無機化合物の各
粉末を、周知のように、有機ビヒクルによって混練する
ことによって得られる。このペースト５０ｇに含まれる
金属としては、Ａｌ、Ｓｉ、Ｔｉ、Ｆｅ、Ｃｕ、Ｍｏ、
Ｗ、ＣｒおよびＺｎからなる群から選ばれた少なくとも
１種が有利に用いられる。また、上述の無機化合物とし
ては、セラミック、ガラス、またはセラミックとガラス
との混合物が有利に用いられる。より具体的には、Ｂｉ
2 Ｏ3 、ＣｕＯ、ＳｉＯ2 、ＴｉＯ2 、ＣａＯ、または
ＢａＯ等が、無機化合物として用いられ得る。また、こ
れら金属／無機化合物の重量比は、１００／０ないし５
／９５の範囲内に選ばれることが好ましい。金属／無機
化合物の重量比が５／９５未満になると、焼成によって
酸化される金属の膨張による効果をそれほど期待できな
いからである。
【００３５】上述のペースト５０ｇは、図４に示すよう
に、積層されたセラミックグリーンシート４ｇ〜７ｇに
設けられている空間２９および３４の内壁面上に付与さ
れるとともに、成形体ブロック１０ｇおよび１１ｇの外
表面上であって、空間２９および３４の内壁面に対向す
る外壁面上に付与される。次いで、図３に示すように、
空間２９および３４に、それぞれ、成形体ブロック１０
ｇおよび１１ｇが嵌め込まれる。これによって、ペース
ト５０ｇは、空間２９および３４の各々の、セラミック
グリーンシート４ｇ〜７ｇの積層方向に延びる内壁面と
成形体ブロック１０ｇおよび１１ｇの各々との間に位置
される。なお、このようなペースト５０ｇの付与状態を
得るため、空間２９および３４の各内壁面および成形体
ブロック１０ｇおよび１１ｇの各外壁面の双方にペース
ト５０ｇを予め付与しておくのではなく、いずれか一方
にのみ付与しておいてもよい。
【００３６】上述のように、空間２９および３４に成形
体ブロック１０ｇおよび１１ｇが嵌め込まれたとき、端
子電極２２、２３、２６および２７は、空間２９または
３４の各々の開口から露出している。次いで、たとえば
５００ｋｇ／ｃｍ2 の水圧プレスを用いての圧着工程が
実施され、セラミックグリーンシート４ｇ〜７ｇが圧着
される。これによって、セラミックグリーンシート４ｇ
〜７ｇ間の密着性が高められるとともに、成形体ブロッ
ク１０ｇおよび１１ｇとペースト５０ｇと空間２９およ
び３４の内壁面との各間の密着性が高められる。
【００３７】次いで、上述したセラミックグリーンシー
ト４ｇ〜７ｇの上下に、セラミックグリーンシート２ｇ
および３ｇならびに８ｇがそれぞれ積層され、これによ
って、生の複合積層体１ｇが得られる。この複合積層体
１ｇの状態において、貫通孔３９〜４４内の導電性ペー
ストは、一連の配線導体１３を形成するとともに、配線
導体１４に接続され、また、貫通孔４５内の導電性ペー
ストは、成形体ブロック１０ｇの端子電極２２に接続さ
れ、貫通孔４６および４７内の導電性ペーストは、一連
の配線導体１８を形成するとともに、成形体ブロック１
１ｇの端子電極２６に接続される。また、成形体ブロッ
ク１０ｇおよび１１ｇの端子電極２３および２７は、配
線導体１４に接続される。
【００３８】なお、上述したように、セラミックグリー
ンシート４ｇ〜７ｇの上下にセラミックグリーンシート
２ｇおよび３ｇならびに８ｇを積層する前に、ペースト
５０ｇを、成形体ブロック１０ｇおよび１１ｇの、空間
２９および３４の各々の開口から露出している面上にさ
らに付与しても、あるいは、セラミックグリーンシート
３ｇおよび４ｇ間ならびにセラミックグリーンシート７
ｇおよび８ｇ間の界面上にさらに付与してもよい。ただ
し、このようなペースト５０ｇの付与は、言うまでもな
く、前述した電気的接続を阻害しないような態様で行な
われなければならないので、図３に図示したような配線
を実現しなければならない場合には、あまり適当とは言
えないが、配線の態様によっては、十分に適用できる場
合もあり得る。
【００３９】他方、生の複合積層体１ｇの焼成温度では
焼結しない生のセラミックからなるシート状支持体４８
および４９がさらに用意される。前述したように、成形
体ブロック１０ｇおよび１１ｇならびにセラミックグリ
ーンシート２ｇ〜８ｇがともに１０００℃以下の温度で
焼成可能であるならば、これらを複合した生の複合積層
体１ｇが１０００℃以下の温度で焼成可能であるという
ことであるので、シート状支持体４８および４９の材料
は、１０００℃では焼結しないものであればよい。シー
ト状支持体４８および４９として、たとえば、アルミナ
またはジルコニア等のセラミック粉末と有機ビヒクルと
を混合して得られたセラミックスラリーをドクターブレ
ード等によってシート状に成形されたものが有利に用い
られる。
【００４０】このようなシート状支持体４８および４９
は、生の複合積層体１ｇの積層方向における両端に位置
する各主面、すなわち上下の主面上に配置される。そし
て、生の複合積層体１ｇは、シート状支持体４８および
４９とともに、圧着される。この圧着には、たとえば１
０００ｋｇ／ｃｍ2 の圧力の水圧プレスが適用される。
【００４１】次いで、生の複合積層体１ｇは、シート状
支持体４８および４９で挟まれた状態で、たとえば、空
気中、９００℃の温度で焼成される。この焼成工程にお
いて、シート状支持体４８および４９を介して、生の複
合積層体１ｇに対して積層方向の荷重をかけておくこと
が好ましい。この焼成によって、成形体ブロック１０ｇ
および１１ｇが焼成され、それぞれ、焼結状態のコンデ
ンサ１０およびインダクタ１１となるとともに、セラミ
ックグリーンシート２ｇ〜８ｇが焼成され、焼結状態の
複数のセラミック層２〜８を有する積層体９となり、ま
た、ペースト５０ｇが焼成され、焼結状態の介在層５０
となり、それゆえ、全体として焼結状態にある多層セラ
ミック基板１が得られる。
【００４２】このような焼成工程を終えても、シート状
支持体４８および４９は未焼結であるので、容易に剥離
除去することができ、冷却後において、シート状支持体
４８および４９が除去され、それによって、所望の多層
セラミック基板１を取り出すことができる。上述のシー
ト状支持体４８および４９は、焼成工程において、焼結
しないので、実質的な収縮も生じない。したがって、こ
れらシート状支持体４８および４９に挟まれた複合積層
体１ｇの焼成時のＸ−Ｙ方向すなわちセラミックグリー
ンシート２ｇ〜８ｇの主面方向の収縮は有利に抑制され
ることができる。そのため、多層セラミック基板１の寸
法精度をより高くすることができ、たとえば配線導体１
３〜１８をもって微細で高密度な配線を施しても断線す
るなどの問題をより生じにくくすることができる。実験
によれば、コンデンサ１０、インダクタ１１および抵抗
１２は、それぞれ、設計どおりの特性を示すことが確認
されている。
【００４３】また、上述のように、Ｘ−Ｙ方向の収縮が
抑制されるので、複合積層体１ｇを焼成して、成形体ブ
ロック１０ｇおよび１１ｇならびにセラミックグリーン
シート２ｇ〜８ｇを同時焼成するにあたり、これら成形
体ブロック１０ｇおよび１１ｇならびにセラミックグリ
ーンシート２ｇ〜８ｇの各収縮挙動を互いに一致させる
ことがより容易になり、したがって、成形体ブロック１
０ｇおよび１１ｇならびにセラミックグリーンシート２
ｇ〜８ｇのそれぞれの材料の選択の幅をさらに広げるこ
とができる。
【００４４】また、ペースト５０ｇが焼成されて介在層
５０となるとき、膨張を伴う。より詳細には、ペースト
５０ｇに含まれる金属は、焼成されることによって膨張
を伴う酸化反応を生じる。ペースト５０ｇが無機化合物
を含まない場合には、介在層５０は、当該金属の酸化物
を含むとともに、金属とこの金属に接する成形体ブロッ
ク１０ｇまたは１１ｇおよびセラミックグリーンシート
４ｇ〜７ｇに含まれるセラミック成分との反応による複
合酸化物を含む組成となる。また、ペースト５０ｇが金
属および無機化合物の双方を含む場合には、介在層５０
は、上述した金属の酸化物、ならびに、当該金属とこの
金属に接する成形体ブロック１０ｇまたは１１ｇおよび
セラミックグリーンシート４ｇ〜７ｇに含まれるセラミ
ック成分との反応による複合酸化物を含むとともに、無
機化合物、ならびに、金属と無機化合物との化学反応に
よる複合化合物を含む。なお、この金属と無機化合物と
の化学反応においても膨張現象を生じることがある。
【００４５】金属および無機化合物の双方を含む場合に
おいて、金属としてＡｌが用いられ、無機化合物として
Ｂｉ2 Ｏ3 が用いられたとき、上述の複合化合物として
は、たとえば、Ｂｉ2 Ａｌ4 Ｏ9 が生成される。以下、
同様に金属としてＡｌが用いられる場合において、無機
化合物としてＣｕＯが用いられたとき、複合化合物とし
ては、たとえば、ＣｕＡｌ2 Ｏ4 が生成され、無機化合
物としてＳｉＯ2 が用いられたとき、複合化合物として
は、たとえば、Ａｌ2 ＳｉＯ5 が生成され、無機化合物
としてＴｉＯ2 が用いられたとき、複合化合物として
は、たとえば、ＴｉＡｌ2 Ｏ5 が生成され、無機化合物
としてＣａＯが用いられたとき、複合化合物としては、
たとえば、ＣａＡｌ4 Ｏ7 が生成され、無機化合物とし
てＢａＯが用いられたとき、複合化合物としては、たと
えば、ＢａＡｌ12Ｏ9 が生成される。
【００４６】このようなペースト５０ｇが焼成されて介
在層５０となるときの膨張現象は、空間２９および３４
と成形体ブロック１０ｇおよび１１ｇとの各間に生じ得
る隙間を埋める方向に作用する。このような隙間に関し
て、成形体ブロック１０ｇおよび１１ｇとセラミックグ
リーンシート３ｇおよび８ｇとがそれぞれ対向する部分
では、前述したように、シート状支持体４８および４９
を介して生の複合積層体１ｇに対して積層方向に向く荷
重をかけておくことにより、その発生を比較的容易に防
止できるが、空間２９および３４の、積層方向に延びる
内壁面と成形体ブロック１０ｇおよび１１ｇとがそれぞ
れ対向する部分では、シート状支持体４８および４９を
介しての拘束力が及ぼされにくいので、隙間が発生しや
すい。
【００４７】上述したペースト５０ｇの膨張現象は、こ
のような空間２９および３４の、積層方向に延びる内壁
面と成形体ブロック１０ｇおよび１１ｇとがそれぞれ対
向する部分に生じ得る隙間を埋めるのに特に効果的であ
る。なお、ペースト５０ｇを付与しない場合、あるい
は、ペーストを付与するが、このペースト中に上述した
ような金属を含有させない場合には、空間２９および３
４の、積層方向に延びる内壁面と成形体ブロック１０ｇ
および１１ｇとがそれぞれ対向する部分に隙間が生じる
ことがあり、これが原因となって、得られた多層セラミ
ック基板の表面が凹状に窪んでしまうことがあり、ひど
いときには、多層セラミック基板の表面や多層セラミッ
ク基板における受動部品との界面に積層方向に延びるク
ラックが入ってしまうことが、実験により確認されてい
る。
【００４８】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、その他、
種々の変形が可能である。たとえば、図示した多層セラ
ミック基板１において採用された回路設計は、この発明
のより容易な理解を可能とする一典型例にすぎず、この
発明は、その他、種々の回路設計を有する多層セラミッ
ク基板においても等しく適用することができる。
【００４９】また、成形体ブロックとしても、コンデン
サやインダクタの単体に限定されず、たとえばＬＣ複合
部品の成形体ブロックとすることもできる。また、上述
した実施形態では、成形体ブロック１０ｇおよび１１ｇ
を嵌め込むための空間２９および３４は、セラミックグ
リーンシート４ｇ〜７ｇにそれぞれ設けられた貫通孔３
０〜３３および３５〜３８によって形成されたが、成形
体ブロックの大きさや形状によっては、特定のセラミッ
クグリーンシートに設けられた凹部によって成形体ブロ
ックを嵌め込むための空間が形成されてもよい。
【００５０】
【発明の効果】以上のように、この発明に係る多層セラ
ミック基板およびその製造方法によれば、多層セラミッ
ク基板に備える複数のセラミック層および配線導体を有
する積層体に内蔵された受動部品は、積層体内に埋め込
まれた生のセラミック機能材料を含む成形体ブロックが
積層体の焼成と同時に一体焼結されたものによって構成
されるので、受動部品自身が有する特性は、成形体ブロ
ックを得た段階で実質的に決定され、また、成形体ブロ
ックに潜在している特性は、焼結後においても実質的に
維持されることになる。したがって、成形体ブロックを
適正に製造しさえすれば、多層セラミック基板に内蔵さ
れる受動部品の特性が設計どおりのものとなり、そのた
め、多層セラミック基板全体としても、それを安定した
品質をもって供給することができるようになる。このこ
とから、多機能化、高密度化、高精度化、高性能化され
た多層セラミック基板を容易に実現することができる。
【００５１】また、この発明によれば、受動部品は、積
層体の内部に完全に埋め込まれた状態となるので、耐湿
性等の耐環境性の高い多層セラミック基板を得ることが
できる。また、この発明によれば、受動部品が多層セラ
ミック基板内において３次元的に配置され得るので、設
計の自由度が高められるとともに、信号のクロストーク
等の問題を有利に回避することができる。
【００５２】また、この発明に係る多層セラミック基板
によれば、受動部品となるべき生のセラミック機能材料
を含む成形体ブロックを嵌め込むための空間の、少なく
とも積層体の積層方向に延びる内壁面と受動部品との間
に、介在層が形成される。そして、この発明に係る多層
セラミック基板の製造方法によれば、この介在層は、焼
成することによって膨張を伴う酸化反応を生じる金属を
含むペーストまたは当該金属と無機化合物とを含むペー
ストが、積層体の焼成工程において焼成されることによ
って得られるので、空間と成形体ブロックとの間に生じ
得る隙間を有利に埋めることになり、このような隙間が
原因となる、多層セラミック基板の表面の窪みや、クラ
ックの発生を防止して、信頼性の高い多層セラミック基
板を得ることができる。
【００５３】また、この発明に係る多層セラミック基板
の製造方法によれば、内蔵される受動部品となるべき生
のセラミック機能材料を含む成形体ブロックが用意さ
れ、この生の成形体ブロックを埋め込んだ生の複合積層
体が焼成されるので、予め焼成された受動部品を埋め込
んだ状態で焼成する場合に比べて、焼成時の収縮挙動を
厳しく管理する必要がなくなり、積層体となるべきセラ
ミックグリーンシートにおいて使用できる材料の選択の
幅を広げることができる。
【００５４】また、この発明に係る多層セラミック基板
の製造方法によれば、生の複合積層体において、受動部
品となるべき成形体ブロックを嵌め込むための空間が予
め設けられているので、得られた多層セラミック基板の
平面性を良好に維持することができる。したがって、配
線導体の不所望な変形や断線を生じにくくすることがで
きるので、特性のばらつきを生じさせないようにしなが
ら、高い寸法精度をもって高密度な配線を行なうことが
可能となり、また、多層セラミック基板に備えるセラミ
ック層の積層数を問題なく増やすことができ、結果とし
て、多層セラミック基板の高性能化を図ることが容易に
なる。
【００５５】この発明に係る多層セラミック基板の製造
方法において、生の複合積層体の積層方向における両端
に位置する各主面上に、生の複合積層体の焼成温度では
焼結しない生のセラミックからなるシート状支持体を配
置しながら、生の複合積層体を焼成すれば、シート状支
持体は、焼成工程において、焼結しないので、実質的な
収縮も生じず、そのため、これらシート状支持体に挟ま
れた複合積層体の焼成時のＸ−Ｙ方向の収縮が抑制され
る。したがって、多層セラミック基板の寸法精度をより
高くすることができ、微細で高密度な配線を施しても断
線するなどの問題をさらに生じにくくすることができ
る。また、上述のように、Ｘ−Ｙ方向の収縮が抑制され
るので、複合積層体を焼成して、成形体ブロックとセラ
ミックグリーンシートとを同時焼成するにあたり、これ
ら成形体とセラミックグリーンシートとの各収縮挙動を
互いに一致させることがより容易になり、したがって、
成形体とセラミックグリーンシートとのそれぞれの材料
の選択の幅をさらに広げることができる。
【００５６】また、上述したシート状支持体を介して生
の複合積層体に対して積層方向の荷重を加えながら、焼
成工程を実施すると、積層体の積層方向での密着性がよ
り高められるので、前述した金属を含むペーストまたは
金属および無機化合物を含むペーストが焼成されるとき
の膨張現象と相まって、空間と成形体ブロックとの間に
不所望な隙間が生じることをより確実に防止することが
できる。
【００５７】この発明において、介在層を形成するため
に用いられる金属として、Ａｌ、Ｓｉ、Ｔｉ、Ｆｅ、Ｃ
ｕ、Ｍｏ、Ｗ、ＣｒおよびＺｎからなる群から選ばれる
少なくとも１種を用いると、焼成工程において膨張を伴
う酸化反応を効果的に生じさせることができる。また、
この発明において、介在層を形成するために用いられる
金属と無機化合物とを含む混合物またはペースト中の無
機化合物として、セラミック、ガラス、またはセラミッ
クとガラスとの混合物を用いると、この場合において
も、焼成工程において膨張を伴う酸化反応を効果的に生
じさせることができる。
【００５８】また、介在層となるペースト中の金属／無
機化合物の重量比が、１００／０ないし５／９５の範囲
内に選ばれると、金属の酸化反応による膨張現象をより
効果的に生じさせることができる。この発明において、
受動部品となるべき成形体ブロックが多層の内部導体を
形成する積層構造を有していると、たとえば、受動部品
がコンデンサであるときには、高容量を得ることがで
き、受動部品がインダクタであるときには、高インダク
タンスを得ることができる。
【００５９】この発明において、成形体ブロックに含ま
れるセラミック機能材料が、結晶化ガラス、またはガラ
スとセラミックとの混合物を含んでいたり、複合積層体
に備えるセラミックグリーンシートに含まれるセラミッ
ク絶縁材料が、ガラス、またはガラスとセラミックとの
混合物を含むとともに、このガラス／セラミックの重量
比が、１００／０ないし５／９５の範囲内に選ばれてい
たりすると、たとえば１０００℃といった比較的低温
で、複合積層体を焼成することが可能になる。そのた
め、配線導体として、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐ
ｄ合金、Ａｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｗ、Ｍｏ、およびＣ
ｕからなる群から選ばれた少なくとも１種を主成分とす
るものが問題なく使用できるようになる。また、前述し
たシート状支持体としては、比較的入手が容易で化学的
に安定なアルミナまたはジルコニアを含むものを用いる
ことができるようになる。
【図面の簡単な説明】
【図１】この発明の一実施形態による多層セラミック基
板１を図解的に示す断面図である。
【図２】図１に示した多層セラミック基板１が与える等
価回路図である。
【図３】図１に示した多層セラミック基板１の製造方法
を説明するためのもので、多層セラミック基板１を製造
するために用意されるセラミックグリーンシート２ｇ〜
８ｇ、成形体ブロック１０ｇおよび１１ｇ、ならびにシ
ート状支持体４８および４９を示す断面図である。
【図４】図３に示したセラミックグリーンシート４ｇ〜
７ｇと成形体ブロック１０ｇおよび１１ｇとを互いに分
離して示す断面図である。
【符号の説明】
１ 多層セラミック基板 ２〜８ セラミック層 ９ 積層体 １０ コンデンサ １１ インダクタ １２ 抵抗 １３〜１８ 配線導体 １９ａ，１９ｂ 外部端子導体 ２０ 誘電体シート ２１，２５ 内部導体 ２２，２３，２６，２７ 端子電極 ２４ 磁性体シート ２９，３４ 空間 ３０〜３３，３５〜４７ 貫通孔 １ｇ 生の複合積層体 ２ｇ〜８ｇ セラミックグリーンシート １０ｇ コンデンサ用成形体ブロック １１ｇ インダクタ用成形体ブロック ４８，４９ シート状支持体 ５０ 介在層 ５０ｇ ペースト

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 セラミック絶縁材料からなる積層された
    複数のセラミック層および配線導体を有する積層体と、
    前記配線導体によって配線された状態で前記積層体に内
    蔵された受動部品とを備える、多層セラミック基板であ
    って、 前記受動部品は、前記積層体の内部に設けられた空間に
    嵌め込まれた、当該受動部品となるべき生のセラミック
    機能材料を含む成形体ブロックが、前記積層体の焼成と
    同時に一体焼結されたものであり、 前記空間の、少なくとも前記積層体の積層方向に延びる
    内壁面と前記受動部品との間に、介在層が形成され、 前記介在層は、焼成することによって膨張を伴う酸化反
    応を生じる金属または当該金属と無機化合物とを含む混
    合物が、前記積層体の焼成工程において焼成されて得ら
    れたものからなることを特徴とする、多層セラミック基
    板。
  2. 【請求項２】 前記介在層が、前記積層体の積層方向に
    対して垂直に延びる内壁面、または当該内壁面およびそ
    の延長面上に形成されている、請求項１に記載の多層セ
    ラミック基板。
  3. 【請求項３】 前記金属は、Ａｌ、Ｓｉ、Ｔｉ、Ｆｅ、
    Ｃｕ、Ｍｏ、Ｗ、ＣｒおよびＺｎからなる群から選ばれ
    た少なくとも１種である、請求項１または２に記載の多
    層セラミック基板。
  4. 【請求項４】 前記無機化合物は、セラミック、ガラ
    ス、またはセラミックとガラスとの混合物を含む、請求
    項１ないし３のいずれかに記載の多層セラミック基板。
  5. 【請求項５】 前記金属／前記無機化合物の重量比は、
    １００／０ないし５／９５の範囲内に選ばれる、請求項
    １ないし４のいずれかに記載の多層セラミック基板。
  6. 【請求項６】 前記受動部品は、コンデンサまたはイン
    ダクタを含む、請求項１ないし５のいずれかに記載の多
    層セラミック基板。
  7. 【請求項７】 前記成形体ブロックは、多層の内部導体
    を形成する積層構造を有する、請求項１ないし６のいず
    れかに記載の多層セラミック基板。
  8. 【請求項８】 前記成形体ブロックに含まれる前記セラ
    ミック機能材料は、結晶化ガラス、またはガラスとセラ
    ミックとの混合物を含む、請求項１ないし７のいずれか
    に記載の多層セラミック基板。
  9. 【請求項９】 前記セラミック層を構成する前記セラミ
    ック絶縁材料は、ガラス、またはガラスとセラミックと
    の混合物を含み、ガラス／セラミックの重量比は、１０
    ０／０ないし５／９５の範囲内に選ばれる、請求項１な
    いし８のいずれかに記載の多層セラミック基板。
  10. 【請求項１０】 前記配線導体または前記内部導体は、
    Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、
    Ｐｄ、Ｐｔ、Ｗ、Ｍｏ、およびＣｕからなる群から選ば
    れた少なくとも１種を主成分とする、請求項１ないし９
    のいずれかに記載の多層セラミック基板。
  11. 【請求項１１】 セラミック絶縁材料からなる積層され
    た複数のセラミック層および配線導体を有する積層体
    と、前記配線導体によって配線された状態で前記積層体
    に内蔵された受動部品とを備える、多層セラミック基板
    を製造する方法であって、 前記受動部品となるべき生のセラミック機能材料を含む
    成形体ブロックを用意し、 前記セラミック機能材料とは異なるセラミック絶縁材料
    を含む積層された複数のセラミックグリーンシートおよ
    び前記配線導体を有し、内部に空間が予め設けられ、当
    該空間に前記成形体ブロックが嵌め込まれ、前記空間
    の、少なくとも前記積層体の積層方向に延びる内壁面と
    前記成形体ブロックとの間に、焼成することによって膨
    張を伴う酸化反応を生じる金属を含むペーストまたは当
    該金属と無機化合物とを含むペーストが付与されてい
    る、生の複合積層体を用意し、 前記生の複合積層体の積層方向における両端に位置する
    各主面上に、前記生の複合積層体の焼成温度では焼結し
    ない生のセラミックからなるシート状支持体を配置し、 前記シート状支持体で挟んだ状態で前記生の複合積層体
    を焼成し、 次いで、未焼結の前記シート状支持体を除去する、各工
    程を備える、多層セラミック基板の製造方法。
  12. 【請求項１２】 前記生の複合積層体を用意する工程に
    おいて、前記空間の、前記積層体の積層方向に対して垂
    直に延びる内壁面と前記成形体ブロックとの間、または
    当該内壁面およびその延長面上に、焼成することによっ
    て膨張を伴う酸化反応を生じる金属を含むペーストまた
    は当該金属と無機化合物とを含むペーストが付与されて
    いる、生の複合積層体が用意される、請求項１１に記載
    の多層セラミック基板の製造方法。
  13. 【請求項１３】 前記生の複合積層体の焼成工程におい
    て、前記シート状支持体を介して、前記生の複合積層体
    に対して積層方向に向く荷重をかける、請求項１１また
    は１２に記載の多層セラミック基板の製造方法。
  14. 【請求項１４】 前記生の複合積層体の焼成工程におい
    て、１０００℃以下の温度が付与される、請求項１１な
    いし１３のいずれかに記載の多層セラミック基板の製造
    方法。
  15. 【請求項１５】 前記シート状支持体は、アルミナまた
    はジルコニアを含む、請求項１４に記載の多層セラミッ
    ク基板の製造方法。
  16. 【請求項１６】 前記金属は、Ａｌ、Ｓｉ、Ｔｉ、Ｆ
    ｅ、Ｃｕ、Ｍｏ、Ｗ、ＣｒおよびＺｎからなる群から選
    ばれた少なくとも１種である、請求項１１ないし１５の
    いずれかに記載の多層セラミック基板の製造方法。
  17. 【請求項１７】 前記無機化合物は、セラミック、ガラ
    ス、またはセラミックとガラスとの混合物を含む、請求
    項１１ないし１６のいずれかに記載の多層セラミック基
    板の製造方法。
  18. 【請求項１８】 前記金属／前記無機化合物の重量比
    は、１００／０ないし５／９５の範囲内に選ばれる、請
    求項１１ないし１７のいずれかに記載の多層セラミック
    基板の製造方法。
  19. 【請求項１９】 前記成形体ブロックとして、焼結され
    たとき、コンデンサまたはインダクタとなるものが用意
    される、請求項１１ないし１８のいずれかに記載の多層
    セラミック基板の製造方法。
  20. 【請求項２０】 前記成形体ブロックは、多層の内部導
    体を形成する積層構造を有する、請求項１１ないし１９
    のいずれかに記載の多層セラミック基板の製造方法。
  21. 【請求項２１】 前記成形体ブロックに含まれる前記セ
    ラミック機能材料は、結晶化ガラス、またはガラスとセ
    ラミックとの混合物を含む、請求項１１ないし２０のい
    ずれかに記載の多層セラミック基板の製造方法。
  22. 【請求項２２】 前記複合積層体に備えるセラミックグ
    リーンシートに含まれる前記セラミック絶縁材料は、ガ
    ラス、またはガラスとセラミックとの混合物を含み、ガ
    ラス／セラミックの重量比は、１００／０ないし５／９
    ５の範囲内に選ばれる、請求項１１ないし２１のいずれ
    かに記載の多層セラミック基板の製造方法。
  23. 【請求項２３】 前記配線導体または前記内部導体は、
    Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、
    Ｐｄ、Ｐｔ、Ｗ、ＭｏおよびＣｕからなる群から選ばれ
    た少なくとも１種を主成分とする、請求項１１ないし２
    ２のいずれかに記載の多層セラミック基板の製造方法。
JP00058498A 1998-01-06 1998-01-06 多層セラミック基板およびその製造方法 Expired - Fee Related JP3322199B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP00058498A JP3322199B2 (ja) 1998-01-06 1998-01-06 多層セラミック基板およびその製造方法
US09/221,466 US6153290A (en) 1998-01-06 1998-12-28 Multi-layer ceramic substrate and method for producing the same
EP98124881A EP0929207B1 (en) 1998-01-06 1998-12-30 Multi-layer ceramic substrate including a passive component, and method for producing the same
DE69835659T DE69835659T2 (de) 1998-01-06 1998-12-30 Mehrschichtiges keramisches Substrat mit einem passiven Bauelement, sowie Herstellungsverfahren
KR1019990000097A KR100352780B1 (ko) 1998-01-06 1999-01-06 다층 세라믹 기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00058498A JP3322199B2 (ja) 1998-01-06 1998-01-06 多層セラミック基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11195873A true JPH11195873A (ja) 1999-07-21
JP3322199B2 JP3322199B2 (ja) 2002-09-09

Family

ID=11477776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00058498A Expired - Fee Related JP3322199B2 (ja) 1998-01-06 1998-01-06 多層セラミック基板およびその製造方法

Country Status (5)

Country Link
US (1) US6153290A (ja)
EP (1) EP0929207B1 (ja)
JP (1) JP3322199B2 (ja)
KR (1) KR100352780B1 (ja)
DE (1) DE69835659T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7864543B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US8864925B2 (en) 2010-07-22 2014-10-21 Tdk Corporation Method for producing laminated electronic component, and laminated electronic component

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69936329T2 (de) * 1998-04-24 2007-10-04 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren zur herstellung eines keramischen mehrschichtigen substrats
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
WO2000063970A1 (en) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Module component and method of manufacturing the same
US6876554B1 (en) 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
JP3646587B2 (ja) * 1999-10-27 2005-05-11 株式会社村田製作所 多層セラミック基板およびその製造方法
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
US6841740B2 (en) * 2000-06-14 2005-01-11 Ngk Spark Plug Co., Ltd. Printed-wiring substrate and method for fabricating the same
US6906411B1 (en) * 2000-06-29 2005-06-14 Mitsubishi Denki Kabushiki Kaisha Multilayer substrate module and portable wireless terminal
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
TW533758B (en) * 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
KR100611421B1 (ko) * 2000-08-21 2006-08-09 티디케이가부시기가이샤 이동통신기기용 앞단 모듈
TW471067B (en) * 2000-08-31 2002-01-01 Advanced Semiconductor Eng Integrated circuit package board which integrates de-coupled capacitor
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
US20020158305A1 (en) * 2001-01-05 2002-10-31 Sidharth Dalmia Organic substrate having integrated passive components
JP2002246503A (ja) * 2001-02-16 2002-08-30 Philips Japan Ltd 電子部品及びその製造方法
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
JP3716783B2 (ja) * 2001-11-22 2005-11-16 株式会社村田製作所 セラミック多層基板の製造方法及び半導体装置
US6711029B2 (en) * 2002-05-21 2004-03-23 Cts Corporation Low temperature co-fired ceramic with improved shrinkage control
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US6987307B2 (en) 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
TW546800B (en) * 2002-06-27 2003-08-11 Via Tech Inc Integrated moduled board embedded with IC chip and passive device and its manufacturing method
US6876535B2 (en) * 2002-10-10 2005-04-05 Matsushita Electric Industrial Co., Ltd. Ceramic capacitor, method for producing the same, and dielectric multilayer device
US20040108134A1 (en) * 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same
US6806793B2 (en) * 2002-12-13 2004-10-19 International Business Machines Corporation MLC frequency selective circuit structures
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
US7626828B1 (en) * 2003-07-30 2009-12-01 Teradata Us, Inc. Providing a resistive element between reference plane layers in a circuit board
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
KR100890371B1 (ko) * 2004-10-29 2009-03-25 가부시키가이샤 무라타 세이사쿠쇼 세라믹 다층기판 및 그 제조방법
US7342308B2 (en) 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7423608B2 (en) * 2005-12-20 2008-09-09 Motorola, Inc. High impedance electromagnetic surface and method
US7821122B2 (en) * 2005-12-22 2010-10-26 Atmel Corporation Method and system for increasing circuitry interconnection and component capacity in a multi-component package
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7989895B2 (en) 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
KR100826410B1 (ko) * 2006-12-29 2008-04-29 삼성전기주식회사 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조
KR100896601B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판
US20090115022A1 (en) * 2007-11-06 2009-05-07 Nec Electronics Coroporation Semiconductor device
US8064214B2 (en) * 2008-01-04 2011-11-22 Dialogic Corporation Press fit passive component
KR101004840B1 (ko) * 2008-09-05 2010-12-28 삼성전기주식회사 캐비티를 갖는 다층 세라믹 기판의 제조방법
US8273996B2 (en) * 2009-07-23 2012-09-25 Lexmark International, Inc. Z-directed connector components for printed circuit boards
US8278568B2 (en) * 2009-07-23 2012-10-02 Lexmark International, Inc. Z-directed variable value components for printed circuit boards
US8237061B2 (en) * 2009-07-23 2012-08-07 Lexmark International, Inc. Z-directed filter components for printed circuit boards
US8735734B2 (en) * 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US20110017581A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Switch Components for Printed Circuit Boards
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
US8198547B2 (en) * 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8198548B2 (en) * 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed capacitor components for printed circuit boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US9107306B2 (en) * 2010-10-14 2015-08-11 Panasonic Intellectual Property Management Co., Ltd. Hybrid substrate, method for manufacturing the same, and semiconductor integrated circuit package
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
JP2014192225A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
JP2015135870A (ja) * 2014-01-16 2015-07-27 富士通株式会社 インダクタ装置及びインダクタ装置の製造方法
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
US10062838B2 (en) 2015-03-31 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Co-fired passive integrated circuit devices
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
WO2016189609A1 (ja) * 2015-05-25 2016-12-01 オリンパス株式会社 立体配線板および立体配線板の製造方法
US9748227B2 (en) * 2015-07-15 2017-08-29 Apple Inc. Dual-sided silicon integrated passive devices
US9839131B2 (en) * 2015-10-21 2017-12-05 International Business Machines Corporation Embedding a discrete electrical device in a printed circuit board
US11696409B2 (en) * 2016-09-30 2023-07-04 Intel Corporation Vertical embedded component in a printed circuit board blind hole
CN112738994B (zh) * 2020-11-24 2022-12-09 鹤山市世拓电子科技有限公司 一种内嵌功率器件的印刷电路板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109296A (en) * 1977-08-01 1978-08-22 Ncr Corporation Machine insertable circuit board electronic component
JPS60166289A (ja) * 1984-02-03 1985-08-29 松下電器産業株式会社 アルミナ回路基板
JPH0632378B2 (ja) * 1985-06-14 1994-04-27 株式会社村田製作所 電子部品内蔵多層セラミック基板
JPH01179741A (ja) * 1988-01-12 1989-07-17 Asahi Glass Co Ltd ガラスセラミックス組成物
US4811164A (en) * 1988-03-28 1989-03-07 American Telephone And Telegraph Company, At&T Bell Laboratories Monolithic capacitor-varistor
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits
DE4030055A1 (de) * 1990-09-22 1992-03-26 Bosch Gmbh Robert Verfahren zum herstellen einer schaltung
JP2753892B2 (ja) * 1990-09-29 1998-05-20 京セラ株式会社 コンデンサー内蔵複合回路基板
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
JPH04280496A (ja) * 1991-03-07 1992-10-06 Narumi China Corp コンデンサ内蔵セラミック多層回路基板及びその製造方法
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US5384434A (en) * 1992-03-02 1995-01-24 Murata Manufacturing Co., Ltd. Multilayer ceramic circuit board
DE69318879T2 (de) * 1992-04-03 1998-10-08 Matsushita Electric Ind Co Ltd Keramisches Mehrschicht-Substrat für hohe Frequenzen
US5661882A (en) 1995-06-30 1997-09-02 Ferro Corporation Method of integrating electronic components into electronic circuit structures made using LTCC tape
JPH0992983A (ja) * 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
JPH0992978A (ja) * 1995-09-21 1997-04-04 Sumitomo Metal Mining Co Ltd コンデンサ内蔵ガラスセラミック基板
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5757611A (en) * 1996-04-12 1998-05-26 Norhtrop Grumman Corporation Electronic package having buried passive components
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7864543B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US7881069B2 (en) 1999-09-02 2011-02-01 Ibiden Co., Ltd. Printed circuit board
US7978478B2 (en) 1999-09-02 2011-07-12 Ibiden Co., Ltd. Printed circuit board
US8116091B2 (en) 1999-09-02 2012-02-14 Ibiden Co., Ltd. Printed circuit board
US8717772B2 (en) 1999-09-02 2014-05-06 Ibiden Co., Ltd. Printed circuit board
US8763241B2 (en) 1999-09-02 2014-07-01 Ibiden Co., Ltd. Method of manufacturing printed wiring board
US8830691B2 (en) 1999-09-02 2014-09-09 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US8842440B2 (en) 1999-09-02 2014-09-23 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US8864925B2 (en) 2010-07-22 2014-10-21 Tdk Corporation Method for producing laminated electronic component, and laminated electronic component

Also Published As

Publication number Publication date
EP0929207A2 (en) 1999-07-14
EP0929207A3 (en) 2000-03-08
DE69835659T2 (de) 2007-09-20
JP3322199B2 (ja) 2002-09-09
US6153290A (en) 2000-11-28
DE69835659D1 (de) 2006-10-05
KR100352780B1 (ko) 2002-09-16
KR19990067739A (ko) 1999-08-25
EP0929207B1 (en) 2006-08-23

Similar Documents

Publication Publication Date Title
JP3322199B2 (ja) 多層セラミック基板およびその製造方法
KR100356678B1 (ko) 다층 세라믹 기판의 제조방법
JP3687484B2 (ja) セラミック基板の製造方法および未焼成セラミック基板
EP0901316B1 (en) Method of producing a multi-layer ceramic substrate accomodating a passive component
US20070110956A1 (en) Multilayer ceramic substrate and its production method
JP2020053577A (ja) 電子部品
US6891109B2 (en) Monolithic ceramic substrate and method for making the same
JP3593964B2 (ja) 多層セラミック基板およびその製造方法
JP2955442B2 (ja) セラミックス回路基板の製造方法
JP3129261B2 (ja) 多層セラミック基板の製造方法
JP3669404B2 (ja) 多層セラミック基板の製造方法
JPH11354924A (ja) 多層セラミック基板の製造方法
JP3327214B2 (ja) 多層セラミック基板の製造方法
JP2005285968A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2004095767A (ja) セラミック多層基板およびその製造方法
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JPH1155058A (ja) 積層セラミック複合部品
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体
JP2000058375A (ja) 積層セラミック電子部品及びその製造方法
EP1589799A1 (en) Multi-layer ceramic substrate and method for manufacture thereof
JP2006278759A (ja) 配線基板
JP2004319919A (ja) 多層セラミック構成物
JP2001244115A (ja) チップ形複合電子部品およびその製造方法
JP2000165051A (ja) 誘電体回路基板及びその製造方法
JP2004207543A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees