JPH11199387A - シリコン単結晶の製造方法およびシリコン単結晶ウエーハ - Google Patents

シリコン単結晶の製造方法およびシリコン単結晶ウエーハ

Info

Publication number
JPH11199387A
JPH11199387A JP10021410A JP2141098A JPH11199387A JP H11199387 A JPH11199387 A JP H11199387A JP 10021410 A JP10021410 A JP 10021410A JP 2141098 A JP2141098 A JP 2141098A JP H11199387 A JPH11199387 A JP H11199387A
Authority
JP
Japan
Prior art keywords
crystal
region
single crystal
silicon single
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10021410A
Other languages
English (en)
Other versions
JP3955375B2 (ja
Inventor
Hideki Yamanaka
秀記 山中
Masahiro Sakurada
昌弘 桜田
Shinichi Horie
信一 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP02141098A priority Critical patent/JP3955375B2/ja
Priority to US09/232,561 priority patent/US6174364B1/en
Publication of JPH11199387A publication Critical patent/JPH11199387A/ja
Application granted granted Critical
Publication of JP3955375B2 publication Critical patent/JP3955375B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 ウエーハ全域において成長欠陥がなく、しか
も酸素析出量のばらつきの少ない、高品質のシリコン単
結晶を、共通性と一般性を持った変数である引き上げ速
度P を制御しつつ結晶を引き上げることによって製造す
る方法とその方法によって製造されるシリコン単結晶を
提供する。 【解決手段】 チョクラルスキー法によってシリコン単
結晶を育成する際に、結晶引き上げ速度を、原子空孔過
剰であるが成長欠陥のない領域から格子間シリコン原子
過剰であるがその凝集体の存在しない領域への遷移が起
こる遷移引き上げ速度Pcと、格子間シリコン原子過剰で
あるがその凝集体の存在しない領域から格子間シリコン
原子の凝集体が存在する領域への遷移引き上げ速度Piと
の間で制御しながら結晶を育成することを特徴とするシ
リコン単結晶の製造方法、およびこの方法で得られるシ
リコン単結晶、シリコン単結晶ウエーハ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路素
子等の製造に用いられるシリコン単結晶の製造方法およ
びシリコン単結晶ウエーハに関する。
【0002】
【従来の技術】半導体集積回路素子の基板として用いら
れるシリコン単結晶ウエーハは、主にチョクラルスキー
法(CZ法)によって製造されている。CZ法とは、石
英ルツボ内で1420℃以上の高温で溶融されたシリコン融
液にシリコン単結晶の種結晶を浸漬させ、石英ルツボと
種結晶を回転させながら徐々に種結晶を引き上げること
によって、円柱状のシリコン単結晶を育成する方法であ
る。一般に育成する結晶の直径が大きくなるほど、融液
が固化する際に放出される固化潜熱が大きくなるため
に、引き上げ速度を小さくする必要がある。たとえば、
直径200mm の結晶の引き上げ速度は、一般には0.40〜1.
5 mm/minである。このようにして製造されるシリコン単
結晶から作製されるウエーハに1000℃以上の高温熱酸化
処理を施すと、ウエーハにリング状にOSF と呼ばれる酸
化誘起積層欠陥(以下、リングOSF と略記する)が形成
されることがある。
【0003】しかし、比較的高い引き上げ速度で製造さ
れたシリコン単結晶ウエーハでは、リングOSF がウエー
ハの外側に抜けたか、あるいはウエーハ最外周に存在す
ることとなり、ウエーハ内部には、シリコン原子の抜け
た格子点である原子空孔が固液界面で過剰に取り込ま
れ、結晶冷却中に凝集して観察可能な欠陥に成長する。
これを成長欠陥という。布施川等(特開平4-192345号)
が、欠陥を選択的に腐食するセコエッチング液によっ
て、この成長欠陥がはじめて観察可能であることを示し
た。これをFPD (Flow Pattern Defect )と呼んでい
る。その後、別の方法による検出が検討され、COP (Cr
ystal Originated Particle )、LSTD(Laser Scatterin
g Tomograph Defect) と呼ばれる欠陥も登場したが、最
近の研究ではこれらは同一の実体であることが明らかと
なった。すなわち、原子空孔が凝集した正八面体の空洞
(Void, あるいはNegative crystalと呼ばれることもあ
る)であることが電子顕微鏡観察によって解析された。
【0004】この成長欠陥の大きさは大きなもので0.2
μm であり、デバイスの集積度が小さく、デザインルー
ルが1 μm 以上の時代には、デバイスの歩留まりにほと
んど影響しなかったが、それが1 μm 以下になってくる
とデバイスへ悪影響を及ぼすことが明らかとなった。成
長欠陥がデバイス活性層の中やその近くに存在すると、
接合リーク不良を起こす。ウエーハ表面に存在すると酸
化膜耐圧不良や接合リーク不良を起こす。今後、デバイ
スの集積度はさらに大きくなるため、この成長欠陥の密
度と大きさの低減、あるいは消滅、さらには形成させな
いことが必要である。
【0005】この原子空孔起因の成長欠陥を形成させな
い試みとして、ウエーハ外周にあるリングOSF をウエー
ハ(結晶)中央部に収縮させた、いわゆる低速引き上げ
結晶の開発と試作が1990年頃におこなわれた。結晶製造
メーカーでは、経験的な知見として、引き上げ速度を小
さくするほどリングOSF のリング径が小さくなり、ある
引き上げ速度以下にすると結晶中央部で収縮することが
周知であった。しかし、表面に形成されるOSF が最も大
きくなるため、表面に形成されるデバイスに悪影響を及
ぼすということと、低速引き上げ化による結晶の生産性
低下という問題のために、引き上げ速度を低速化するこ
とによるウエーハの製造は回避されていた。
【0006】このような状況の中で、引き上げ速度を小
さくするとリングOSF が結晶中央部に収縮消滅すること
を篠山等が文献として公表した(応用物理60号,p .76
6 ,1991年)。また、日月等は、リングOSF が存在する
ウエーハの内側で酸化膜耐圧不良が起こるが、その外側
では不良が起こらないことを発表した(応用物理学会結
晶工学分科会、第7 回結晶工学シンポジウム、p .27、
1990年)。この発表をきっかけとして、低速引き上げ結
晶の開発、試作が行われるようになった。その結果とし
て、フォン・アモン(W.V.Ammon )等は、リングOSF が
結晶中央部に収縮する引き上げ速度Pcrit(mm/min) は、
成長軸方向の結晶側中心温度勾配G (℃/mm )に比例
し、Pcrit/G = 0.13 mm2/ ℃・min で与えられることを
実験的に求め公表した(特開平7-257991、またはJourna
l of Crystal Growth vol.151, p.273-277, 1995 )。
これは、ボロンコフが提唱した理論、すなわち、過剰な
点欠陥の種類と濃度はP/G で決まるという理論(V. V.
Voronkov: Journal of Crystal Growth, vol. 59, p. 6
25, 1982)を実験的に示した最初の仕事である。
【0007】しかし、リングOSF の外側、あるいはリン
グOSF の収縮消滅したウエーハ(これはリングOSF の外
側が全面に広がったウエーハと同じなので、以下、リン
グOSF の外側と総称する)には、原子空孔起因の成長欠
陥であるFPD とは、大きさと形状が全く異なる選択エッ
チングピットが観察されることを、結晶製造メーカーで
は承知していた。酸化膜耐圧には影響しないということ
で、初期のうちは問題とはしなかったが、デバイス歩留
まりでリークに起因した不良が発生することが明らかと
なり、この大きな選択エッチングピット(ここでは、La
rge Etch Pitと呼び、LEP と略記する;格子間型転位ル
ープ、転位クラスター、ラージディスロケーションと呼
ばれることもある。)のもととなる結晶欠陥(以下、そ
の結晶欠陥もLEP と略記する。)も存在しないウエーハ
が必要となった。
【0008】このようにリングOSF の領域を境として、
全く異種の結晶欠陥が形成されることが明らかとなっ
た。現在では、上述したようにリングOSF の内側の成長
欠陥であるFPD は原子空孔の凝集した空洞であることが
明らかとなっているが、その外側に低密度に存在するLE
P についての実体はまだ解明されていない。フローティ
ングゾーン法(FZ法)における結晶欠陥の研究結果との
対比から、LEP は格子間シリコン原子の凝集体で、転位
ループとそのクラスターであろうと予測されている。こ
れも結晶冷却中に形成されることから成長欠陥である。
【0009】このような経緯により、FPD とLEP および
リングOSF も存在しないウエーハの開発が結晶製造メー
カーでは、重要かつ必須の課題となった。
【0010】一方、宝来等から、FPD とLEP およびリン
グOSF の存在しないウエーハの可能性を示唆するデータ
が公表された(M .Hourai et al. : Progress in Semi
conductor Fablication, SEMICON/Europe, 1993 Techni
cal Conference, Geneva, March/April, 1993 )。その
データを図1に示す。これはウエーハ表面より銅を熱拡
散させ結晶欠陥に装飾させて、X線トポグラフ撮影をお
こなったウエーハの約4 分の1のスケッチ図である。リ
ングOSF 領域とLEP (転位ループおよびそのクラスタ
ー)領域との間に結晶欠陥の存在しない領域があること
がわかる。すなわち、リングOSF の外側にFPD もLEP
(転位クラスター)もない領域を形成して、結晶育成条
件によってさらにその領域を拡大できることを示唆し
た。
【0011】その後、宝来等によって、チョクラルスキ
ー法により育成されたシリコン単結晶ウエーハであっ
て、熱酸化処理をした際にリング状に発生する酸化誘起
積層欠陥(リングOSF )がウエーハ中央部で消滅した低
速育成ウエーハであり、かつウエーハ全面から転位クラ
スターが排除されていることを特徴とするシリコン単結
晶ウエーハが発明された(特開平8-330316号)。さら
に、このようなウエーハは、引き上げ速度をP (mm/mi
n)とし、シリコンの融点から1300℃までの引き上げ軸
方向の温度勾配の平均値をG (℃/mm )とするときに、
P/G の値を0.20〜0.22mm2/ ℃・min に制御することに
よって実現できることを提案した。
【0012】その中で、P/G が0.22 mm2/ ℃・min とな
るときにリングOSF が結晶中央部に収縮するとしてい
る。これは先述のフォン・アモン等の値と比べると1 .
7 倍大きい。また、中村等の発表では、Pcrit/G = 0.15
mm2/ ℃・min である(日本結晶成長学会誌、Vol.24,N
o.4,P22,1997)。このように、Pcrit/G の値は、発表機
関によって大きく異なる。
【0013】宝来等の提案したウエーハが実現できるか
どうかは明らかでないが、上で述べたように1993年に公
表された写真(図1参照)を見ると、実際にリングOSF
の外側に転位クラスターもFPD もない領域があることは
事実である。
【0014】以上の内容は、原子空孔と格子間シリコン
原子に起因する成長欠陥の低減と消去についての最近の
技術状況であるが、CZ法によるシリコン単結晶において
従来よりデバイスに重要な影響を与える結晶欠陥は酸素
析出物であり、その制御技術はデバイスプロセスにおい
て重要な技術である。近年、デバイス熱プロセスが低温
化しており、その酸素析出物の密度の制御はより重要に
なっている。
【0015】CZ法では石英ルツボが使用されるため、酸
素は石英ルツボからシリコン融液に溶け込み、結晶中に
取り込まれる。そして、結晶冷却中に過飽和となり、酸
素の凝集が起こる。凝集は650 ℃と500 ℃付近で最も促
進する。したがって、この酸素析出物の核形成は結晶冷
却中の低温の熱履歴を受けて起こるため、結晶の上部と
下部では酸素析出核の密度が大きく異なる。もちろんの
こと、酸素析出核密度は、結晶中に取り込まれる過飽和
酸素濃度に依存し、その濃度が高いほど増加する。した
がって、ウエーハメーカーでは、過飽和酸素濃度の精密
制御が要求されている。
【0016】結晶製造中に形成された酸素析出核は、そ
の後のデバイス熱プロセス中に過飽和酸素がそれらの核
に析出してより大きな酸素析出物へと成長する。酸素析
出物は、デバイス製造プロセス中に装置等の外部から汚
染する重金属をゲッタリングする重要な役目をもつ。一
方で、析出物が高密度に形成されると、デバイス活性層
中あるいはその近傍にまで存在し、接合リーク不良の原
因となる。従来の熱プロセスでは1200℃という高温処理
が全熱処理工程の比較的初期の段階にあり、結晶製造中
に形成された酸素析出核のかなりの量が再溶解してお
り、ウエーハに潜在的に含まれていた酸素析出核の密度
のウエーハ間、換言すれば結晶間あるいは結晶位置間の
差は消去されていた。しかし、最近では初期の熱処理が
低温化され、1000〜1050℃となっており、結晶製造中に
形成された酸素析出核は溶解されることなく、そのまま
成長するプロセスとなっている。このため結晶製造中の
酸素析出核の密度の制御が、従来以上に重要視されてい
る。したがって、結晶製造中に起こるウエーハ間の酸素
析出核の密度のばらつきを抑制する方法の発明が必要で
ある。
【0017】
【発明が解決しようとする課題】前述のように、引き上
げ速度を小さくしていくとリングOSF の径が小さくな
り、ある引き上げ速度で結晶中央部で収縮消滅すること
は、結晶製造メーカーで結晶製造に携わる人たちの中で
は周知の事実である。また、リングOSF の内側には、原
子空孔の凝集体である空洞が成長欠陥として形成される
ことも事実である。また、宝来等が公表したように、リ
ングOSF の外側は格子間シリコン原子の凝集体であるLE
P (転位ループとそのクラスター)が形成されることも
公知である。また、宝来等は、リングOSF 周縁部とその
外側のLEP 領域との間に成長欠陥FPDの存在しない領域
があるという知見を発展させて、それをウエーハ全域に
広げることを提案した。
【0018】宝来等の発明では、無欠陥の領域をウエー
ハ全面、あるいは結晶全長に広げる方法については、P/
G の範囲で規定しているが、G の値は実際の結晶成長時
の値ではなく総合伝熱解析シミュレーションによるもの
であるため、結晶製造メーカーの間で一般性をもった値
とはならない。上述したように、リングOSF が結晶中央
部に収縮するPcrit/G の値が機関によって違う値になる
ことが、そのことを裏付けていると言える。G の値は、
各機関で開発したシミュレーションソフトを用いるか、
あるいは市販のシミュレーションソフト(たとえば、FE
MAG と呼ばれるソフト:F. Dupret et al; Journal of
Heat Transfer, vol. 33, p. 1849, 1990 )を用いるか
によって異なる。さらには、有限要素メッシュの作成の
仕方、境界条件ならびに勾配の定義の仕方によってもG
は異なる値となってしまう。
【0019】したがって、P/G の値は一般性および共通
性をもたせて制御する変数としては適切ではない。一般
に、G の値は結晶成長中に制御する変数ではなく、設計
した炉内保温構造に対して与えられるパラメータであ
り、これを結晶引き上げ中に変更制御することはきわめ
て難しい。また、その絶対値についても、共通性、一般
性がないため、シミュレーションで求めるG の値につい
ては、各機関内で相対値として用いるべきである。これ
に対して引き上げ速度はどこの機関でも共通の変数であ
り、実際に制御しているものであるから、変数として適
切である。
【0020】一方、過剰な点欠陥の種類とその量はP/G
で決まるという、ボロンコフの理論を完全に否定する理
論、あるいは実験事実はまだない。しかし、点欠陥の種
類の遷移が起こる臨界値を具体的な数値として与える理
論ではないうえに、点欠陥の凝集体である成長欠陥の形
成が起こるP/G の数値を与える理論でもない。また、た
とえ、遷移点がP/G の値だけで決まるという実験結果が
得られたとしても、いかなる炉内保温構造に対しても同
じP/G で遷移するということを実証することはきわめて
困難である。なぜならば、G の値が、解析機関によって
異なるから、共通性、一般性がないからである。
【0021】このような状況からすると、成長欠陥の形
成領域と無欠陥領域の境界をP/G ではなく、実際の制御
変数である引き上げ速度P によって決定する一般的な方
法を見出すことができれば、実際の結晶製造ではきわめ
て有効であり、一般的な方法であるがゆえに、各機関間
の共通性もあり、簡単かつ実用性のきわめて高い方法と
なる。
【0022】一方、上述したように、宝来等はリングOS
F 周縁部とその外側のLEP 領域との間に成長欠陥FPD の
存在しない領域があるという知見を発展させて、それを
ウエーハ全域に広げることを提案した。しかし、この領
域についての酸素析出挙動については、明らかにされて
いない。
【0023】過剰な点欠陥の遷移点が、この無欠陥領域
の中にあれば、この無欠陥領域の中に原子空孔が過剰な
領域が存在することになり、酸素析出量が異常に高くな
る可能性があることになる。なぜなら、酸素析出量は過
剰な原子空孔と過剰な格子間シリコン原子濃度に依存す
るからである。次の式で示されるように、酸素析出物
(たとえば、SiO2)は原子空孔濃度が過剰になると促進
され、一方、格子間シリコン原子濃度が過剰になると抑
制される。 2xOi+y Si +zV ⇔ xSiO2+( y−z−x) I ここで、 Oi は格子間酸素原子、Siはシリコン格子原
子、V は原子空孔、Iは格子間シリコン原子を表し、
x,y,zは濃度を表す。
【0024】このことは定性的に次のように説明でき
る。シリコン母結晶のなかで、酸素析出物が形成される
と、その体積が約2.25倍に膨張する。これによって発生
する格子歪みを緩和するために格子間シリコン原子が放
出される。原子空孔が過剰であると、放出される格子間
シリコン原子を吸収することができるために、酸素の析
出は促進する。格子間シリコン原子が過剰であれば、放
出される格子間シリコン原子の吸収が起こらないために
酸素析出は抑制されるのである。
【0025】酸素析出が促進する領域と抑制される領域
とでは、酸素析出量のばらつきに差が生じる可能性があ
る。換言すれば、熱履歴の影響を受けやすいか、受け難
いかの差が生じると予測される。デバイスプロセスの設
計を行う立場からすれば、ウエーハ毎に酸素析出物の密
度が異なることは最も避けたいことの一つである。酸素
析出物の密度がウエーハ間でばらつかないことが必要で
ある。
【0026】本発明は、上記のような問題点に鑑みなさ
れたもので、ウエーハ全域において成長欠陥がなく、し
かも酸素析出量のばらつきの少ない、高品質のシリコン
単結晶を、共通性と一般性を持った変数である引き上げ
速度P を変数として、過剰な点欠陥領域の遷移点および
リングOSF ならびに成長欠陥の形成領域の遷移点を明確
にすることによって最適領域を見出し、その領域に対応
する引き上げ速度の範囲内で引き上げ速度を制御しつつ
結晶を引き上げることによって製造するという方法とそ
の方法によって製造されるシリコン単結晶およびシリコ
ン単結晶ウエーハを提供することを目的とする。
【0027】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1に記載した発明は、チョクラルス
キー法によってシリコン単結晶を育成する際に、格子間
シリコン原子過剰であるがその凝集体の存在しない領域
で結晶を育成することを特徴とするシリコン単結晶の製
造方法である。
【0028】このように、シリコン単結晶を育成する際
に、格子間シリコン原子過剰であるがその凝集体の存在
しない領域のみで結晶を育成するようにすれば、シリコ
ン単結晶の全域において格子間シリコン原子を過剰に含
有するが、過剰な原子空孔に起因する異常酸素析出領域
を含まず、原子空孔の凝集体である成長欠陥および格子
間シリコン原子の凝集体、ならびに熱酸化処理を施した
際に形成される酸化誘起積層欠陥の核となる結晶欠陥を
含有しないシリコン単結晶を製造することができる。
【0029】また、本発明の請求項2に記載した発明
は、チョクラルスキー法によってシリコン単結晶を育成
する際に、結晶引き上げ速度を、原子空孔過剰であるが
成長欠陥のない領域から格子間シリコン原子過剰である
がその凝集体の存在しない領域への遷移が起こる遷移引
き上げ速度Pcと、格子間シリコン原子過剰であるがその
凝集体の存在しない領域から格子間シリコン原子の凝集
体が存在する領域への遷移引き上げ速度Piとの間で制御
しながら結晶を育成することを特徴とするシリコン単結
晶の製造方法である。
【0030】請求項1のように、シリコン単結晶を育成
する際に、格子間シリコン原子過剰であるがその凝集体
の存在しない領域のみで結晶を育成するには、結晶軸方
向の温度勾配その他の因子を制御するようにしてもよい
が、請求項2のように結晶引き上げ速度を制御すること
によって、該品質のシリコン単結晶を育成するようにす
れば、簡単かつ確実に所望品質のシリコン単結晶を得る
ことが出来るし、不確かなシミユレーション解析等も必
要ない。
【0031】この場合、請求項3に記載したように、原
子空孔過剰であるが成長欠陥のない領域から格子間シリ
コン原子過剰であるがその凝集体のない領域への遷移点
が結晶の径方向によって変化する場合には、その遷移点
に対応する遷移引き上げ速度の中で最も小さい遷移引き
上げ速度(Pc.min)と、格子間シリコン原子過剰である
がその凝集体の存在しない領域から格子間シリコン原子
の凝集体が存在する領域への遷移点に対応する遷移引き
上げ速度の中で最も大きい遷移引き上げ速度(Pi.max)
との間で、結晶引き上げ速度を制御しながら結晶を育成
するようにする必要がある。
【0032】通常、原子空孔過剰であるが成長欠陥のな
い領域から格子間シリコン原子過剰であるがその凝集体
のない領域への遷移点は、結晶の径方向によって変化す
ることが多く、このような場合には、上記Pc.minと、P
i.maxとの間で結晶引き上げ速度を制御しながら結晶を
育成しなければ、ウエーハにした場合に全面を所望無欠
陥領域とすることが出来ない。
【0033】そして、請求項4に記載したように、原子
空孔過剰であるが成長欠陥のない領域から格子間シリコ
ン原子過剰であるがその凝集体のない領域への遷移点が
結晶の径方向によって変化する場合には、その遷移点に
対応する遷移引き上げ速度の中で最も大きい遷移引き上
げ速度(Pc.max)と最も小さい遷移引き上げ速度(Pc.m
in)との差のPc.minに対する割合を0%〜7%とするよ
うにし、また、請求項5に記載したように、シリコン融
液と結晶との界面直上の結晶成長軸方向温度勾配G の半
径方向での最大値Gmaxと最小値Gminとの差のGminに対す
る割合を20%以下とするようにする。
【0034】このように、遷移点が結晶の径方向によっ
て変化する場合には、上記Pc.maxおよびPc.minの条件、
あるいはGmaxとGminとの条件とすることによって、格子
間シリコン原子過剰であるがその凝集体の存在しない領
域のみの所望品質の結晶を引き上げるための引き上げ速
度の制御が可能となる。
【0035】そして、本発明において、具体的なPcとPi
およびPc.maxとPc.minならびにPi.maxの値は、請求項6
に記載したように、予め行なう単結晶の引き上げ中に引
き上げ速度を漸次減少させながら結晶を育成し、育成さ
れた単結晶棒から、結晶中心軸を通り結晶成長軸方向に
平行に縦切りされた試料を切り出し、表面加工歪みを除
去するためにエッチング処理を施し、これに酸素析出熱
処理を行なって、試料内の欠陥の分布を求めるか、少数
キャリアのライフタイムの測定を行い、試料内のライフ
タイムの分布を求めることにより決定するようにする。
【0036】このような方法によれば、原則としてどの
ような炉内保温構造の引き上げ機においても、PcとPiお
よびPc.maxとPc.minならびにPi.maxを、簡単かつ正確に
決定することができる。しかも、複雑な計算や不確定要
素、不正確な前提に基づくシミユレーション等は一切必
要なく、得られた値に従って引き上げ速度を制御して結
晶を育成すれば、確実に所望品質の結晶を得ることが出
来る。
【0037】したがって、本発明の方法によって、格子
間シリコン原子過剰であるがその凝集体の存在しない領
域のみの品質を有するシリコン単結晶(請求項7)を効
率よく得ることができ、このシリコン単結晶から得られ
るシリコン単結晶ウエーハ(請求項8)は、請求項9の
ように、ウエーハ全域において格子間シリコン原子を過
剰に含有し、過剰な原子空孔に起因する異常酸素析出領
域を含まず、原子空孔の凝集体である成長欠陥および格
子間シリコン原子の凝集体、ならびに熱酸化処理を施し
た際に形成される酸化誘起積層欠陥の核となる結晶欠陥
を含有しないシリコン単結晶ウエーハとなる。
【0038】以下、本発明につき更に詳細に説明する。
本発明では、まず結晶引き上げ速度に対する点欠陥の種
類の遷移点および成長欠陥領域の遷移点ならびにリング
OSF 領域の遷移点を次のようにして決める。すなわち、
結晶引き上げ中に単位長さあたりの引き上げ速度の変化
量γ(mm/min/cm )を一定にして引き上げ速度を漸次減
少させながら結晶を育成し、結晶中心軸を通り、結晶成
長軸方向に平行に縦切りされた試料を作製する。この試
料を、切断時に導入される加工歪みを除去するために、
フッ酸(HF)と硝酸(HNO3)からなる混酸溶液に浸漬
する。次に、試料に酸素析出熱処理を施し、X線トポグ
ラフ法による解析を行い、試料内の欠陥の分布を調べる
か、あるいは、少数キャリアのライフタイム法による測
定を行い、試料内のライフタイムの分布を調べることに
よって、各遷移点を分布図より決定することができる。
【0039】上記の方法においては、単位長さあたりの
引き上げ速度の変化量を一定にして引き上げ速度を漸次
減少させたが、その変化量を一定にすることは必ずしも
必要な要件ではない。しかし、変化量を一定とした方
が、各条件で育成される結晶を相対的に評価するには都
合がよい。
【0040】こうして求めた欠陥分布図の一例を図2に
示す。領域Aは成長欠陥FPD の形成される領域である。
これは、上述の試料で酸素析出熱処理を施されていない
試料にセコエッチングを施し、表面を観察することによ
って確認できる。領域BはリングOSF が形成される領域
である。領域Cは成長欠陥のFPD とLEP が観察されない
領域で無欠陥領域であるが、酸素析出が起こる領域であ
る。領域Dも成長欠陥のFPD とLEP が観察されない領域
で無欠陥領域であるが、酸素析出がほとんど起こらない
領域である(本発明の所望品質領域)。領域EはLEP が
形成し始める領域であり、わずかに酸素析出が起こって
いる。領域Fは成長欠陥のLEP が観察される領域であ
り、酸素析出がほとんど起こらない領域である。
【0041】X線トポグラフ像のコントラストの強弱と
少数キャリアのライフタイムの大小を各領域で比較する
ことによって、酸素析出量の大小を比較すると、大きい
順に、領域C,領域A,領域E,領域B,領域DとFと
なる。前述したように、格子間シリコン原子が過剰にな
ると酸素析出は抑制されることから、酸素析出が抑制さ
れた領域DとEとFが格子間シリコン原子が過剰な領域
であると判定できる。したがって、無欠陥領域の中に格
子間シリコン原子過剰領域と原子空孔過剰領域があり、
その境界を酸素析出量の差あるいは少数キャリアのライ
フタイムの測定から判定できる。本発明の製造方法で
は、まずこうして欠陥分布図を求め、各引き上げ速度因
子を知るようにする。
【0042】次に、本発明のシリコン単結晶の製造方法
およびこれから得られるシリコン単結晶、シリコン単結
晶ウエーハについて詳述する。図2に示された無欠陥領
域の領域Cと領域Dに相当する引き上げ速度にて作製さ
れた数多くの試料について、酸素析出量を調べると図3
のようになる。白丸で示された領域Cの酸素析出は、析
出量が多いとともにばらつきも大きい。黒丸で示された
領域Dの酸素析出は、抑制され析出量が少ないととも
に、ばらつきも小さく、初期酸素濃度だけでほぼ析出量
が決まるという理想的な挙動を示めしている。
【0043】したがって、本発明では、この領域Dの範
囲内で結晶を引き上げれば、所望品質のシリコン単結
晶、シリコン単結晶ウエーハを得ることができることに
なる。すなわち、チョクラルスキー法によって育成され
るシリコン単結晶およびシリコン単結晶ウエーハであ
り、全域において格子間シリコン原子を過剰に含有し、
過剰な原子空孔に起因する異常酸素析出領域を含まず、
原子空孔の凝集体である成長欠陥および格子間シリコン
原子の凝集体、ならびに熱酸化処理を施した際に形成さ
れる酸化誘起積層欠陥の核となる結晶欠陥を含有しない
シリコン単結晶およびシリコン単結晶ウエーハが実現さ
れる。
【0044】これを、引き上げ速度で言うと、図2にお
いて、領域Cと領域Dとの境界で、原子空孔過剰である
が成長欠陥のない領域、すなわち、異常酸素析出領域か
ら格子間シリコン原子過剰であるがその凝集体の存在し
ない領域への遷移が起こり、そのときの引き上げ速度を
Pcとする。領域Dと領域Eとの境界で、格子間シリコン
原子過剰であるが凝集体の存在しない領域から、格子間
シリコン原子の凝集体の存在する領域への遷移が起こ
り、そのときの引き上げ速度をPiとする。
【0045】すると、本発明のD領域のみの所望品質を
持った、シリコン単結晶およびシリコン単結晶ウエーハ
は、結晶引き上げ速度を、原子空孔過剰であるが成長欠
陥のない領域、すなわち異常酸素析出領域から格子間シ
リコン原子過剰であるがその凝集体の存在しない領域へ
の遷移が起こる遷移引き上げ速度Pcと格子間シリコン原
子過剰であるがその凝集体の存在しない領域から格子間
シリコン原子の凝集体が存在する領域への遷移引き上げ
速度Piとの間で制御しながら育成するという方法によっ
て製造できる。
【0046】このような操作を各炉内保温構造で行なえ
ば、原則として、どのような引き上げ装置、炉内構造に
おいても、Pc,Piを見出し、これらの範囲内に引き上げ
速度を制御して結晶成長を行なって、本発明品質のシリ
コン単結晶およびシリコン単結晶ウエーハを得ることが
できる。しかも、引き上げ速度の制御であるから、通常
の引き上げ装置で行なわれているものを用いれば良く、
本発明の実施に当って特別な装置を用いる必要は必ずし
もない。
【0047】ただし、図2のようになるのは、炉内保温
構造が最適化された場合であるが、現実には遷移引き上
げ速度PcおよびPiは結晶の径方向で変化する場合が多
い。このように遷移引き上げ速度が結晶の径方向で変化
するもののうち、異なる典型例を示したのが図4(a)
(b)(c)である。これらは3種類の異なる炉内保温
構造を有し、それぞれ上述した方法により、結晶半径を
x 軸とし、引き上げ速度をy 軸として結晶欠陥の分布図
を求めたものである。
【0048】これらの炉内の保温構造の相対的相違を表
す指標として、FEMAG シミュレーションソフトによって
求めた、シリコン融液と結晶との界面直上の結晶成長軸
方向温度勾配G を用いる。その結晶表面(周辺部)の値
(Gs)と結晶中心の値(Gc)の差ΔG の結晶中心の値と
結晶表面の値の小さい方の値に対する比をηとすると、
それぞれその値が大きく異なることがわかった。
【0049】すなわち、図4(a)は、結晶表面の成長
軸方向温度勾配が結晶中心の成長軸方向温度勾配よりも
大きい場合で、η=0.357 である。図4(b)は、結晶
表面の成長軸方向温度勾配が結晶中心の成長軸方向温度
勾配よりもわずかに大きい場合で、η=0.091 である。
図4(c)は、結晶表面の成長軸方向温度勾配が結晶中
心の成長軸方向温度勾配よりも小さい場合で、η=−0.
362 である。
【0050】これを見ると、図4(a)の場合には、結
晶半径方向の全域にわたって、領域Dの中に入る引き上
げ速度はない。図4(b)に示した場合、すなわち、η
が正で小の場合に図2の理想分布に近くなる。図4
(c)の場合には、(a)と同様に、結晶半径方向の全
域にわたって、領域Dの中に入る引き上げ速度はない。
【0051】このように、原子空孔過剰であるが成長欠
陥のない領域から格子間シリコン原子過剰であるがその
凝集体のない領域への遷移点が結晶の径方向によって変
化する場合には、その遷移点に対応する遷移引き上げ速
度の中で最も小さい遷移引き上げ速度(Pc.min)と、格
子間シリコン原子過剰であるがその凝集体の存在しない
領域から格子間シリコン原子の凝集体が存在する領域へ
の遷移点に対応する遷移引き上げ速度の中で最も大きい
遷移引き上げ速度(Pi.max)との間で制御しながら結晶
を育成するようにする必要がある。
【0052】そして、図4(b)に示した例に比較的近
いηの値を与える炉内保温構造について、数多く調べた
ところ、結晶半径方向の全域にわたって、領域Dの中に
入る引き上げ速度が存在するためには、その遷移点に対
応する遷移引き上げ速度の中で最も大きい遷移引き上げ
速度(Pc.max)と最も小さい遷移引き上げ速度(Pc.mi
n)との差のPc.minに対する割合を0%〜7%とするこ
とが必要であることが判明した。
【0053】また、結晶半径方向の全域にわたって、領
域Dの中に入る引き上げ速度が存在する条件を、結晶成
長軸方向温度勾配の条件で言うと、シリコン融液と結晶
との界面直上の結晶成長軸方向温度勾配の半径方向での
最大値Gmaxと最小値Gminとの差のGminに対する割合を20
%以下とすることが必要であることが判明した。
【0054】すなわち、図5は、いろいろな炉内保温構
造において、引き上げ速度を一定の変化量で漸次減少さ
せて結晶を育成し、領域Dを実現する引き上げ速度範囲
△P= Pc.min −Pi.maxとηとの関係を調べた結果を表
す図である。この図を見ると、ηが正であるか負である
かを問わず、20%以下でなければ、△P が0になって
しまうことがわかる。
【0055】そして、結晶成長中、結晶全長にわたっ
て、引き上げ速度P をPcとPiの間、あるいはPc.minとP
i.maxの間で制御しつつ引き上げれば、1本の単結晶棒
の全部が本発明の格子間シリコン原子過剰であるがその
凝集体の存在しない領域のみの結晶とすることができ
る。
【0056】こうして得られる、本発明のシリコン単結
晶およびシリコン単結晶ウエーハは、全域において格子
間シリコン原子が過剰に含有されているために、過剰な
原子空孔に起因する異常酸素析出が起こらず、熱処理に
よる酸素析出量が初期酸素濃度だけによって決まる酸素
析出挙動を示す。したがって、初期酸素濃度を規定する
ことによって、デバイスプロセスの熱処理工程で形成さ
れる酸素析出量を決めることができるために、酸素析出
量のばらつきを低減することができる。また、過度に酸
素析出が起こるウエーハを含んでいないために、デバイ
ス熱プロセスの設計が容易になる。
【0057】これに加えて、原子空孔の凝集体であるFP
D や格子間シリコン原子の凝集体であるLEP (転位ルー
プおよびそのクラスターと考えられている)の成長欠陥
と酸化誘起積層欠陥の核を含まないために、デバイスの
接合リーク不良および酸化膜の耐圧不良が低減される。
当然、酸素析出量が制御し易いために、過度の酸素析出
を排除でき、酸素析出物起因の接合リーク不良と酸化膜
耐圧不良も低減することができる。
【0058】ところで近年、表層近傍の酸素析出物を溶
解するために、水素雰囲気中高温熱処理が施されること
があるが、高温であるためにウエーハに臨界せん断応力
以上の熱応力がかかりスリップという転位が形成された
り、熱処理炉内の部材からの金属汚染が起こり、歩留ま
りが低く生産性に問題がある。また水素雰囲気中高温熱
処理によっては、表面から数ミクロンの深さまでの成長
欠陥FPD (COP ともいう)が消滅するだけである。しか
も、成長欠陥LEP は、この水素熱処理では表層において
も消滅しない。したがって、本発明のウエーハは、この
ような水素雰囲気中高温熱処理を施したウエーハよりも
高品質である。
【0059】一方、本発明では、育成された結晶中の酸
素析出核が比較的少なく、その後の熱処理による酸素析
出も抑制されるために、酸素析出物を利用するイントリ
ンシックゲッタリング法には不適切と考えるかもしれな
い。しかし、一般にウエーハ作製工程では、結晶冷却中
に形成される酸素ドナーを消去するために650 ℃等の低
温によって熱処理が施されることは良く知られており、
このときの時間を調整することによって、デバイス熱プ
ロセス中に必要な酸素析出量を調整することができるた
めに全く問題とはならないし、近年のデバイスプロセス
はよりクリーン化しており必要酸素析出量も減少してい
る。しかも、650 ℃の熱処理時間を決定する際に、本発
明のウエーハならば酸素析出量のばらつきが小さいため
に、初期酸素濃度さえ測定しておけば、一義的に熱処理
時間を設定できるという効果もある。
【0060】本発明のシリコン単結晶の製造方法では、
解析機関によって異なる値を与える温度勾配G を用いな
くとも済むために、共通性と一般性がある。すなわち、
引き上げ速度を漸次減少させて結晶を育成して、結晶半
径方向位置と引き上げ速度に対する欠陥分布を調べ、P
c、Pi、Pc.max、Pc.min, Pi.max, Pi.minなどを求めれ
ば、これを単純に相対比較することができる。全く新し
く設計される、引き上げ装置、炉内保温構造に対して
も、同様に引き上げ速度を漸次減少させて結晶を育成し
て、結晶半径方向位置と引き上げ速度に対する欠陥分布
を調べ、△P = Pc.min −Pi.maxの大小によって本発明
のシリコン単結晶の製造へのその装置、炉内保温構造の
適合、不適合を判定できる。また、図5に示したよう
に、△P = Pc.min −Pi.maxとη=(Gs−Gc)/min
{Gs、Gc}との関係から、△P を大きくするためには、
GcあるいはGsを大きくするべきか小さくするべきかが判
定でき、より理想的な引き上げ装置、炉内保温構造を設
計することが容易になる。
【0061】一般に、結晶の成長とともに、引き上げ速
度P をPcとPi、あるいは、Pc.minとPi.maxの間で、一定
にするか、あるいは徐々に小さくすることによって、結
晶全長にわたって本発明のシリコン単結晶を製造するこ
とができる。これは、結晶の成長とともに、より結晶が
冷えにくくなるために、成長軸方向界面直上温度勾配G
が一定になるか、相対的に小さくなることから、前述の
ボロンコフ提唱理論の中のパラメーターP/G がほぼ一定
になることと関係していると考えられる。すなわち、温
度勾配G は結晶成長とともに一定であるか、小さくなる
ため、引き上げ速度P も結晶成長とともに、一定にする
か、徐々に小さくする必要があるものと考えられる。
【0062】
【発明の実施の形態】以下、本発明の実施の形態を、実
施例を挙げて説明するが、本発明はこれらに限定される
ものではない。
【0063】
【実施例】以下に本発明の実施例を説明する。まず、本
実施例で使用したCZ法による単結晶引き上げ装置の構
成例を図6により説明する。図6に示すように、この単
結晶引き上げ装置30は、引き上げ室31と、引き上げ
室31中に設けられたルツボ32と、ルツボ32の周囲
に配置されたヒータ34と、ルツボ32を回転させるル
ツボ保持軸33及びその回転機構(図示せず)と、シリ
コンの種結晶5を保持するシードチャック6と、シード
チャック6を引き上げるケーブル7と、ケーブル7を回
転又は巻き取る巻取機構(図示せず)を備えて構成され
ている。ルツボ32は、その内側のシリコン融液(湯)
2を収容する側には石英ルツボが設けられ、その外側に
は黒鉛ルツボが設けられている。また、ヒータ34の外
側周囲には断熱材35が配置されている。
【0064】また、本発明の製造方法に関わる製造条件
を充足するために、結晶の固液界面の外周に環状の固液
界面断熱材8を、整流筒9の下端部に設けている。この
固液界面断熱材8は、その下端とシリコン融液2の湯面
3との間に3〜10cmの隙間10を設けて設置されて
いる。また、引き上げ室31の水平方向外側には、シリ
コン融液に磁場を印加して対流を抑制する、磁石36が
配置されている。
【0065】上記図6のような装置を用い、直径22イ
ンチの石英ルツボにシリコン多結晶原料を110kg 充填
し、石英ルツボの外側に設置されたグラファイト製ヒー
タに通電して、シリコン原料を溶融した。結晶への輻射
熱遮蔽用とガス整流用に、シリコン融液上方に設置され
た固液界面断熱材8の下端とシリコン融液2の湯面3と
の距離を5cmに設定した。
【0066】そして、シリコン単結晶の種結晶5の先端
をシリコン融液に浸漬し、なじませた後、種結晶を徐々
に引き上げ、種結晶に連なりネック部と呼ばれる部位を
作製し、次いで直径を徐々に広げ所望の直径になった時
点で、直径の増大を止め、一定の直径で成長させた。こ
のときの所望の直径は200 mmとした。
【0067】所定の直胴長さになった時点で、引き上げ
速度を0.7 mm/minから、単位長さあたりの引き上げ速度
の変化量γを0.005 mm/min/cm として、徐々に引き上げ
速度P を下げた。結晶育成中は、融液と固液界面断熱材
8との間隔を一定に保つように石英ルツボを徐々に押し
上げた。また、融液対流による温度変動を抑え引き上げ
速度の変動を抑制するために、育成中は4000Gの水
平磁場を印加した。このときの炉内保温構造について、
FEMAG による伝熱解析より求めた融液直上成長軸方向の
温度勾配は、結晶表面で最も大きく、結晶中心で最も小
さく、η=(Gs−Gc)/min {Gs、Gc}の値は0.093 で
あった。
【0068】結晶育成後、結晶成長軸と平行に直径位置
で、厚さ2 mmの試料を2 枚切り出した。この試料を、フ
ッ酸(HF)と硝酸(HNO3)からなる混酸溶液中に浸漬
し、切断時に導入された加工歪みを除去した。そして、
一枚については、セコエッチングによる選択エッチング
を30分間施すことによって、成長欠陥を腐食させ、成長
欠陥のFPD (原子空孔の凝集体)とLEP (格子間シリコ
ン原子の凝集体)の密度を検査した。残る一枚について
は、800 ℃/ 4 h (N2)+1000℃/ 16 h (O2) の析出熱処
理を施した。析出熱処理については、いろいろなシーケ
ンスがあるが、成長したままの結晶に含まれる酸素析出
核の密度を保存して成長させるためには、このシーケン
スが最も適している。この析出熱処理後に少数キャリア
のライフタイムを調べ、X線トポグラフ撮影を行った。
【0069】欠陥の領域と酸素析出量の高低に対応する
X線トポグラフのコントラストの強弱から求めた欠陥分
布図を図7に示す。図7において、縦軸は結晶の成長軸
方向の位置、換言すればその位置に対応する引き上げ速
度を表す。横軸は結晶の半径方向の位置を表す。領域A
は成長欠陥FPD の領域、領域BはリングOSF の領域、領
域Cは無欠陥であるが酸素析出量の高い領域、領域Dは
無欠陥であり、かつ酸素析出量の低い領域(本発明品質
領域)、領域Eは酸素析出がわずかに起こる領域、領域
Fは成長欠陥LEP の領域である。
【0070】図7には、ライフタイムの測定結果も併記
したが、領域Cのライフタイムは高密度の酸素析出物の
存在を反映して最も低い。一方、領域Dでは無欠陥であ
ることと、酸素析出物の形成が抑制されていることを反
映してライフタイムは最も高い。
【0071】この図7から、領域Cと領域Dの境界、す
なわち、原子空孔過剰であるが成長欠陥FPD のない領域
と格子間シリコン原子過剰であるがその凝集体のない領
域の境界のうち、最も遅く現れる点に対応するPc.minが
求まる。また、領域Dと領域Fとの境界、すなわち、領
域Eに相当する境界のうち、最も早く現れる点に対応す
るPi.maxが求まる。この場合、Pi.maxは結晶中心部での
値である。こうして求められた具体的値は、それぞれ Pc.min = 0.504 mm/min ,Pi.max = 0.488 mm/min ,Pc
= 0.510 mm/min であった。
【0072】次に、上記と同じ引き上げ装置、炉内保温
構造において、引き上げ速度を上で得られたPc.min =
0.504 mm/min とPi.max = 0.488 mm/min の間に制御し
つつ結晶を育成した。できた結晶を上記と同様にして成
長欠陥を調べたところ、引き上げ速度が制御された結晶
直胴の全域が、成長欠陥とリングOSF の核のない無欠陥
で酸素析出が抑制された領域Dになっていることを確認
できた。この結晶から採取された試料の酸素析出量は図
3の黒丸で示されている。
【0073】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【0074】例えば、上記実施形態においては、直径8
インチのシリコン単結晶を育成する場合につき例を挙げ
て説明したが、本発明は引き上げる結晶の直径にかかわ
らず適用出来るもので、直径6インチ以下、あるいは、
直径8〜16インチあるいはそれ以上のシリコン単結晶
の育成においても適用でき、効果を奏するものであるこ
とは言うまでもない。
【0075】また、本発明は、引き上げ速度の制御がで
きれば、いかなる引き上げ装置、炉内構造の装置におい
ても適用可能であり、シリコン融液への磁場の印加の有
無も問われない。また、磁場を印加する場合において
も、印加される磁場は水平磁場に限られるものではな
く、いわゆる縦磁場、カスプ磁場等を印加する場合にも
適用できる。また、本発明品質であるD領域のみの結晶
を製造するには、引き上げ速度だけを制御する場合のみ
ならず、合わせて結晶中温度勾配G あるいはその他の因
子を制御するようにしても良く、本発明はこのような制
御をする場合を排除するものではない。
【0076】
【発明の効果】以上説明した通り、本発明のシリコン単
結晶およびシリコン単結晶ウエーハは、結晶冷却中に形
成される点欠陥の凝集体である成長欠陥(FPD 、COP と
呼ばれる空洞と転位ループおよびそのクラスター)およ
び酸化誘起積層欠陥の核を全域にわたって含まないため
に、酸化膜耐圧不良や接合リーク不良が低減されること
に加えて、全域が格子間シリコン原子過剰になっている
ことから異常(高密度)酸素析出が起こらないために、
ウエーハ間の酸素析出量のばらつきがなくデバイス熱プ
ロセスの設計が容易になるとともに、高密度な酸素析出
物が起こらないために、それに起因する接合リーク不良
が起こらない。したがって、高集積度の半導体素子の生
産歩留まりの向上に貢献する。また、本発明のシリコン
単結晶の製造方法では、シミュレーションから求める温
度勾配Gの値を用いずとも、引き上げ速度だけで本発明
のシリコン単結晶の実現条件を規定するため、本発明の
シリコン単結晶の製造方法には共通性と一般性があり、
広く利用できるという特徴があり、工業生産上大きな寄
与をする。
【図面の簡単な説明】
【図1】リングOSF 領域とLEP (転位ループとそのクラ
スター)領域との間に無欠陥領域の存在を示すデータの
スケッチ図である。
【図2】引き上げ速度を一定の変化量で漸次減少させて
育成した結晶について、横軸を結晶半径方向の位置とし
て、縦軸を引き上げ速度(結晶直胴部の位置)として欠
陥分布を描いた一例図である。
【図3】図2に示した無欠陥領域のうち領域Cと領域D
に適合する引き上げ速度で育成された結晶から採取され
た試料の酸素析出挙動を示した図である。領域Cが白
丸、領域Dが黒丸で表されている。
【図4】3種類の炉内保温構造において、引き上げ速度
を一定の変化量で漸次減少させて育成した結晶につい
て、横軸を結晶半径方向の位置として、縦軸を引き上げ
速度(結晶直胴部の位置)として欠陥分布を描いた図で
ある。(a)は結晶表面の成長軸方向温度勾配が結晶中
心の成長軸方向温度勾配よりも大きい場合、(b)は結
晶表面の成長軸方向温度勾配が結晶中心の成長軸方向温
度勾配よりもわずかに大きい場合、(c)は結晶表面の
成長軸方向温度勾配が結晶中心の成長軸方向温度勾配よ
りも小さい場合である。
【図5】いろいろな炉内保温構造において、引き上げ速
度を一定の変化量で漸次減少させて結晶を育成し、図2
の領域Dを実現する引き上げ速度範囲△P = Pc.min −
Pi.maxとηとの関係を調べた結果を表す図である。
【図6】実施例で使用したCZ法による単結晶引き上げ
装置の構成例図である。
【図7】実施例で得られた欠陥分布図とライフタイムの
値である。
【符号の説明】
1…成長単結晶棒、 2…シリコン融液、 3…湯面、 4…固液界面、 5…種結晶、 6…シードチャック、 7…ケーブル、 8…固液界面断熱材、 9…整流筒、 10…湯面と固液界面断熱材下端との隙間、 30…単結晶引き上げ装置、 31…引き上げ室、 32…ルツボ、 33…ルツボ保持軸、 34…ヒータ、 35…断熱材、 36…磁石。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 チョクラルスキー法によってシリコン単
    結晶を育成する際に、格子間シリコン原子過剰であるが
    その凝集体の存在しない領域で結晶を育成することを特
    徴とするシリコン単結晶の製造方法。
  2. 【請求項2】 チョクラルスキー法によってシリコン単
    結晶を育成する際に、結晶引き上げ速度を、原子空孔過
    剰であるが成長欠陥のない領域から格子間シリコン原子
    過剰であるがその凝集体の存在しない領域への遷移が起
    こる遷移引き上げ速度Pcと、格子間シリコン原子過剰で
    あるがその凝集体の存在しない領域から格子間シリコン
    原子の凝集体が存在する領域への遷移引き上げ速度Piと
    の間で制御しながら結晶を育成することを特徴とするシ
    リコン単結晶の製造方法。
  3. 【請求項3】 原子空孔過剰であるが成長欠陥のない領
    域から格子間シリコン原子過剰であるがその凝集体のな
    い領域への遷移点が結晶の径方向によって変化する場合
    には、その遷移点に対応する遷移引き上げ速度の中で最
    も小さい遷移引き上げ速度(Pc.min)と、格子間シリコ
    ン原子過剰であるがその凝集体の存在しない領域から格
    子間シリコン原子の凝集体が存在する領域への遷移点に
    対応する遷移引き上げ速度の中で最も大きい遷移引き上
    げ速度(Pi.max)との間で、結晶引き上げ速度を制御し
    ながら結晶を育成することを特徴とする請求項2に記載
    のシリコン単結晶の製造方法。
  4. 【請求項4】 原子空孔過剰であるが成長欠陥のない領
    域から格子間シリコン原子過剰であるがその凝集体のな
    い領域への遷移点が結晶の径方向によって変化する場合
    には、その遷移点に対応する遷移引き上げ速度の中で最
    も大きい遷移引き上げ速度(Pc.max)と最も小さい遷移
    引き上げ速度(Pc.min)との差のPc.minに対する割合を
    0%〜7%とすることを特徴とする請求項2または請求
    項3に記載のシリコン単結晶の製造方法。
  5. 【請求項5】 シリコン融液と結晶との界面直上の結晶
    成長軸方向温度勾配G の半径方向での最大値Gmaxと最小
    値Gminとの差のGminに対する割合を20%以下とすること
    を特徴とする請求項2ないし請求項4のいずれか1項に
    記載のシリコン単結晶の製造方法。
  6. 【請求項6】 請求項2ないし請求項5のいずれか1項
    に記載のシリコン単結晶の製造方法において、前記Pcと
    PiおよびPc.maxとPc.minならびにPi.maxを、予め行なう
    単結晶の引き上げ中に引き上げ速度を漸次減少させなが
    ら結晶を育成し、育成された単結晶棒から、結晶中心軸
    を通り結晶成長軸方向に平行に縦切りされた試料を切り
    出し、表面加工歪みを除去するためにエッチング処理を
    施し、これに酸素析出熱処理を行なって、試料内の欠陥
    の分布を求めるか、少数キャリアのライフタイムの測定
    を行い、試料内のライフタイムの分布を求めることによ
    り決定することを特徴とするシリコン単結晶の製造方
    法。
  7. 【請求項7】 請求項1ないし請求項6に記載した製造
    方法によって製造されたシリコン単結晶。
  8. 【請求項8】 請求項1ないし請求項6に記載した製造
    方法によって製造されたシリコン単結晶から得られるシ
    リコン単結晶ウエーハ。
  9. 【請求項9】 チョクラルスキー法によって育成される
    シリコン単結晶ウエーハであって、ウエーハ全域におい
    て格子間シリコン原子を過剰に含有し、過剰な原子空孔
    に起因する異常酸素析出領域を含まず、原子空孔の凝集
    体である成長欠陥および格子間シリコン原子の凝集体、
    ならびに熱酸化処理を施した際に形成される酸化誘起積
    層欠陥の核となる結晶欠陥を含有しないシリコン単結晶
    ウエーハ。
JP02141098A 1998-01-19 1998-01-19 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ Expired - Fee Related JP3955375B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP02141098A JP3955375B2 (ja) 1998-01-19 1998-01-19 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
US09/232,561 US6174364B1 (en) 1998-01-19 1999-01-15 Method for producing silicon monocrystal and silicon monocrystal wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02141098A JP3955375B2 (ja) 1998-01-19 1998-01-19 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ

Publications (2)

Publication Number Publication Date
JPH11199387A true JPH11199387A (ja) 1999-07-27
JP3955375B2 JP3955375B2 (ja) 2007-08-08

Family

ID=12054269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02141098A Expired - Fee Related JP3955375B2 (ja) 1998-01-19 1998-01-19 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ

Country Status (2)

Country Link
US (1) US6174364B1 (ja)
JP (1) JP3955375B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
WO2001036718A1 (fr) * 1999-11-12 2001-05-25 Shin-Etsu Handotai Co., Ltd. Plaquette de silicium, son procede de production et procede d'evaluation pour plaquette de silicium
US6254672B1 (en) 1997-04-09 2001-07-03 Memc Electronic Materials, Inc. Low defect density self-interstitial dominated silicon
US6284039B1 (en) 1998-10-14 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
US6328795B2 (en) 1998-06-26 2001-12-11 Memc Electronic Materials, Inc. Process for growth of defect free silicon crystals of arbitrarily large diameters
US6379642B1 (en) 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6555194B1 (en) 1997-04-09 2003-04-29 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US6846539B2 (en) 2001-01-26 2005-01-25 Memc Electronic Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6869478B2 (en) 2000-03-23 2005-03-22 Komatsu Denshi Kinzoku Kabushiki Kaisha Method for producing silicon single crystal having no flaw
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
WO2006117939A1 (ja) * 2005-04-26 2006-11-09 Komatsu Denshi Kinzoku Kabushiki Kaisha シリコンウェーハの製造方法
US7211141B2 (en) 2003-08-12 2007-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing a wafer
JP2009173536A (ja) * 2008-01-21 2009-08-06 Siltron Inc 高品質の半導体単結晶インゴットの製造装置及び方法
JP2010018499A (ja) * 2008-07-11 2010-01-28 Sumco Corp 単結晶の製造方法
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172391A (ja) * 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Sumco シリコン単結晶育成方法
US20060225639A1 (en) * 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
JP5125003B2 (ja) * 2006-06-26 2013-01-23 信越半導体株式会社 シリコン単結晶の製造システムおよびこれを用いたシリコン単結晶の製造方法
JP5993550B2 (ja) * 2011-03-08 2016-09-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN110389108A (zh) * 2019-08-16 2019-10-29 西安奕斯伟硅片技术有限公司 一种单晶硅缺陷区域的检测方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
IT1280041B1 (it) 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
EP0973963B1 (en) * 1997-04-09 2002-06-19 MEMC Electronic Materials, Inc. Low defect density silicon

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379642B1 (en) 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
US6896728B2 (en) 1997-04-09 2005-05-24 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US6254672B1 (en) 1997-04-09 2001-07-03 Memc Electronic Materials, Inc. Low defect density self-interstitial dominated silicon
US7229693B2 (en) 1997-04-09 2007-06-12 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6287380B1 (en) 1997-04-09 2001-09-11 Memc Electronic Materials, Inc. Low defect density silicon
US6409826B2 (en) 1997-04-09 2002-06-25 Memc Electronic Materials, Inc. Low defect density, self-interstitial dominated silicon
US6632278B2 (en) 1997-04-09 2003-10-14 Memc Electronic Materials, Inc. Low defect density epitaxial wafer and a process for the preparation thereof
US6555194B1 (en) 1997-04-09 2003-04-29 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US7442253B2 (en) 1997-04-09 2008-10-28 Memc Electronic Materials, Inc. Process for forming low defect density, ideal oxygen precipitating silicon
US6409827B2 (en) 1997-04-09 2002-06-25 Memc Electronic Materials, Inc. Low defect density silicon and a process for producing low defect density silicon wherein V/G0 is controlled by controlling heat transfer at the melt/solid interface
US6605150B2 (en) 1997-04-09 2003-08-12 Memc Electronic Materials, Inc. Low defect density regions of self-interstitial dominated silicon
US6913647B2 (en) 1998-06-26 2005-07-05 Memc Electronic Materials, Inc. Process for cooling a silicon ingot having a vacancy dominated region to produce defect free silicon
US6562123B2 (en) 1998-06-26 2003-05-13 Memc Electronic Materials, Inc. Process for growing defect-free silicon wherein the grown silicon is cooled in a separate chamber
US6328795B2 (en) 1998-06-26 2001-12-11 Memc Electronic Materials, Inc. Process for growth of defect free silicon crystals of arbitrarily large diameters
US6849901B2 (en) 1998-09-02 2005-02-01 Memc Electronic Materials, Inc. Device layer of a silicon-on-insulator structure having vacancy dominated and substantially free of agglomerated vacancy-type defects
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6342725B2 (en) 1998-09-02 2002-01-29 Memc Electronic Materials, Inc. Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof
US6743289B2 (en) 1998-10-14 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing low defect density single crystal silicon
US6284039B1 (en) 1998-10-14 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
US6652646B2 (en) 1998-10-14 2003-11-25 Memc Electronic Materials, Inc. Process for growing a silicon crystal segment substantially free from agglomerated intrinsic point defects which allows for variability in the process conditions
US6500255B2 (en) 1998-10-14 2002-12-31 Memc Electronic Materials, Inc. Process for growing silicon crystals which allows for variability in the process conditions while suppressing the formation of agglomerated intrinsic point defects
US6565649B2 (en) 1998-10-14 2003-05-20 Memc Electronic Materials, Inc. Epitaxial wafer substantially free of grown-in defects
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
US7097718B2 (en) 1998-10-14 2006-08-29 Memc Electronic Materials, Inc. Single crystal silicon wafer having an epitaxial layer substantially free from grown-in defects
US6544490B1 (en) 1999-11-12 2003-04-08 Shin-Etsu Handotai Co., Ltd. Silicon wafer and production method thereof and evaluation method for silicon wafer
WO2001036718A1 (fr) * 1999-11-12 2001-05-25 Shin-Etsu Handotai Co., Ltd. Plaquette de silicium, son procede de production et procede d'evaluation pour plaquette de silicium
KR100774607B1 (ko) * 1999-11-12 2007-11-09 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼의 평가방법
US6869478B2 (en) 2000-03-23 2005-03-22 Komatsu Denshi Kinzoku Kabushiki Kaisha Method for producing silicon single crystal having no flaw
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US7217320B2 (en) 2001-01-26 2007-05-15 Memc Electronics Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
US6846539B2 (en) 2001-01-26 2005-01-25 Memc Electronic Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
US7211141B2 (en) 2003-08-12 2007-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing a wafer
JP2006306640A (ja) * 2005-04-26 2006-11-09 Komatsu Electronic Metals Co Ltd シリコンウェーハの製造方法
WO2006117939A1 (ja) * 2005-04-26 2006-11-09 Komatsu Denshi Kinzoku Kabushiki Kaisha シリコンウェーハの製造方法
US8864906B2 (en) 2005-04-26 2014-10-21 Sumco Techxiv Kabushiki Kaisha Method for producing silicon wafer
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth
US8673248B2 (en) 2006-05-19 2014-03-18 Memc Electronic Materials, Inc. Silicon material with controlled agglomerated point defects and oxygen clusters induced by the lateral surface
JP2009173536A (ja) * 2008-01-21 2009-08-06 Siltron Inc 高品質の半導体単結晶インゴットの製造装置及び方法
JP2010018499A (ja) * 2008-07-11 2010-01-28 Sumco Corp 単結晶の製造方法

Also Published As

Publication number Publication date
US6174364B1 (en) 2001-01-16
JP3955375B2 (ja) 2007-08-08

Similar Documents

Publication Publication Date Title
JP3955375B2 (ja) シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
US6893499B2 (en) Silicon single crystal wafer and method for manufacturing the same
CN103147122B (zh) 控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成
US6869478B2 (en) Method for producing silicon single crystal having no flaw
JP4224966B2 (ja) シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
JP2000001391A (ja) シリコン単結晶ウエーハ及びその製造方法
US9650725B2 (en) Method for manufacturing a defect-controlled low-oxygen concentration silicon single crystal wafer
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP4020987B2 (ja) ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
JPWO2002002852A1 (ja) シリコン単結晶ウエーハおよびその製造方法
JP4699675B2 (ja) アニールウェーハの製造方法
JPH11147786A (ja) 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3787472B2 (ja) シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
CN114318500A (zh) 一种用于拉制单晶硅棒的拉晶炉、方法及单晶硅棒
US6245430B1 (en) Silicon single crystal wafer and manufacturing method for it
JPH11199386A (ja) シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JP2000154093A (ja) 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4701738B2 (ja) 単結晶の引上げ方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP4218080B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP2001089294A (ja) 点欠陥の凝集体が存在しないシリコン単結晶の連続引上げ法
JP5282762B2 (ja) シリコン単結晶の製造方法
JP4082394B2 (ja) シリコンウエーハの評価方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees