JPH11204663A - フラッシュメモリおよびその製造方法 - Google Patents
フラッシュメモリおよびその製造方法Info
- Publication number
- JPH11204663A JPH11204663A JP10001690A JP169098A JPH11204663A JP H11204663 A JPH11204663 A JP H11204663A JP 10001690 A JP10001690 A JP 10001690A JP 169098 A JP169098 A JP 169098A JP H11204663 A JPH11204663 A JP H11204663A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- floating gate
- oxide film
- flash memory
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ディスターブ現象の発生を低減
し、長期信頼性に優れたフラッシュメモリおよびその製
造方法を提供することを目的とする。 【解決手段】 互いに絶縁されたフローティングゲート
１２、コントロールゲート１１および消去ゲート１３を
備え、データの消去が、前記フローティングゲートのコ
ーナーのエッジから、絶縁膜を介して対面する前記消去
ゲートへ電子が引き抜かれることによって行われるフラ
ッシュメモリにおいて、前記フローティングゲートと消
去ゲートの間の絶縁膜が、そのコーナー部分において均
一な膜厚に形成されていることを特徴とするフラッシュ
メモリ。
し、長期信頼性に優れたフラッシュメモリおよびその製
造方法を提供することを目的とする。 【解決手段】 互いに絶縁されたフローティングゲート
１２、コントロールゲート１１および消去ゲート１３を
備え、データの消去が、前記フローティングゲートのコ
ーナーのエッジから、絶縁膜を介して対面する前記消去
ゲートへ電子が引き抜かれることによって行われるフラ
ッシュメモリにおいて、前記フローティングゲートと消
去ゲートの間の絶縁膜が、そのコーナー部分において均
一な膜厚に形成されていることを特徴とするフラッシュ
メモリ。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置であるフラッシュメモリに関し、特に消去の際に
フローティングゲートから電子を引き抜くための消去ゲ
ートを備えたフラッシュメモリおよびその製造方法に関
する。
憶装置であるフラッシュメモリに関し、特に消去の際に
フローティングゲートから電子を引き抜くための消去ゲ
ートを備えたフラッシュメモリおよびその製造方法に関
する。
【０００２】
【従来の技術】従来より、フローティングゲートに対す
るデータの書き込み動作時と読み出し動作時に制御を行
うコントロールゲートと、コントロールゲートとは別に
フローティングゲートに対して消去動作を行う消去ゲー
トを備えたフラッシュメモリが知られている。
るデータの書き込み動作時と読み出し動作時に制御を行
うコントロールゲートと、コントロールゲートとは別に
フローティングゲートに対して消去動作を行う消去ゲー
トを備えたフラッシュメモリが知られている。
【０００３】このフラッシュメモリの平面図を図５に示
す。また、図５中のｘ−ｘ断面図を図６に示す。このフ
ラッシュメモリは、ｐ型シリコン基板１の表面に素子分
離用酸化膜２で分離された活性領域が設けられており、
ソース領域１４ａとドレイン領域１４ｂの間のチャネル
領域の上部にゲート絶縁膜３を隔ててフローティングゲ
ート１２が設けられている。その上部に絶縁膜８を介し
てワード線であるコントロールゲート１１がライン状に
設けられている。また、消去ゲート１３が、フローティ
ングゲート１２の端に重なるように設けられている。
す。また、図５中のｘ−ｘ断面図を図６に示す。このフ
ラッシュメモリは、ｐ型シリコン基板１の表面に素子分
離用酸化膜２で分離された活性領域が設けられており、
ソース領域１４ａとドレイン領域１４ｂの間のチャネル
領域の上部にゲート絶縁膜３を隔ててフローティングゲ
ート１２が設けられている。その上部に絶縁膜８を介し
てワード線であるコントロールゲート１１がライン状に
設けられている。また、消去ゲート１３が、フローティ
ングゲート１２の端に重なるように設けられている。
【０００４】このようなフラッシュメモリにおいて、デ
ータが書き込まれた状態は、フローティングゲートに電
子が注入された状態で、メモリトランジスタのしきい値
電圧が高い状態である。一方、消去状態は、フローティ
ングゲートから電子が放出された状態で、メモリトラン
ジスタのしきい値が低い状態である。
ータが書き込まれた状態は、フローティングゲートに電
子が注入された状態で、メモリトランジスタのしきい値
電圧が高い状態である。一方、消去状態は、フローティ
ングゲートから電子が放出された状態で、メモリトラン
ジスタのしきい値が低い状態である。
【０００５】このフラッシュメモリでの消去は、Ｆ−Ｎ
（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル電流を用
い、フローティングゲートのコーナーのエッジ部分から
消去ゲートによって電子を引き抜くことによって行う。
（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル電流を用
い、フローティングゲートのコーナーのエッジ部分から
消去ゲートによって電子を引き抜くことによって行う。
【０００６】図７に示すように、消去ゲート１３の電位
を高くすると、フローティングゲート１２と消去ゲート
１３の間の絶縁膜１０（以下、略してＦＧ−ＥＧ間絶縁
膜ともいう）の中に電気力線２１で示す電界が生ずる。
絶縁膜が平行であるところに比べフローティングゲート
１２のコーナーのエッジ１５には、図のように電界が集
中するので、実効的な絶縁膜膜厚が減少しエッジ１５部
分を通してトンネル現象により、フローティングゲート
１２から消去ゲート１３へ電子が移動する。
を高くすると、フローティングゲート１２と消去ゲート
１３の間の絶縁膜１０（以下、略してＦＧ−ＥＧ間絶縁
膜ともいう）の中に電気力線２１で示す電界が生ずる。
絶縁膜が平行であるところに比べフローティングゲート
１２のコーナーのエッジ１５には、図のように電界が集
中するので、実効的な絶縁膜膜厚が減少しエッジ１５部
分を通してトンネル現象により、フローティングゲート
１２から消去ゲート１３へ電子が移動する。
【０００７】一方、読み出しや書き込み等の消去以外の
動作のときには、消去ゲートの電位が下がるが、エッジ
の対面の消去ゲート側の湾曲部分１６ではＦＧ−ＥＧ絶
縁膜の平行部分１７よりむしろ電界が緩和されているの
で、理想的にはエッジ１５を通して電子が流れることは
なく、また平行部分１７を通しても電子が流れることは
ない。つまり、消去ゲートは消去専用のゲートとして機
能する。
動作のときには、消去ゲートの電位が下がるが、エッジ
の対面の消去ゲート側の湾曲部分１６ではＦＧ−ＥＧ絶
縁膜の平行部分１７よりむしろ電界が緩和されているの
で、理想的にはエッジ１５を通して電子が流れることは
なく、また平行部分１７を通しても電子が流れることは
ない。つまり、消去ゲートは消去専用のゲートとして機
能する。
【０００８】
【発明が解決しようとする課題】従来ＦＧ−ＥＧ絶縁膜
の形成は、ポリシリコンで形成されたフローティングゲ
ートを熱酸化することで行っていた。しかしながら、熱
酸化によって形成された酸化シリコン膜は、図８に示す
ようにエッジ部分の膜厚が通常薄くなる。エッジ部分が
薄くなると、消去以外の動作によりフローティングゲー
トの電位が上がったとき、例えば読み出しを繰り返した
ときに、薄いエッジ部分を通して次第に電子が注入さ
れ、データが書き込み状態に変わってしまう問題（ディ
スターブ現象と呼ばれている。）があった。
の形成は、ポリシリコンで形成されたフローティングゲ
ートを熱酸化することで行っていた。しかしながら、熱
酸化によって形成された酸化シリコン膜は、図８に示す
ようにエッジ部分の膜厚が通常薄くなる。エッジ部分が
薄くなると、消去以外の動作によりフローティングゲー
トの電位が上がったとき、例えば読み出しを繰り返した
ときに、薄いエッジ部分を通して次第に電子が注入さ
れ、データが書き込み状態に変わってしまう問題（ディ
スターブ現象と呼ばれている。）があった。
【０００９】一方、熱酸化膜を厚く形成しようとする
と、フローティングゲートのコーナーのエッジ部分が丸
くなることによって、消去の際の電界集中が低下してし
まい消去が十分に行えない問題が生ずる。
と、フローティングゲートのコーナーのエッジ部分が丸
くなることによって、消去の際の電界集中が低下してし
まい消去が十分に行えない問題が生ずる。
【００１０】本発明は、このような問題に鑑みてなされ
たものであり、前述のディスターブ現象の発生を低減
し、長期信頼性に優れたフラッシュメモリおよびその製
造方法を提供することを目的とする。
たものであり、前述のディスターブ現象の発生を低減
し、長期信頼性に優れたフラッシュメモリおよびその製
造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、互いに絶縁さ
れたフローティングゲート、コントロールゲートおよび
消去ゲートを備え、データの消去が、前記フローティン
グゲートのコーナーのエッジから、絶縁膜を介して対面
する前記消去ゲートへ電子が引き抜かれることによって
行われるフラッシュメモリにおいて、前記フローティン
グゲートと消去ゲートの間の絶縁膜が、そのコーナー部
分において均一な膜厚に形成されていることを特徴とす
るフラッシュメモリに関する。
れたフローティングゲート、コントロールゲートおよび
消去ゲートを備え、データの消去が、前記フローティン
グゲートのコーナーのエッジから、絶縁膜を介して対面
する前記消去ゲートへ電子が引き抜かれることによって
行われるフラッシュメモリにおいて、前記フローティン
グゲートと消去ゲートの間の絶縁膜が、そのコーナー部
分において均一な膜厚に形成されていることを特徴とす
るフラッシュメモリに関する。
【００１２】前記フローティングゲートはポリシリコン
からなり、前記フローティングゲート−消去ゲート間絶
縁膜が酸化シリコン膜または酸化窒化シリコン膜からな
ることが好ましい。
からなり、前記フローティングゲート−消去ゲート間絶
縁膜が酸化シリコン膜または酸化窒化シリコン膜からな
ることが好ましい。
【００１３】また、本発明は互いに絶縁されたフローテ
ィングゲート、コントロールゲートおよび消去ゲートを
備え、データの消去が、前記フローティングゲートのコ
ーナーのエッジから、絶縁膜を介して対面する前記消去
ゲートへ電子が引き抜かれることによって行われるフラ
ッシュメモリの製造方法において、ポリシリコンを用い
てコーナーが露出したフローティングゲートを形成する
工程と、所定形状に加工されたフローティングゲート上
に、ＣＶＤ法により酸化シリコン膜を形成する工程とを
含むことを特徴とするフラッシュメモリの製造方法に関
する。
ィングゲート、コントロールゲートおよび消去ゲートを
備え、データの消去が、前記フローティングゲートのコ
ーナーのエッジから、絶縁膜を介して対面する前記消去
ゲートへ電子が引き抜かれることによって行われるフラ
ッシュメモリの製造方法において、ポリシリコンを用い
てコーナーが露出したフローティングゲートを形成する
工程と、所定形状に加工されたフローティングゲート上
に、ＣＶＤ法により酸化シリコン膜を形成する工程とを
含むことを特徴とするフラッシュメモリの製造方法に関
する。
【００１４】本発明のフラッシュメモリでは、フローテ
ィングゲートと消去ゲートの間の絶縁膜が、そのコーナ
ー部分において均一な膜厚に形成されているので、ディ
スターブ現象が生ずることがなく、長期安定性に優れ
る。
ィングゲートと消去ゲートの間の絶縁膜が、そのコーナ
ー部分において均一な膜厚に形成されているので、ディ
スターブ現象が生ずることがなく、長期安定性に優れ
る。
【００１５】
【発明の実施の形態】本発明のフラッシュメモリの１例
の平面図を図５に示す。また、図５中のｘ−ｘ断面図を
図６に示す。このフラッシュメモリは、ｐ型シリコン基
板１の表面に素子分離用酸化膜２で分離された活性領域
が設けられており、ソース領域１４ａとドレイン領域１
４ｂの間のチャネル領域の上部にゲート絶縁膜３を隔て
てフローティングゲート１２が設けられている。その上
部に絶縁膜８を介してワード線であるコントロールゲー
ト１１がライン状に設けられている。また、消去ゲート
１３が、フローティングゲート１２の端に重なるように
設けられている。データの消去は、フローティングゲー
トのコーナーのエッジから、絶縁膜を介して対面する前
記消去ゲートへ電子が引き抜かれることによって行われ
る。
の平面図を図５に示す。また、図５中のｘ−ｘ断面図を
図６に示す。このフラッシュメモリは、ｐ型シリコン基
板１の表面に素子分離用酸化膜２で分離された活性領域
が設けられており、ソース領域１４ａとドレイン領域１
４ｂの間のチャネル領域の上部にゲート絶縁膜３を隔て
てフローティングゲート１２が設けられている。その上
部に絶縁膜８を介してワード線であるコントロールゲー
ト１１がライン状に設けられている。また、消去ゲート
１３が、フローティングゲート１２の端に重なるように
設けられている。データの消去は、フローティングゲー
トのコーナーのエッジから、絶縁膜を介して対面する前
記消去ゲートへ電子が引き抜かれることによって行われ
る。
【００１６】図９は、フローティングゲートのコーナー
部分の拡大図である。本発明では、フローティングゲー
トと消去ゲートの間の絶縁膜が、図９に示すように湾曲
部分１６がエッジ１５から均一な距離にある。最も好ま
しい形態は、湾曲部分１６がエッジ１５を中心とする１
／４円となっていることであるが、厚さの変動が１／４
円から±１０％以内、好ましくは±５％以内であれば通
常の使用条件下では本発明の目的を達成しうる。
部分の拡大図である。本発明では、フローティングゲー
トと消去ゲートの間の絶縁膜が、図９に示すように湾曲
部分１６がエッジ１５から均一な距離にある。最も好ま
しい形態は、湾曲部分１６がエッジ１５を中心とする１
／４円となっていることであるが、厚さの変動が１／４
円から±１０％以内、好ましくは±５％以内であれば通
常の使用条件下では本発明の目的を達成しうる。
【００１７】図８に示したように湾曲部１６の膜厚が薄
くなっているとディスターブ現象が起こりやすくなるの
で好ましくないが、一方、図１０のように厚くなりすぎ
るのもＦ−Ｎトンネル現象により電子を引き抜くことが
困難になる場合があり好ましくない。
くなっているとディスターブ現象が起こりやすくなるの
で好ましくないが、一方、図１０のように厚くなりすぎ
るのもＦ−Ｎトンネル現象により電子を引き抜くことが
困難になる場合があり好ましくない。
【００１８】本発明では、フローティングゲート、コン
トロールゲートおよび消去ゲートのいずれもポリシリコ
ンで形成されることが特性上好ましく、各ゲート間の絶
縁膜は、酸化シリコンまたは酸化シリコンを主成分とす
る材料で形成されることが好ましい。
トロールゲートおよび消去ゲートのいずれもポリシリコ
ンで形成されることが特性上好ましく、各ゲート間の絶
縁膜は、酸化シリコンまたは酸化シリコンを主成分とす
る材料で形成されることが好ましい。
【００１９】ＦＧ−ＥＧ間絶縁膜を形成する材料は、酸
化シリコンまたは酸化窒化シリコンであることが特性上
好ましい。
化シリコンまたは酸化窒化シリコンであることが特性上
好ましい。
【００２０】本発明の製造方法では、ＦＧ−ＥＧ間絶縁
膜を、等方性の高い成膜方法で形成することが必須であ
る。従来同様の所定の工程によりポリシリコンを用いて
フローティングゲートを形成して、消去ゲートに対面す
るフローティングゲートのコーナー部分を露出させた
後、本発明においては、まずフローティングゲートの露
出したコーナー部分にＣＶＤ法を用いて酸化シリコン膜
を形成する。このＣＶＤ法による酸化シリコン膜で最初
から所望の厚さにＦＧ−ＥＧ間絶縁膜形成してもよい
が、ＣＶＤ法による酸化シリコン膜を所望の厚さより薄
く形成しておき、その後、追加酸化等により酸化膜を形
成して所望の厚さにしてもよい。また、必要に応じて膜
質を改善する処理を行ってもよい。次の（イ）〜（ニ）
に、ＦＧ−ＥＧ間絶縁膜の代表的な形成方法を挙げる。
膜を、等方性の高い成膜方法で形成することが必須であ
る。従来同様の所定の工程によりポリシリコンを用いて
フローティングゲートを形成して、消去ゲートに対面す
るフローティングゲートのコーナー部分を露出させた
後、本発明においては、まずフローティングゲートの露
出したコーナー部分にＣＶＤ法を用いて酸化シリコン膜
を形成する。このＣＶＤ法による酸化シリコン膜で最初
から所望の厚さにＦＧ−ＥＧ間絶縁膜形成してもよい
が、ＣＶＤ法による酸化シリコン膜を所望の厚さより薄
く形成しておき、その後、追加酸化等により酸化膜を形
成して所望の厚さにしてもよい。また、必要に応じて膜
質を改善する処理を行ってもよい。次の（イ）〜（ニ）
に、ＦＧ−ＥＧ間絶縁膜の代表的な形成方法を挙げる。
【００２１】（イ）ＣＶＤ法を用いて酸化シリコン膜を
最初から所定の厚さに形成する。使用できるＣＶＤ法
は、緻密な膜が形成できるものが好ましく、通常の減圧
ＣＶＤ（ＬＰＣＶＤ）を用いてもよいが、８００℃程度
で原料ガスとしてＳｉＨ4とＯ2の混合ガス等を用いるＨ
ＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ ＣＶＤ Ｏ
ｘｉｄａｔｉｏｎ；高温ＣＶＤ）が好ましい。
最初から所定の厚さに形成する。使用できるＣＶＤ法
は、緻密な膜が形成できるものが好ましく、通常の減圧
ＣＶＤ（ＬＰＣＶＤ）を用いてもよいが、８００℃程度
で原料ガスとしてＳｉＨ4とＯ2の混合ガス等を用いるＨ
ＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ ＣＶＤ Ｏ
ｘｉｄａｔｉｏｎ；高温ＣＶＤ）が好ましい。
【００２２】（ロ）ＣＶＤ法（どのような方法でも良
い。）を用いて酸化シリコン膜を最初から所定の厚さに
形成した後、９５０℃±１００℃程度でアニールを行う
と膜が緻密化するので好ましい。アニールの方法は、電
気炉等で多数の基板を一括して処理する方法で行っても
良いし、また、このような通常のアニール法に代えてＲ
ＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎ
ｇ；急速熱アニール）法を用いてもよい。
い。）を用いて酸化シリコン膜を最初から所定の厚さに
形成した後、９５０℃±１００℃程度でアニールを行う
と膜が緻密化するので好ましい。アニールの方法は、電
気炉等で多数の基板を一括して処理する方法で行っても
良いし、また、このような通常のアニール法に代えてＲ
ＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎ
ｇ；急速熱アニール）法を用いてもよい。
【００２３】（ハ）ＣＶＤ法（どのような方法でも良
い。）を用いて酸化シリコン膜を所定の７０％程度以上
１００％未満の厚さ（好ましくは８０〜９８％の厚さ）
に形成した後、酸化雰囲気中で９５０℃±１００℃程度
に加熱して所定の厚さまで熱酸化膜を形成する。この場
合、ドライ酸化でもウェット酸化でもどちらを用いても
よい。また、通常の熱酸化法に代えてＲＴＯ（Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ；急速熱酸
化）法を用いてもよい。
い。）を用いて酸化シリコン膜を所定の７０％程度以上
１００％未満の厚さ（好ましくは８０〜９８％の厚さ）
に形成した後、酸化雰囲気中で９５０℃±１００℃程度
に加熱して所定の厚さまで熱酸化膜を形成する。この場
合、ドライ酸化でもウェット酸化でもどちらを用いても
よい。また、通常の熱酸化法に代えてＲＴＯ（Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ；急速熱酸
化）法を用いてもよい。
【００２４】（ニ）ＣＶＤ法（どのような方法でも良
い。）を用いて酸化シリコン膜を所定の７０％程度以上
１００％未満の厚さ（好ましくは８０〜９８％の厚さ）
に形成した後、ＮＨ3またはＮ2Ｏ等の窒素化合物ガスと
酸素を含む酸化雰囲気中で９５０℃±１００℃程度に加
熱して所定の厚さまで窒化酸化膜を形成する。また、Ｎ
Ｈ3またはＮ2Ｏ等の窒素化合物ガスと酸素を含む酸化雰
囲気中でのＲＴＯ法であるＲＴＮ（Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ｎｉｔｒｉｄａｔｉｏｎ；急速熱窒化）法を
用いてもよい。
い。）を用いて酸化シリコン膜を所定の７０％程度以上
１００％未満の厚さ（好ましくは８０〜９８％の厚さ）
に形成した後、ＮＨ3またはＮ2Ｏ等の窒素化合物ガスと
酸素を含む酸化雰囲気中で９５０℃±１００℃程度に加
熱して所定の厚さまで窒化酸化膜を形成する。また、Ｎ
Ｈ3またはＮ2Ｏ等の窒素化合物ガスと酸素を含む酸化雰
囲気中でのＲＴＯ法であるＲＴＮ（Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ｎｉｔｒｉｄａｔｉｏｎ；急速熱窒化）法を
用いてもよい。
【００２５】なお、ＦＧ−ＥＧ間絶縁膜の膜厚は通常２
００Å前後に設定されるが、動作電圧に合わせて適宜変
更される。
００Å前後に設定されるが、動作電圧に合わせて適宜変
更される。
【００２６】
【実施例】以下に、実施例を示して本発明をさらに詳細
に説明する。
に説明する。
【００２７】［実施例１］本発明の製造方法を、図５中
のｘ−ｘ断面に沿って示す。
のｘ−ｘ断面に沿って示す。
【００２８】図１（ａ）に示すように、シリコン基板１
の表面に、素子分離用酸化膜２を厚さ約３０００Åに形
成して活性領域を分離し、そのチャネル領域の表面にゲ
ート酸化膜３を形成した。さらに、素子分離酸化膜の間
を埋めるようにポリシリコン膜４を成膜した。
の表面に、素子分離用酸化膜２を厚さ約３０００Åに形
成して活性領域を分離し、そのチャネル領域の表面にゲ
ート酸化膜３を形成した。さらに、素子分離酸化膜の間
を埋めるようにポリシリコン膜４を成膜した。
【００２９】次に、図１（ｂ）に示すように、ＨＴＯ
（Ｈｉｇｈ ＴｅｍｐｅｒａｔｕｒｅＣＶＤ Ｏｘｉｄ
ａｔｉｏｎ；高温ＣＶＤ）法により、ＳｉＨ4とＯ2の混
合ガスを用いて、約８００℃の条件で、厚さ１８０Åに
酸化シリコン膜を形成し、さらに熱酸化により厚さが合
計３００Åになるまで酸化シリコン膜５を形成した。そ
の表面にポリシリコン膜６を厚さ１５００Åに成膜し、
さらに表面にＣＶＤ法により酸化シリコン膜７を厚さ２
５００Åに形成した。
（Ｈｉｇｈ ＴｅｍｐｅｒａｔｕｒｅＣＶＤ Ｏｘｉｄ
ａｔｉｏｎ；高温ＣＶＤ）法により、ＳｉＨ4とＯ2の混
合ガスを用いて、約８００℃の条件で、厚さ１８０Åに
酸化シリコン膜を形成し、さらに熱酸化により厚さが合
計３００Åになるまで酸化シリコン膜５を形成した。そ
の表面にポリシリコン膜６を厚さ１５００Åに成膜し、
さらに表面にＣＶＤ法により酸化シリコン膜７を厚さ２
５００Åに形成した。
【００３０】次に、図１（ｃ）に示すように、酸化シリ
コン膜７およびポリシリコン膜６を、酸化シリコン膜５
をエッチングストッパとして用いてエッチングし、ポリ
シリコン膜６を分離しコントロールゲート１１を形成し
た。
コン膜７およびポリシリコン膜６を、酸化シリコン膜５
をエッチングストッパとして用いてエッチングし、ポリ
シリコン膜６を分離しコントロールゲート１１を形成し
た。
【００３１】その後全面にＣＶＤ法により酸化シリコン
膜を形成した後、エッチバックして図２（ｄ）に示すよ
うにコントロールゲートの側壁に側壁酸化膜９を形成し
た。
膜を形成した後、エッチバックして図２（ｄ）に示すよ
うにコントロールゲートの側壁に側壁酸化膜９を形成し
た。
【００３２】次に、図２（ｅ）に示すように、側壁酸化
膜９をマスクとしてポリシリコン膜４を分離してフロー
ティングゲート１２を形成した。
膜９をマスクとしてポリシリコン膜４を分離してフロー
ティングゲート１２を形成した。
【００３３】次に、図２（ｆ）に拡大して示すように、
ウェットエッチング等により酸化シリコン膜を４０〜１
００Å程度後退させ、フローティングゲート１２のコー
ナーのエッジ１５を露出させた。
ウェットエッチング等により酸化シリコン膜を４０〜１
００Å程度後退させ、フローティングゲート１２のコー
ナーのエッジ１５を露出させた。
【００３４】次に、図３（ｇ）に示すように、フローテ
ィングゲート１２の表面にＨＴＯ法により、ＳｉＨ4と
Ｏ2の混合ガスを用いて、約８００℃の条件で、ＦＧ−
ＥＧ間絶縁膜１０として酸化シリコン膜を約２００Åの
厚さに形成した。図４は、フローティングゲート１２の
コーナー部分の拡大図である。コーナー部分の酸化シリ
コン膜からなるＦＧ−ＥＧ間絶縁膜１０は、フローティ
ングゲート１２のエッジ１５を中心として、ほぼ１／４
円を描くように均一に形成されていた。
ィングゲート１２の表面にＨＴＯ法により、ＳｉＨ4と
Ｏ2の混合ガスを用いて、約８００℃の条件で、ＦＧ−
ＥＧ間絶縁膜１０として酸化シリコン膜を約２００Åの
厚さに形成した。図４は、フローティングゲート１２の
コーナー部分の拡大図である。コーナー部分の酸化シリ
コン膜からなるＦＧ−ＥＧ間絶縁膜１０は、フローティ
ングゲート１２のエッジ１５を中心として、ほぼ１／４
円を描くように均一に形成されていた。
【００３５】次に、図３（ｈ）に示すように、消去ゲー
トとなるポリシリコンを全面に成膜した後、エッチング
により分離して消去ゲート１３を形成した。
トとなるポリシリコンを全面に成膜した後、エッチング
により分離して消去ゲート１３を形成した。
【００３６】
【発明の効果】以上説明したように、本発明では、フロ
ーティングゲートと消去ゲート間の絶縁膜が均一に形成
されているので、ディスターブ現象の発生が低減され、
長期信頼性に優れたフラッシュメモリが得られた。
ーティングゲートと消去ゲート間の絶縁膜が均一に形成
されているので、ディスターブ現象の発生が低減され、
長期信頼性に優れたフラッシュメモリが得られた。
【図１】本発明のフラッシュメモリの製造方法を説明す
る工程断面図である。
る工程断面図である。
【図２】図１に引き続き、本発明のフラッシュメモリの
製造方法を説明する工程断面図である。
製造方法を説明する工程断面図である。
【図３】図１、図２に引き続き、本発明のフラッシュメ
モリの製造方法を説明する工程断面図である。
モリの製造方法を説明する工程断面図である。
【図４】フローティングゲートのコーナー部分の拡大図
である。
である。
【図５】本発明が適用されるフラッシュメモリの構造の
平面図である。
平面図である。
【図６】図５のｘ−ｘに沿った断面図である。
【図７】本発明が適用されるフラッシュメモリのデータ
消去方法を説明する図である。
消去方法を説明する図である。
【図８】従来のフラッシュメモリを説明するための拡大
断面図である。
断面図である。
【図９】本発明のフラッシュメモリを説明するための拡
大断面図である。
大断面図である。
【図１０】フラッシュメモリを説明するための拡大断面
図である。
図である。
１ シリコン基板 ２ 素子分離用酸化膜 ３ ゲート酸化膜 ４ ポリシリコン膜 ５ 酸化シリコン膜 ６ ポリシリコン膜 ７ 酸化シリコン膜 ８ 絶縁膜 ９ 側壁酸化膜 １０ フローティングゲートと消去ゲート間絶縁膜（Ｆ
Ｇ−ＥＧ間絶縁膜） １１ コントロールゲート １２ フローティングゲート １３ 消去ゲート １４ａ ソース領域 １４ｂ ドレイン領域 １５ フローティングゲートのコーナーのエッジ １６ 消去ゲート側の湾曲部分 １７ フローティングゲートと消去ゲート間絶縁膜（Ｆ
Ｇ−ＥＧ間絶縁膜）の平行部分
Ｇ−ＥＧ間絶縁膜） １１ コントロールゲート １２ フローティングゲート １３ 消去ゲート １４ａ ソース領域 １４ｂ ドレイン領域 １５ フローティングゲートのコーナーのエッジ １６ 消去ゲート側の湾曲部分 １７ フローティングゲートと消去ゲート間絶縁膜（Ｆ
Ｇ−ＥＧ間絶縁膜）の平行部分
Claims (7)
- 【請求項１】 互いに絶縁されたフローティングゲー
ト、コントロールゲートおよび消去ゲートを備え、デー
タの消去が、前記フローティングゲートのコーナーのエ
ッジから、絶縁膜を介して対面する前記消去ゲートへ電
子が引き抜かれることによって行われるフラッシュメモ
リにおいて、 前記フローティングゲートと消去ゲートの間の絶縁膜
が、そのコーナー部分において均一な膜厚に形成されて
いることを特徴とするフラッシュメモリ。 - 【請求項２】 前記フローティングゲートがポリシリコ
ンからなり、前記フローティングゲート−消去ゲート間
絶縁膜が酸化シリコン膜または窒化酸化シリコン膜から
なることを特徴とする請求項１記載のフラッシュメモ
リ。 - 【請求項３】 フローティングゲート−消去ゲート間絶
縁膜を構成する前記酸化シリコン膜または酸化窒化シリ
コン膜は、その形成過程においてＣＶＤ法による酸化シ
リコン膜の堆積を経て形成されることを特徴とする請求
項２記載のフラッシュメモリ。 - 【請求項４】 互いに絶縁されたフローティングゲー
ト、コントロールゲートおよび消去ゲートを備え、デー
タの消去が、前記フローティングゲートのコーナーのエ
ッジから、絶縁膜を介して対面する前記消去ゲートへ電
子が引き抜かれることによって行われるフラッシュメモ
リの製造方法において、 ポリシリコンを用いてコーナーが露出したフローティン
グゲートを形成する工程と、 所定形状に加工されたフローティングゲート上に、ＣＶ
Ｄ法により酸化シリコン膜を形成する工程とを含むこと
を特徴とするフラッシュメモリの製造方法。 - 【請求項５】 前記のフローティングゲート上にＣＶＤ
法により酸化シリコン膜を形成する工程の後に、さらに
アニール処理工程を含む請求項４記載のフラッシュメモ
リの製造方法。 - 【請求項６】 前記のフローティングゲート上にＣＶＤ
法により酸化シリコン膜を形成する工程の後に、さらに
シリコンの熱酸化膜を形成する工程を含む請求項４記載
のフラッシュメモリの製造方法。 - 【請求項７】 前記のフローティングゲート上にＣＶＤ
法により酸化シリコン膜を形成する工程の後に、さらに
窒素化合物を含む酸化雰囲気中で熱処理する工程を含む
請求項４記載のフラッシュメモリの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00169098A JP3241316B2 (ja) | 1998-01-07 | 1998-01-07 | フラッシュメモリの製造方法 |
| KR1019990000015A KR19990067709A (ko) | 1998-01-07 | 1999-01-02 | 플래시 메모리 및 그 제조 방법 |
| KR1019990000010A KR100311099B1 (ko) | 1998-01-07 | 1999-01-02 | 플래시 메모리 및 그 제조 방법 |
| KR1019990000012A KR19990067708A (ko) | 1998-01-07 | 1999-01-02 | 플래시메모리및그제조방법 |
| CN99101048A CN1122313C (zh) | 1998-01-07 | 1999-01-07 | 快速存储器及其制造方法 |
| US09/552,226 US6426257B1 (en) | 1998-01-07 | 2000-04-19 | Flash memory and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00169098A JP3241316B2 (ja) | 1998-01-07 | 1998-01-07 | フラッシュメモリの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204663A true JPH11204663A (ja) | 1999-07-30 |
| JP3241316B2 JP3241316B2 (ja) | 2001-12-25 |
Family
ID=11508528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00169098A Expired - Fee Related JP3241316B2 (ja) | 1998-01-07 | 1998-01-07 | フラッシュメモリの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6426257B1 (ja) |
| JP (1) | JP3241316B2 (ja) |
| KR (3) | KR19990067708A (ja) |
| CN (1) | CN1122313C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044164A (ja) * | 2007-08-06 | 2009-02-26 | Silicon Storage Technology Inc | 浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 |
| JP2017500747A (ja) * | 2013-12-19 | 2017-01-05 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 自己整列浮遊及び消去ゲートを有する不揮発性メモリセル及びその製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4724339B2 (ja) | 1999-09-07 | 2011-07-13 | 株式会社日立製作所 | 液晶表示装置 |
| US6504207B1 (en) * | 2000-06-30 | 2003-01-07 | International Business Machines Corporation | Method to create EEPROM memory structures integrated with high performance logic and NVRAM, and operating conditions for the same |
| KR100466189B1 (ko) * | 2002-06-04 | 2005-01-13 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 제조 방법 |
| KR100664789B1 (ko) | 2004-12-28 | 2007-01-04 | 동부일렉트로닉스 주식회사 | 플래시 메모리의 부유 게이트 형성 방법 |
| US9391151B2 (en) * | 2014-09-23 | 2016-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Split gate memory device for improved erase speed |
| US9917165B2 (en) | 2015-05-15 | 2018-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell structure for improving erase speed |
| US11239245B2 (en) * | 2019-08-30 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etch method for opening a source line in flash memory |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2515715B2 (ja) | 1984-02-24 | 1996-07-10 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| JP2518617B2 (ja) | 1986-07-10 | 1996-07-24 | セイコー電子工業株式会社 | 不揮発性メモリおよびその製造方法 |
| US5070032A (en) * | 1989-03-15 | 1991-12-03 | Sundisk Corporation | Method of making dense flash eeprom semiconductor memory structures |
| US5331189A (en) * | 1992-06-19 | 1994-07-19 | International Business Machines Corporation | Asymmetric multilayered dielectric material and a flash EEPROM using the same |
| JPH0851164A (ja) | 1994-08-08 | 1996-02-20 | Matsushita Electron Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JPH0936257A (ja) * | 1995-07-14 | 1997-02-07 | Matsushita Electron Corp | 半導体記憶装置およびその製造方法 |
| JP2734433B2 (ja) * | 1995-10-31 | 1998-03-30 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JPH09251998A (ja) | 1996-03-15 | 1997-09-22 | Toshiba Corp | 半導体装置の製造方法 |
| KR100221619B1 (ko) * | 1996-12-28 | 1999-09-15 | 구본준 | 플래쉬 메모리 셀의 제조방법 |
| JPH1117034A (ja) * | 1997-06-24 | 1999-01-22 | Matsushita Electron Corp | 半導体記憶装置およびその製造方法 |
-
1998
- 1998-01-07 JP JP00169098A patent/JP3241316B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-02 KR KR1019990000012A patent/KR19990067708A/ko not_active Ceased
- 1999-01-02 KR KR1019990000015A patent/KR19990067709A/ko not_active Ceased
- 1999-01-02 KR KR1019990000010A patent/KR100311099B1/ko not_active Expired - Fee Related
- 1999-01-07 CN CN99101048A patent/CN1122313C/zh not_active Expired - Fee Related
-
2000
- 2000-04-19 US US09/552,226 patent/US6426257B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044164A (ja) * | 2007-08-06 | 2009-02-26 | Silicon Storage Technology Inc | 浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 |
| JP2017500747A (ja) * | 2013-12-19 | 2017-01-05 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 自己整列浮遊及び消去ゲートを有する不揮発性メモリセル及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1122313C (zh) | 2003-09-24 |
| JP3241316B2 (ja) | 2001-12-25 |
| KR19990067707A (ko) | 1999-08-25 |
| KR19990067709A (ko) | 1999-08-25 |
| KR100311099B1 (ko) | 2001-11-02 |
| CN1224931A (zh) | 1999-08-04 |
| KR19990067708A (ko) | 1999-08-25 |
| US6426257B1 (en) | 2002-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3303789B2 (ja) | フラッシュメモリ、その書き込み・消去方法 | |
| JP3312102B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US4868632A (en) | Nonvolatile semiconductor memory | |
| US6188103B1 (en) | Method of forming sharp beak of poly by nitrogen implant to improve erase speed for split-gate flash | |
| JPH11154711A (ja) | 半導体装置の製造方法 | |
| US6180977B1 (en) | Self-aligned edge implanted cell to reduce leakage current and improve program speed in split-gate flash | |
| US6667509B1 (en) | Method of forming sharp beak of poly by oxygen/fluorine implant to improve erase speed for split-gate flash | |
| JP3241316B2 (ja) | フラッシュメモリの製造方法 | |
| JP2001035945A (ja) | スタックトゲート型フラッシュｅｅｐｒｏｍセルのゲート形成方法 | |
| US7009245B2 (en) | High-K tunneling dielectric for read only memory device and fabrication method thereof | |
| TW564552B (en) | A trench type stacked gate flash memory and the method to fabricate the same | |
| US6337246B1 (en) | Method for inhibiting tunnel oxide growth at the edges of a floating gate during semiconductor device processing | |
| TW441039B (en) | Source side injection flash EEPROM memory cell and operation | |
| JP3288796B2 (ja) | 半導体装置 | |
| JP2001015619A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP4594554B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08316226A (ja) | 素子分離領域の形成方法及び半導体装置の製造方法 | |
| EP1248301A2 (en) | Non-volatile semiconductor storage device and method for producing the same | |
| JPH0677497A (ja) | 半導体装置およびその製造方法 | |
| KR20040059382A (ko) | 플래시 메모리의 제조 방법 | |
| JPS5823482A (ja) | 半導体装置の製造方法 | |
| JPS6136976A (ja) | 半導体記憶装置の製造方法 | |
| US20030109111A1 (en) | Method for forming an ONO structure in one chamber | |
| JPH0685280A (ja) | 不揮発性半導体装置の製造方法 | |
| JPH0774274A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |